TW473907B - Process for forming device isolation region - Google Patents

Description

473907 五、發明說明u) 發明背景 1. 發明領域 本發明與渠溝結構形成元件分離區域之方 2. 相關技藝 ^ 參考圖5(a)到8，一個使用淺渠溝的傳 將解釋如下。 叶刀雕後術 首先。，如圖5(a)所示，在矽基材丨丨上形成一層厚度 到2 0 0 A的墊氧化膜丨2及„個丨〇 〇 〇到2 〇 〇 〇 A厚的矽氮化·、、、 膜。然後利用微影的方法，形成一光阻圖案以覆蓋主 Ϊ元=光阻圖案當做光罩，利用乾蝕刻移除在用以： 如圖5⑻所示，利用乾餘動基材u中％成一個: 接下來，如圖5(c)所示，在矽基材n中所 底部和側壁，在90 0到11〇〇。〇的溫度下，予以氧木戶之 為50到5 0 0 A。經由氧化覆蓋矽基材n中 予又 15將、、巨ί “所不，利用化學氣相沈積鍍膜的一声氧化膜 研磨法使埋入氧化膜15平坦化J下)：：如==械 成，並且-個問電極材料17鑛於其上，如; 亚利用微影及乾蝕刻顯像成閘電極i 7a。 中可見 依據上述之製程’石夕基材11中所形成渠溝之開口端點

第6頁 473907 五、發明說明（2) ^圖8中標示為"a")係呈銳角並且幾乎是垂直的形式。準 2成，後’纟某一氧化溫度下，某一氧化氣壓中，將端 使渠溝的開口端點最佳化，如此-來端點 =會被囡化。又，氧化作用在渠溝的表面上形成矽氧化 =的保護膜14。在稍後的化學機械研磨法之後 =膜U及塾氧化賴的移除，填在渠溝裡的平坦化後= 虱化膜1 5的厚度會減少。如此一來，在元件分離 $埋入氧化膜的頂端部份變得比主動區域的 = 低，如圖6(c)所示。 竹衣由更 當閘氧化層及閘電極在之後形成時，一個在最後 、迢區域延伸到包含渠溝開口的端點，如圖7(b) 。门 ^ :=果,點沒有足夠地圓化’則當金氧半電晶體；作大 ^、目=此部份的閘電場會增強，而且電晶體將此等 :為$有更低臨界值的寄生金氧半電晶體並聯—特 一步說明，在一個使用閘氧化膜丨6當作穿隧=更 發記憶體中，在端點區域中的F_N穿隧電場會择、的非 ^ -個F-N穿随電流會局部增加，而 K二因 靠性會變差。尤其在一端點沒有有效圓二，的 、3氣化膜厚度會減少，這更加促成上述問題。°°2中 另外，在上列方法中，渠溝開口端點的最佳^ 成渠溝後的―項氧化作用中執行。因此，使端點；j在形 到更f的圓化性’ #點必須-次使氧化得更深入：以得 如果氧化是在某一定量的氧化膜已經形成後才 …、而， 使石夕氧化所形成的石夕氧化的膜體積會增加，如此弓;起：：

第7頁 五、發明說明（3) _ 應力在渠溝開口的端點區域中累積。 、 由於氧化後的應力立刻顯著地增加而，因為元件特性 (profile)會改變，或由於斷面的變化译而砧的斷面 影響，所以上述方法是有問題的。 而遭党不良 發明概述 本發明是為了改善控制矽基材中形巨 區域的曲度之彈性，其亦為主動區域的$溝的開口的端點 中在該區域的應力，及減少獲得端點區；=:，減少集 之熱滞。 A之理想斷面所需 根據本發明所提供的形成元件分離區 步驟有：在半導體基材上形成一層=法，包含的 =田移除在元件分離區域上的塾氧化d-r夕氮化 在石夕基材中形成-個渠溝；使用石夕氮化利用姓刻 g罩腔在渠溝的底部和側壁上以…氮 二： =之下形成第一層氧化膜；使用石夕氮化膜當做心 :二蝕刻移除在渠溝底部和側壁上以及在矽氮化膜的 伤之下的墊氧化膜的第一氧化膜，以在石夕氮化膜和 ^體基材之間形成一個間隙；使用石夕氮化膜當做氧化作 二阻擋光罩，至少在渠溝的底部和側壁上及間隙中形成 $,層氧化膜；α及’形成第三氧化膜以填滿渠溝，並形 成元件分離區域。 由後文的詳細陳述，本發明之上述及其他目的將變得更 加顯而易見。然而，該了解的是這些詳細陳述，與特定之

^3907 五、發明說明（4〕 範例，雖然指出本發明的較佳且 』千乂狂具體貫施例，， 用，因為本發明的精神和筋圚由丁门A7彳―僅供心迷之 l t 犯㈤中不同的變化及佟，不，對孰 知此項技藝之人士將變得很顯而易見。 > ^ 圖式簡述 圖1(a)到1(d)之為根據本發明的 之部份截面圖； 彳千的製造万泛 為根據本發明的半導體元件的製造方法 圖2(a)到2(c) 之部份截面圖； 為根據本發明的半導體元件的製造方法 圖3(a)到3(c) 之部份載面圖； 圖4是圖1(d)的部份放大圖； 圖5 (a)到5 (c)為具有一準漠纟士 m #於一 半導俨开杜的制&: 木/冓π構的傳統兀件分離區域的 千V體7G件的製造方法之部份截面圖； 域具有該渠溝結構的該傳統元件分離區 u + ¥體兀件的製造方法之部份截面圖； 域d‘為具有該渠溝結構的該傳統元件分離區 =亥+導體…牛的製造方法之部份 千刀 1圖8是圖7(b)的部份放大圖。 以及 較佳具體實例說明 一 Μ下請參考圖1 (a)至3(c)之範例對根據太 凡件製造方法之詳細說明。1對根據本發明的半導體 2〇〇、a先μ如圖^a)中所示，在矽基材11上形成一層50到 3。产的墊氧化膜2及一層1〇〇〇到2000A厚的碎氮化膜 氧化膜可能利用一已知技術，如熱氧化法形成。石夕 五、發明說明（5) ^ """"""'--—---—____ 氮化膜可能用-已知技術 本發明中，矽基材用夾a ^，子孔々目/尤積或濺鍍形成。 材。其次，在元件：導體基材，但不限定為石夕基 77雕Ιηξ域中的一個呈古 (沒有顯示），利用微影在石夕 整個/ 口的光阻圖案 之後，如圖Kb)所示，例如 固表面上形成。 進行乾蝕刻，在矽基材1 、匕先阻圖案做為罩幕 2 0 0 0到5 Ο Ο Ο A較佳。 木/ 。渠溝的深度以 接下來，如圖1(〇所示’執 材1中形成的渠溝的側面和们孔化作用以在矽基 層第一氧化膜）4a。在第一-個氧化ζ成—層石夕氧化膜（一 化膜比稍後執行的第二:用中，所得到的矽氧 力。這是因為在第一個其2提供更大的應 氮化膜3下的矽基材丨及及 隹知溝端點區域的矽 氧化膜厚度越大以及氧化作：的：戶之二幾乎沒有空間。 用=氧化膜體積膨脹而引 則由於氧化作 理由是，氧化作用溫度越高，則刀二、楚得更大。後者的 因此氧化膜在一短期内便膨脹。 乍用速率變得更快， 第一個氧化作用以如95〇 ^的低 Θ 5 0 C )下執行較理想， 3更低溫（如4 〇 〇到 成的第一石夕氧化膜的厚度便使Λ力到可地更低。因此而 (例，20職Α)，使應力可再二“之理想程度 的是，—個由矽基材的上表面及 j地更低。無需說明 (此後稱為一個角落部份）係由第^，側壁所界定的部份 時’角落部份是不需要圓化到 ：:匕作用圓化，但此 W %度。

五、發明說明（6) 其次’如圖1 (d )中所示，丫丨 、 ^ ㈣光罩，利用氫氟酸溶液;以：：J :匕J3當作-個 化膜“。經由蝕刻，一個 1移除：溝中的第-矽氧 的矽基材和矽氮化膜端點部 :％為5 )在角落部份 地預先消除會在稍後的第_ S =成。提供此開口可有效 膜，亦可有效移除形成& = 化 所引起的缺陷和污染。 木溝在底部和側璧 前，蝕刻之程度必須使渠溝底部和側辟 且角落部份的氧化膜（尤農3円 土、夕基材暴露， 除。如此一來，墊氧圍起來的部份）被完全移 點部份更向裡面移動。墊f 在夕鼠化膜中的端 區域中心附近的mi f端點部份的厚度和在主動 成的氧化膜厚度的25%或更多虫刻=除第-氧化作用形 因此，開口 1的尺如到200%或更多）。 尺寸，，C”越大，則更可夂仔比墊虱化肤的厚度更大。 所聚積之應力。舉例來1在稍？進行的第二氧化作用中 膜大U0義η的 ，以：：-氧化膜“的氧化作用狀 檔光罩，使角落部：：第：==作氧化作用的阻 的側壁和底部覆蓋第二一，且至少渠溝 步驟中在角落部二二:":二)4b。 間已k仏間距，此間距容許了虱化膜3之 的體積膨脹’此點與第-氧化祕同：因::的：= ^/3907 L、發明說明（7) ' "" ' ---^ 用比較，在第二氧化作用中，由角落部份的矽基材 虱化膜間的氧化膜體積膨脹所引起的應力已減少。又 口已在先前步驟提供，一個氧化作用的晶種可輕易 洛部份提供，以使角落部份可有效圓化。 在根據本發明的第二氧化作用中，即使在高溫執行及/ 或因，形成一個通常比傳統氧化作用引起更大的應力的更 厚，氧化膜，這累積在角落部份的應力會縮限到相當於傳 ，氧化作用的程度。只要相似於傳統者而應用到本發明的 氧化作用，應力減少更多。 由第一氧化作用在角落部份上累積的應力，利用移除第馨 一矽氧化膜而減少。因此，即使第二氧化作用執行到和傳 統者相同的程度，第二氧化作用的應力累積也可阻止。如 此’如前述，在第一氧化作用中的氮化作用溫度最好是 9 5 0 °C或更低，而且因此形成的第一氧化膜厚度最好是35() A或更少。第二氧化作用最好在相似或高於第一氧化作用 的9 0 0到11 0 〇 °C的溫度範圍執行。第二矽氧化膜的厚度最 妤與苐一石夕氧化膜相似，或比第一石夕氧化膜大5 〇到5 〇 〇 a 的範圍。尤其第二氧化作用是用以圓化角落部份。因此， 第二氧化作用最好在大約1丨〇 〇它執行，在此溫度下，可以 籲 利用在南溫的石夕的黏滞性。 也可藉由抑制角落部份的應力，來優先改善角落部份圓 化之品質。在此實施例中，第二氧化作用最好在95〇。〇或 更低溫度下執行。更特別的，只要第一氧化作用在92〇 執行以形成2 5 0 A厚的第一石夕氧化膜，則第二石夕氧化作用

第12頁 473907 五、發明說明（8) 可能在1100 t：執行以形成35〇 A厚 只要第-氧化作用在92 0。。執：：匕化膜。另、 化膜，p丨丨篦-与， 从4 3 u A厚的第一石夕乳 、 第—虱化作用可能在9 20 t執行以# a戶μ 第二矽氧化膜。 机仃从形成3 5 0 Α尽的 此後，如圖2(b)中所示，例如以々 石夕氣化膜(-層第三氧化膜)5以填充早V來：Λ鐘Λ:層 區域。 丹凡木溝來形成元件分離

膜5平坦化。复3圖2 (C)所不’施以化學機械研磨使矽氧化 化膜3以完成：二：，3U)所示，移除墊氧化膜2及矽氮 圖3(b)和3(c)所示Ί和兀件分離^區域的形成。然後，如 電極材料γ或諸如_又上一層閘虱化膜6和一層多晶矽的 案以形成閘電極7&。’ 、材質，並且利用已知技術形成圖 如前文所詳述，妒

部份。同時抑制角:f本發明，可以得到理想的圓形角落 話說，應、力和熱滯：：份的應力累積和使熱滯更小，換句 了角落部份的形狀，、田卩制允許防止矽的缺陷的產生，穩定 的高可靠性以及臨展&而達成半導體元件和非揮發記憶體 和熱滯具有和傳統者f分布的高精準度。還有，只要應力 的圓狀角落部份。更=同的程度，可以得到具有更大弧度 膜從基材中形成的泪一步，一個包含污物和缺陷的氧化 品質的矽基材。木/中完全移除，並且可以備製一個高

Claims (1)

1. 473907 ’ ΐΆ a $ 上t r 案號89106881_年月日 i 修正 ~ 六、申請專利範圍 ‘ 1 . 一種形成元件分離區域之方法，包含如下步驟： 在一半導體基材上形成一層墊氧化膜和一層碎氮化 膜； 在作為元件分離的區域上移除塾氧化膜和石夕氮化膜， 並且在半導體基材中形成一個渠溝； 使用矽氮化膜當做氧化作用阻擋光罩，至少在渠溝的 底部和側壁以及矽氮化膜的端點下方的墊氧化膜下形成一 層第一氧化膜； 使用矽氮化膜當做蝕刻光罩，利用蝕刻移除在渠溝的 底部和側壁上的第一氧化膜以及在石夕氮化膜的端點部份之 下的墊氧化膜的第一層氧化膜，在石夕氮化膜和半導體基材 之間形成一個間隙； 使用矽氮化膜當做氧化的阻擋光罩，至少在渠溝的底 部和側壁上及間隙中形成第二層氧化膜；以及 形成第三氧化膜以填滿渠溝，以形成元件/分離區域+ 2.如申請專利範圍第1項之方法，其中的第二氧化膜比 第一氧化膜厚。 3 ·如申請專利範圍第2項之方法，其中的第一氧化膜具 有20到500Α的厚度，並且第二氧化膜具有50到500Α的厚 度。 4.如申請專利範圍第1項之方法，其中的第二氧化膜在 一個比形成第一氧化膜溫度高的溫度下形成。 5 .如申請專利範圍第4項之方法，其中的第一氧化膜在 4 0 0到9 5 0 °C形成，而第二氧化膜在9 0 0到1 1 0 0 °C形成。

   O:\63\63767.ptc 第1頁 2001· 02. 07· 015 473907 _案號 89106881_年月日__ 六、申請專利範圍 — 6 .如申請專利範圍第1項之方法，其中在矽氮化膜和.半 導體基材間的第一氧化膜，係從矽氮化膜端點朝半導體基 材的寬度方向將渠溝側壁上第一氧化膜的厚度移除1 2 0到 2 0 0 %或更多。 7 ·如申請專利範圍第1項之方法，其中形成在矽氮化膜 端點和半導體基材間的間隙，在半導體基材的深度方向， 比半導體基材之墊氧化膜大1 1 0到2 0 0 %。

   O:\63\63767.ptc 第 2 頁 2001.02.07.016