CN111883535B - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN111883535B
CN111883535B CN202010783067.2A CN202010783067A CN111883535B CN 111883535 B CN111883535 B CN 111883535B CN 202010783067 A CN202010783067 A CN 202010783067A CN 111883535 B CN111883535 B CN 111883535B
Authority
CN
China
Prior art keywords
stacked
layer
manufacturing
gate
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010783067.2A
Other languages
English (en)
Other versions
CN111883535A (zh
Inventor
许鹏凯
乔夫龙
任佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202010783067.2A priority Critical patent/CN111883535B/zh
Publication of CN111883535A publication Critical patent/CN111883535A/zh
Priority to US17/388,842 priority patent/US11588025B2/en
Application granted granted Critical
Publication of CN111883535B publication Critical patent/CN111883535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法，上述的制造方法具体包括：提供衬底，存储区域的衬底上形成有多个存储晶体管的堆叠栅极；在各个堆叠栅极的两侧侧壁形成低于上述堆叠栅极的侧墙；对以上述侧墙定义的离子注入区域执行上述存储区域的离子注入；以及进行灰化工艺并以上述侧墙为上述堆叠栅极的保护层湿法清洗上述存储区域，以去除上述离子注入后残留的光刻胶。本发明还提供了根据上述制造方法所形成的半导体器件。根据本发明所提供的半导体器件及其制造方法，能够解决离子注入工艺所导致堆叠栅极倒塌的问题，从而提高所制成的半导体器件的良率。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法领域，尤其涉及一种闪存器件及其制造方法。
背景技术
自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家和工程师已经在半导体器件和工艺方面作出了众多发明和改进。近50年来半导体尺寸已经有了明显的降低，这导致了不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大意是指密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里只是提供一个参考，硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。
NAND闪存器件以其较高的存储密度以及可以不断进行尺寸缩减的优点而在闪存产品中受到较大的关注。如上所述的，随着半导体技术的发展，NAND闪存技术的节点不断推进，存储栅极以及存储栅极之间空隙的尺寸都不断减小。这就使得栅极的高宽比显著增加。
在传统的NAND闪存器件的制备工艺流程中，在栅极形成之后，需要沉积侧壁氧化层以便于后续对栅极层间介质层的保护，同时定义后续离子注入范围与栅极之间的距离。然而，该侧壁氧化层由于其亲水的特性，使得后续湿法清洗工艺对栅极产生较大的力矩。尤其是在栅极之间的空隙尺寸不一致的情况下，栅极两侧空隙尺寸的差异会导致栅极两侧的力矩不平衡，从而加剧这种力矩对栅极产生的影响。这种不平衡的表面张力，极有可能使得栅极结构发生倾斜，更为严重的甚至会引发栅极结构倒塌的问题。
请结合图1A-图1H来理解现有工艺中所存在的栅极结构坍塌的问题。经过栅极刻蚀工艺之后，形成不同尺寸的栅极结构，包括存储区域A中作为存储晶体管的栅极和外围区域B中作为外围器件的栅极。其中存储区域A的存储晶体管的堆叠栅极200为具有较大高宽比的结构。为清除刻蚀过程中所残留的聚合物，需要进行湿法清洗工艺，具体如图1A所示。其中，刻蚀后的堆叠栅极结构从下往上依次为浮栅210的多晶硅，层间介质层220(主要由氧化硅和氮化硅构成)和控制栅230的多晶硅。可以理解的是，由于工艺需要，在堆叠栅极200的上方还可以形成有氮化硅掩膜层240以及刻蚀后剩余的绝缘层250(氧化硅材质)，堆叠栅极200及其上方的氮化硅掩膜层240和绝缘层250共同构成堆叠膜层结构。其中，由于氧化硅为亲水材质，所以在湿法清洗中，所用化学试剂会对堆叠膜层结构的上部分产生拉力。
经过以上湿法工艺之后，尽管湿法清洗试剂400对堆叠膜层结构的上部分产生拉力，但是由于剩余的绝缘层250和氮化硅掩膜层240膜层较薄，所产生的力矩较小，堆叠膜层结构在经过以上湿法工艺之后仍然正常，如图1B所示。
随后进行侧墙310氧化硅的沉积，在堆叠膜层结构的侧壁、顶部以及衬底上方区域沉积氧化硅介质，如图1C所示。上述的侧墙310能够起到在后续工艺中对栅极层间介质层的保护，同时能够定义后续离子注入范围与栅极之间的距离。
在现有的NAND闪存工艺流程中，需要对存储区域A进行离子注入的工艺，在此步骤中，需要涂布光刻胶500，并进行图案化将存储区域A完全打开，如图1D所示。随后如图1E所示出的，对未被光刻胶500阻挡的区域进行离子注入工艺。在离子注入工艺后，如图1F所示出的，将光刻胶完全移除。
如图1G所示出的，在离子注入工艺之后，还需要进行一次湿法清洗，以将离子注入过程后残留的光刻胶去除。对比图1A和图1G可以看出，由于氧化硅材质的侧墙310的存在，尤其是堆叠膜层结构顶部侧墙氧化硅的存在，使得试剂对堆叠膜层结构的力矩增大。也就是说，试剂表面张力对堆叠膜层结构的作用被增强。另外，由于堆叠膜层结构两侧的空隙尺寸不同(奇偶效应的影响)，使得堆叠膜层结构所受到的试剂拉力力矩不同，在表面张力的作用被增强后，容易发生堆叠膜层结构的倒塌，如图1H所示出的。
有鉴于此，亟需要一种半导体器件及其制造方法，能够在保留侧墙对栅极层间介质层的保护、定义后续离子注入范围与栅极之间距离的作用下，消除由于侧墙加剧了拉力力矩，导致堆叠膜层结构中堆叠栅极倒塌的问题。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
为了解决上述侧墙的存在导致的堆叠栅极倒塌的问题，本发明的一方面提供了一种半导体器件的制造方法，具体包括：
提供衬底，存储区域的衬底上形成有多个存储晶体管的堆叠栅极；
在各个堆叠栅极的两侧侧壁形成低于上述堆叠栅极的侧墙；
对以上述侧墙定义的离子注入区域执行上述存储区域的离子注入；以及
进行灰化工艺并以上述侧墙为上述堆叠栅极的保护层进行湿法清洗工艺，以去除上述离子注入残留的光刻胶。
在上述制造方法的一实施例中，可选的，上述堆叠栅极包括：
由下至上依次形成在衬底上方的浮栅膜层、层间介质层和控制栅膜层；其中
上述侧墙高于上述层间介质层。
在上述制造方法的一实施例中，可选的，形成上述侧墙进一步包括：
形成覆盖上述堆叠栅极上方以及两侧侧壁的绝缘薄层；
在上述绝缘薄层的表面形成阻挡层，上述阻挡层填满多个堆叠栅极之间的间隙的下部；
以上述阻挡层为保护层对位于上述堆叠栅极上方以及两侧侧壁上部的绝缘薄层进行刻蚀；以及
去除上述阻挡层；其中
被上述阻挡层保护的上述堆叠栅极的两侧侧壁下部的绝缘层为上述侧墙。
在上述制造方法的一实施例中，可选的，形成上述阻挡层进一步包括：
在上述绝缘薄层的表面形成填满多个堆叠栅极之间的间隙并高于上述堆叠栅极的阻挡层；以及
对上述阻挡层进行回刻，保留填满多个堆叠栅极之间的间隙的下部的阻挡层。
在上述制造方法的一实施例中，可选的，上述阻挡层为有机介电材质层。
在上述制造方法的一实施例中，可选的，采用湿法工艺对位于上述堆叠栅极上方以及两侧侧壁上部的绝缘薄层进行刻蚀。
在上述制造方法的一实施例中，可选的，所形成的上述绝缘薄层还包括覆盖上述衬底上表面的水平部分，上述水平部分被上述阻挡层保护。
在上述制造方法的一实施例中，可选的，上述绝缘薄层为氧化硅。
在上述制造方法的一实施例中，可选的，湿法清洗上述存储区域所采用的试剂填满多个堆叠栅极之间的间隙。
本发明的另一方面还提供了一种半导体器件，上述半导体器件由上所描述的制造方法的任意一种实施例制造。
根据本发明的一方面所提供的半导体器件的制造方法，优化了工艺流程，相较于现有技术，一方面使得层间介质层得到保护，不受后续湿法清洗工艺的影响，一方面又降低了湿法清洗试剂对堆叠栅极所在堆叠膜层结构所产生的力矩，从而避免了堆叠栅极倒塌的问题。同时由于堆叠栅极底部的侧墙被保留，后续离子注入工艺也不受到显著影响。根据本发明的另一方面所提供的半导体器件，由于避免了堆叠栅极倒塌的问题，同时层间介质层亦能够得到保护，离子注入同样不受到影响，因此，能够保证半导体器件的良率。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
图1A-1H示出了现有技术中处理闪存器件存储晶体管栅极的过程的结构示意图。
图2示出了根据本发明的一方面所提供的制造方法的流程示意图。
图3A-3J示出了根据本发明的一方面所提供的制造方法处理闪存器件存储晶体管栅极的过程的结构示意图。
附图标记
100 衬底
110 栅极介电层
200 堆叠栅极
210 浮栅膜层
220 层间介质层
230 控制栅膜层
240 氮化硅掩膜层
250 绝缘层
310 侧墙
320 绝缘薄层
330 侧墙
400 清洗试剂
500 光刻胶
600 有机介电材质层
610 阻挡层
具体实施方式
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。
如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在...之间(between)”和“在...上(on)”指的是这一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。
以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。
如上所描述的，为了解决现有技术中处理闪存器件存储管栅极过程中存在的栅极倒塌的问题，本发明提供了一种半导体器件的制造方法，请参考图2中所示出的流程图来理解本发明所提供的制造方法。如图2所示出的，本发明的一方面所提供的制造方法包括步骤S110：提供衬底，存储区域的衬底上形成有多个存储晶体管的堆叠栅极；步骤S120：在各个堆叠栅极的两侧侧壁形成低于堆叠栅极的侧墙；步骤S130：对以侧墙定义的离子注入区域执行存储区域的离子注入；以及步骤S140：进行灰化工艺，继而以侧墙为堆叠栅极的保护层进行湿法清洗工艺，以去除离子注入后残留的光刻胶。
上述的灰化工艺具体为在主要成分为氧的等离子体作用下与光刻胶发生燃烧反应，将其去除。
以下将结合图3A-图3J来理解本发明的一方面所提供的上述制造方法。首先，图3A示出了已经经过栅极刻蚀之后所形成的结构，即执行了步骤S110，提供了包含有存储晶体管的堆叠栅极200的衬底100。具体的，如图3所述示出的，衬底100的上表面还形成有栅极介电层110，堆叠栅极位于栅极介电层100的上方。从图3A中可以看出，在存储区域A中作为存储晶体管和选择晶体管的堆叠栅极200的尺寸要远小于在外围区域B中作为外围器件的堆叠栅极的尺寸，因此，存储区域A中的存储晶体管的堆叠栅极具有较大的深宽比。
在上述的实施例中，可以理解的是，衬底100可以采用现有或将有的衬底结构，其材质亦可以采用元素半导体材料、化合物半导体材料和/或合金半导体材料。元素半导体材料的实例可以是但不限于晶体硅、多晶硅、非晶硅、锗和/或金刚石。化合物半导体材料的实例可以是但不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。合金半导体材料的实例可以是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。
栅极介电层110的材质可以采用现有或将有的材质，包括但不限于氧化硅或高介电常数介质。堆叠栅极200从下之上以此包括浮栅210的多晶硅，层间介质层220(主要由氧化硅和氮化硅构成)，控制栅230的多晶硅。根据工艺流程的需要，在堆叠栅极200的上表面还会形成氮化硅掩膜层240以及刻蚀后剩余的绝缘层250(氧化硅材质)。堆叠栅极200及其上方的氮化硅掩膜层240和绝缘层250共同构成堆叠膜层结构。
随后请结合图3B-3F来理解本发明所提供的制造方法中的在各个堆叠栅极的两侧侧壁形成低于堆叠栅极的侧墙的步骤S120。
首先，如图3B所示出的，仍然采用原有的工艺进行绝缘薄层320的沉积，即在堆叠膜层结构的侧壁、上表面以及堆叠栅极之间的底部沉积氧化层。
随后，如图3C所示出的，进行有机介电材质层600(ODL，Organicdielectriclayer)的涂布以形成完全填满多个堆叠膜层结构之间的间隙并高于堆叠膜层结构顶表面的阻挡层。上述的有机介电材质层600的材质具有填充性能佳、填充后表面平滑、容易去除的优点，因此，通过利用有机介电材质，能够比较容易地填充满堆叠膜层结构与堆叠膜层结构之间的间隙。
随后，如图3D所示出的，对上述完全填满堆叠膜层结构之间间隙的有机介电材质层600进行回刻，回刻后所保留的剩余的有机介电材质为填满多个堆叠栅极之间的间隙下部的阻挡层610，该阻挡层610的高度足以高于层间介质层220。可以理解的是，在对有机介电材质层600进行回刻的过程中，可以通过控制刻蚀速度和刻蚀时间来保证仅对有机介电材质层的上部进行刻蚀。
随后，如3E所示出的，以上述形成的阻挡层610为下部的绝缘薄层的保护层，采用湿法工艺将上部的绝缘薄层移除。由于层间介质层220所在的位置有阻挡层610作为保护，层间介质层220外侧的绝缘薄层并不会被移除。这部分被阻挡层610保护而被保留下来的绝缘薄层为在各个堆叠栅极的两侧侧壁形成的低于堆叠栅极的侧墙330，尤其该侧墙330高于层间介质层220。在形成了上述的侧墙330后，如图3F所示出的，还包括将阻挡层610移除。同样地，由于层间介质层220被外部的侧墙330所保护，在去除阻挡层610的步骤中，亦不会对层间介质层220造成损伤。
在上述的实施例中，本领域技术人员可以采用现有或将有的湿法工艺来移除绝缘薄层，关于湿法工艺的具体实现方式不应不当地限制本发明的保护范围。
可以理解的是，由于上述的侧墙330的高度高于层间介质层220的高度，因此，可以作为层间介质层220的保护层。并且底部的侧墙330的厚度还影响了源漏到栅极之间的距离。由于底部堆叠栅极的两侧形成有绝缘侧墙，一定程度上还能够降低堆叠栅极与堆叠栅极之间的串扰。
另外，由于侧墙330还包括覆盖衬底上表面的水平部分。在后续的工艺中，覆盖叠层栅极表面侧墙330的高度能够用来决定金属硅化物形成的程度。
随后，如图3G-图3H示出的，需要执行存储区域A的离子注入步骤，即图2中的步骤S130。具体的，如图3G所示出的，需要进行光刻胶500的涂布，并进行图案化从而将外围区域B中作为外围器件的堆叠栅极保护起来，而将存储区域A中作为存储晶体管和选择晶体管的各个堆叠栅极暴露出来。随后，如图3H所示出的，在光刻胶打开的存储区域A进行离子注入。可以理解的是，在这个步骤中，底部侧墙330在一定程度上定义了离子注入的区域。
随后，如图3I所示出的，需要移除离子注入后残留的光刻胶，即执行图2中的步骤S140。该步骤首先进行灰化工艺，以去除绝大部分光刻胶。可以理解的是，上述的灰化工艺是在主要成分为氧的等离子体作用下与光刻胶发生燃烧反应，将其去除。之后进行湿法清洗工艺，清洗试剂400仍然填满堆叠膜层结构与堆叠膜层结构之间的间隙，并且虽然堆叠栅极上方残留的氧化硅材质的绝缘层250仍然是亲水性，但由于在如图3I所示出的结构中，残留的绝缘层250的厚度较小，因此，由于清洗试剂所带来的表面张力力矩较小，从而能够有效地削弱了堆叠膜层结构两侧力矩不平衡的问题，从而避免了堆叠栅极倒塌的情况。
同时，在上述移除离子注入的残留物质的步骤中，层间介质层220的外部被侧墙330所保护，能够保证在该步骤清洗试剂400并不会对层间介质层220造成损伤。
图3J示出了根据本发明的一方面所提供的制造方法在经过湿法清洗去除离子注入的残留后的器件结构示意图。可以从图3J中看出，堆叠栅极200并没有出现在此倒塌的情况。
至此，已经描述了本发明的一方面所提供的制造方法的具体实施步骤。本发明的一方面所提出的工艺流程相对于原工艺流程引入了堆叠栅极顶部侧壁氧化层侧墙移除的工艺，在将堆叠栅极顶部的氧化层侧墙移除的同时，保证了层间介质层及以下的侧墙氧化层不受影响。这一方面使得层间介质层得到保护，不受后续湿法清洗工艺的影响，一方面又降低了湿法试剂对堆叠栅极所产生的力矩，从而避免了堆叠栅极倒塌的问题，同时由于堆叠栅极底部的侧墙氧化层被保留，后续离子注入工艺也不受到显著影响。
本发明的另一方面还提供了一种通过本发明所提供的制造方法所形成的半导体器件，即闪存器件。由于采用了本发明所提供的制造方法所形成，能够在保证浮栅与控制栅之间的层间介质层不受损伤的情况下，有效地改善器件存储晶体管的堆叠栅极的坍塌问题，能够有效地保证所形成的半导体器件的良率。
因此，已经描述了本发明所提供的器件及其制造方法的实施例。根据本发明所提供的半导体器件的制造方法，一方面优化了工艺流程，相较于现有技术，一方面使得层间介质层得到保护，不受后续湿法清洗工艺的影响，一方面又降低了湿法清洗试剂对堆叠栅极所产生的力矩，从而避免了堆叠栅极倒塌的问题。同时由于堆叠栅极底部的侧墙被保留，后续离子注入工艺也不受到显著影响。根据本发明的另一方面所提供的半导体器件，由于避免了堆叠栅极倒塌的问题，同时层间介质层亦能够得到保护，离子注入同样不受到影响，因此，能够保证半导体器件的良率。
尽管已经关于特定的示例性实施例描述了本公开，但将明显的是，可以对这些实施例做出各种修改和改变而不偏离本公开的更广泛的精神和范围。因此，本说明书和附图应被视为是说明性的含义而不是限制性的含义。
应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。
在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在电路或方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，存储区域的衬底上形成有多个存储晶体管的堆叠栅极；
在各个堆叠栅极的两侧侧壁形成低于所述堆叠栅极的侧墙；
对以所述侧墙定义的离子注入区域执行所述存储区域的离子注入；以及
进行灰化工艺并以所述侧墙为所述堆叠栅极的保护层进行湿法清洗，去除所述离子注入后残留的光刻胶。
2.如权利要求1所述的制造方法，其特征在于，所述堆叠栅极包括：
由下至上依次形成在衬底上方的浮栅膜层、层间介质层和控制栅膜层；其中
所述侧墙高于所述层间介质层。
3.如权利要求1所述的制造方法，其特征在于，形成所述侧墙进一步包括：
形成覆盖所述堆叠栅极上方以及两侧侧壁的绝缘薄层；
在所述绝缘薄层的表面形成阻挡层，所述阻挡层填满多个堆叠栅极之间的间隙的下部；
以所述阻挡层为保护层对位于所述堆叠栅极上方以及两侧侧壁上部的绝缘薄层进行刻蚀；以及
去除所述阻挡层；其中
被所述阻挡层保护的所述堆叠栅极的两侧侧壁下部的绝缘层为所述侧墙。
4.如权利要求3所述的制造方法，其特征在于，形成所述阻挡层进一步包括：
在所述绝缘薄层的表面形成填满多个堆叠栅极之间的间隙并高于所述堆叠栅极的阻挡层；以及
对所述阻挡层进行回刻，保留填满多个堆叠栅极之间的间隙的下部的阻挡层。
5.如权利要求4所述的制造方法，其特征在于，所述阻挡层为有机介电材质层。
6.如权利要求3所述的制造方法，其特征在于，采用湿法工艺对位于所述堆叠栅极上方以及两侧侧壁上部的绝缘薄层进行刻蚀。
7.如权利要求3所述的制造方法，其特征在于，所形成的所述绝缘薄层还包括覆盖所述衬底上表面的水平部分，所述水平部分被所述阻挡层保护。
8.如权利要求3所述的制造方法，其特征在于，所述绝缘薄层为氧化硅。
9.如权利要求1所述的制造方法，其特征在于，湿法清洗所述存储区域所采用的试剂填满多个堆叠栅极之间的间隙。
10.一种半导体器件，其特征在于，所述半导体器件由权利要求1-9中任意一项所述的制造方法制造。
CN202010783067.2A 2020-08-06 2020-08-06 一种半导体器件及其制造方法 Active CN111883535B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010783067.2A CN111883535B (zh) 2020-08-06 2020-08-06 一种半导体器件及其制造方法
US17/388,842 US11588025B2 (en) 2020-08-06 2021-07-29 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010783067.2A CN111883535B (zh) 2020-08-06 2020-08-06 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111883535A CN111883535A (zh) 2020-11-03
CN111883535B true CN111883535B (zh) 2023-11-07

Family

ID=73210230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010783067.2A Active CN111883535B (zh) 2020-08-06 2020-08-06 一种半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US11588025B2 (zh)
CN (1) CN111883535B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050007635A (ko) * 2003-07-11 2005-01-21 매그나칩 반도체 유한회사 반도체 소자의 제조방법
KR20050069147A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 비휘발성 메모리 소자의 제조 방법
CN110211959A (zh) * 2018-02-28 2019-09-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960475B1 (ko) * 2008-05-28 2010-06-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2013045801A (ja) * 2011-08-22 2013-03-04 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
CN106653758B (zh) * 2015-10-28 2020-04-07 中芯国际集成电路制造(上海)有限公司 快闪存储器的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050007635A (ko) * 2003-07-11 2005-01-21 매그나칩 반도체 유한회사 반도체 소자의 제조방법
KR20050069147A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 비휘발성 메모리 소자의 제조 방법
CN110211959A (zh) * 2018-02-28 2019-09-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US11588025B2 (en) 2023-02-21
CN111883535A (zh) 2020-11-03
US20220045179A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
KR100532503B1 (ko) 쉘로우 트렌치 소자 분리막의 형성 방법
KR101983894B1 (ko) 반도체 디바이스 및 이의 제조 방법
US8110340B2 (en) Method of forming a pattern of a semiconductor device
CN108933140B (zh) 半导体器件的制造方法
US20190273083A1 (en) Dynamic random access memory structure and method for forming the same
US7659159B2 (en) Method of manufacturing a flash memory device
KR20180060946A (ko) 반도체 디바이스 및 그 제조 방법
US8669152B2 (en) Methods of manufacturing semiconductor devices
TWI582841B (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
CN102194698B (zh) 半导体元件的形成方法
CN111883535B (zh) 一种半导体器件及其制造方法
US9613811B2 (en) Methods of manufacturing semiconductor devices
TWI571975B (zh) 半導體元件及其製造方法
CN115410991A (zh) 一种接触孔形成方法
JP2007165829A (ja) フラッシュメモリ素子のゲート形成方法
US20090051014A1 (en) Method of fabricating semiconductor device having silicide layer and semiconductor device fabricated thereby
US20070148863A1 (en) Method for fabricating semiconductor device
CN115206979A (zh) 存储器组件及其制造方法
KR100894771B1 (ko) 플래시 메모리 소자의 제조 방법
CN111106001A (zh) Nand存储器的栅极结构形成方法、nand存储器及光罩掩膜版
US7268055B2 (en) Method of fabricating semiconductor device
US20230377889A1 (en) Method for manufacturing semiconductor device
CN111430241B (zh) 半导体结构及其形成方法
CN112701034B (zh) 栅极的制造方法
KR101002519B1 (ko) 플래쉬 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant