CN116033752A - 闪存存储器及其制造方法 - Google Patents
闪存存储器及其制造方法 Download PDFInfo
- Publication number
- CN116033752A CN116033752A CN202211512259.5A CN202211512259A CN116033752A CN 116033752 A CN116033752 A CN 116033752A CN 202211512259 A CN202211512259 A CN 202211512259A CN 116033752 A CN116033752 A CN 116033752A
- Authority
- CN
- China
- Prior art keywords
- layer
- control gate
- isolation
- oxide
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种闪存存储器及其制造方法,由于至少在控制栅层、第二氧化层、氮化层和第一氧化层形成第一开口的侧壁上形成第一隔绝层和第二隔绝层,如此则先使用第一隔绝层覆盖控制栅层朝向第一开口的尖角,并填充在控制栅层侧壁的内凹部分内,如此以使避免形成的第二隔绝层在对应于尖角的部分断裂,且能够增大对尖角的隔绝能力,以增大最终形成的闪存存储器的控制栅层和字线之间的击穿电压,进而以提升最终形成的闪存存储器的性能。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种闪存存储器及其制造方法。
背景技术
随着人们生活水平的提高,电子产品的应用越来越广泛,而电子产品中通常会用到各种半导体产品。随着科技的发展及人们需求的增加,人们对半导体产品的性能要求也越来越高。闪存存储器是常用的半导体结构,闪存存储器的性能提升是半导体领域的技术人员研究的重要课题。
图1为现有技术中的闪存存储器的结构示意图,如图1所示,现有技术中的闪存存储器包括衬底1,以及形成在衬底1上的浮栅层3、控制栅层5和贯穿浮栅层3和控制栅层5的字线10。在刻蚀形成控制栅层5的过程中,会导致控制栅层5形成朝向字线10的尖角A,该尖角A会导致后续在控制栅层5的侧壁形成氮化硅层9时导致氮化硅层9出现断裂区A。如此,则将导致控制栅层5和字线10之间的击穿电压降低,进而影响闪存存储器的性能。
发明内容
本发明的目的在于提供一种闪存存储器及其制造方法,以解决闪存存储器中控制栅层和字线之间的击穿电压降低而导致的闪存存储器性能降低的问题。
为解决上述技术问题,本发明提供一种闪存存储器的制造方法,包括:
提供衬底;
在所述衬底上依次形成浮栅材料层、第一氧化层、氮化层、第二氧化层以及控制栅层,其中所述控制栅层、所述第二氧化层、所述氮化层和所述第一氧化层具有自上而下贯通的第一开口,且所述控制栅层具有朝向第一开口的尖角;
依次至少在所述控制栅层、所述第二氧化层、所述氮化层和所述第一氧化层形成所述第一开口的侧壁上形成第一隔绝层和第二隔绝层,并使所述第一隔绝层和所述第二隔绝层覆盖所述尖角。
可选的,依次形成所述第一氧化层、所述氮化层、所述第二氧化层以及所述控制栅层方法包括:
在所述浮栅材料层上依次形成第一氧化材料层、氮化材料层、第二氧化材料层以及控制栅材料层,并在所述控制栅材料层上形成掩模层,所述掩模层中开设有第一开槽;
在所述掩模层的所述第一开槽的侧壁上形成侧墙,以及位于所述第一开槽相对侧壁上的侧墙界定出第二开槽;
以所述掩膜层和所述侧墙为掩膜,依次刻蚀所述控制栅材料层、所述第二氧化材料层、所述氮化材料层以及所述第一氧化材料层以形成所述控制栅层、所述第二氧化层、所述氮化层和所述第一氧化层,并使所述第二开槽延伸至所述控制栅层、所述第二氧化层、所述氮化层和所述第一氧化层以及以形成第一开口,且在刻蚀所述控制栅材料层的过程中致使所述控制栅层形成朝向所述第一开口的尖角。
可选的,形成所述第一隔绝层和所述第二隔绝层的方法包括:
执行第一镀膜工艺以在所述第一开口的底部、侧壁以及所述所述掩膜层的顶部表面形成第一隔绝材料层;
刻蚀所述第一隔绝材料层以至少在形成所述第一开口的所述控制栅层、所述第二氧化层、所述氮化层和所述第一氧化层的侧壁形成所述第一隔绝层,位于所述第一开口两侧的所述第一隔绝层界定出第二开口;
执行第二镀膜工艺以在所述第二开口的底部、侧壁以及所述所述掩膜层的顶部表面形成第二隔绝材料层;
刻蚀所述第二隔绝材料层以至少在形成所述第二开口的所述控制栅层、所述第二氧化层、所述氮化层和所述第一氧化层的侧壁形成所述第二隔绝层,位于所述第二开口两侧的所述第二隔绝层界定出第三开口。
可选的,在形成所述第一隔绝层之后,所述方法还包括:对所述第一隔绝层执行减薄工艺,以减薄所述第一隔绝层。
可选的,减薄的所述第一隔绝层的厚度为:
可选的,形成所述第一隔绝层的材料为氧化硅,形成所述第二隔绝层的材料为氮化硅。
可选的,所述第一隔绝层的厚度为:
可选的,所述第二隔绝层的厚度为:
可选的,在依次形成所述第一隔绝层和所述第二隔绝层之后,所述方法还包括:
以所述掩膜层、所述侧墙以及所述第二隔绝层为掩膜,刻蚀所述浮栅材料层以形成浮栅层,并使所述第三开口延伸至所述浮栅层以形成沟槽;
在所述沟槽内形成字线。
为解决上述问题,本发明还提供一种闪存存储器,所述闪存存储器根据如上述任意一项所述的闪存存储器的制造方法制备而成。
本发明的一种闪存存储器及其制造方法,由于至少在控制栅层、第二氧化层、氮化层和第一氧化层形成第一开口的侧壁上形成第一隔绝层和第二隔绝层,如此则先使用第一隔绝层覆盖控制栅层朝向第一开口的尖角,并填充在控制栅层侧壁的内凹部分内,如此以使避免形成的第二隔绝层在对应于尖角的部分断裂,且能够增大对尖角的隔绝能力,以增大最终形成的闪存存储器的控制栅层和字线之间的击穿电压,进而以提升最终形成的闪存存储器的性能。
附图说明
图1是现有技术的闪存存储器的结构示意图;
图2是本发明一实施例中的闪存存储器制造方法的流程图;
图3~10是本发明一实施例中的闪存存储器制造方法的过程示意图;
其中,附图标记如下:
1-衬底;
2-第一介质层; 20-第一介质材料层;
3-浮栅层; 30-浮栅材料层;
41-第一氧化层; 410-第一氧化材料层;
42-氮化层; 420-第二氮化材料层;
43-第二氧化层; 430-第二氧化材料层;
5-控制栅层; 50-控制栅材料层;
6-掩膜层; 60-掩膜材料层;
7-侧墙;
8-第一隔绝层;
9-第二隔绝层;
10-字线;
101-第一开槽; 102-第二开槽;
201-第一开口; 202-第二开口;
203-第三开口;
A-尖角。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种闪存存储器及半导体制造方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。此外,附图所展示的结构往往是实际结构的一部分。特别的,各附图需要展示的侧重点不同,有时会采用不同的比例。
图2是本发明一实施例中的闪存存储器制造方法的流程图,图3~10是本发明一实施例中的闪存存储器制造方法的过程示意图,下面结合附图对本实施例提供的闪存存储器的制造方法其各个步骤进行详细说明。
在步骤S10中,提供衬底1。
其中,该衬底可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合,可以为单层结构,也可以包括多层结构。因此,衬底可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如,例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
在步骤S20中,如图6所示,在所述衬底1上依次形成浮栅材料层30、第一氧化层41、氮化层42、第二氧化层43以及控制栅层5,其中所述控制栅层5、所述第二氧化层43、所述氮化层42和所述第一氧化层41具有自上而下贯通的第一开口201,且所述控制栅层5具有朝向第一开口201的尖角A。
在本实施例中,形成所述第一氧化层41和所述第二氧化层43的材料为氧化硅,以及形成所述氮化硅层42的材料为氮化硅或氮氧化硅。进一步的,在本实施例中,形成所述控制栅层5和所述浮栅材料层30的材料为多晶硅。
以及,在本实施例中,依次形成所述第一氧化层41、所述氮化层42、所述第二氧化层43以及所述控制栅层5方法包括如下步骤S201~S203。
S201:具体参考图3和图4所示,在所述浮栅材料层30上依次形成第一氧化材料层410、氮化材料层420、第二氧化材料层430以及控制栅材料层50,并在所述控制栅材料层50上形成掩模层6,所述掩模层6中开设有第一开槽101。
其中,形成掩膜层6的方法可以包括:形成掩膜材料层60,并在所述掩膜材料层60上镀上光阻;再使用掩模版曝光后在需要留下的掩膜材料层60上形成光阻层(图未示);然后采用干刻蚀方法刻蚀该掩膜材料层60以形成第一开槽101;最后去除掩膜层6上的光阻。此外,在可选的实施例中,在形成所述光阻层(图未示)之前,还可以在所述掩膜材料层60上形成抗反射材料层,以及刻蚀所述掩膜材料层60的同时,所述方法还包括:刻蚀所述抗反射材料层(图未示)以形成抗反射层(图未示),以及在去除所述光阻层(图未示)的同时,所述方法还包括去除所述抗反射层(图未示),其中,去除所述抗反射层(图未示)和所述光阻层(图未示)的工艺为灰化工艺。即,通过烧氧去除所述光阻层(图未示)和所述抗反射层(图未示)。
S202:具体参考图4和图5所示,在掩膜层6的第一开槽101的侧壁上形成侧墙7,以及位于第一开槽101相对的侧壁上的侧墙7界定出第二开槽102。
其中,形成所述侧墙7的方法例如包括:首先,形成侧墙材料层(图未示),所述侧墙材料层(图未示)覆盖所述掩膜层6的顶表面以及还覆盖所述第一开槽101的底壁和侧壁;接着,刻蚀所述侧墙材料层(图未示),并保留所述侧墙材料层(图未示)中覆盖第一开槽101侧壁的部分,以构成所述侧墙7。此时,即可利用第一开槽101中的侧墙7进一步界定出第二开槽102。
S203:具体参图5并结合图6所示,以所述掩膜层6和所述侧墙7为掩膜,依次刻蚀所述控制栅材料层50、所述第二氧化材料层430、所述氮化材料层420以及所述第一氧化材料层410以形成所述控制栅层5、所述第二氧化层43、所述氮化层42和所述第一氧化层41,并使所述第二开槽102延伸至所述控制栅层5、所述第二氧化层43、所述氮化层42和所述第一氧化层41以及以形成第一开口201,且在刻蚀所述控制栅材料层50的过程中致使所述控制栅层5形成朝向所述第一开口201的尖角A。
具体的,在本实施例中,所述控制栅材料层50、所述第二氧化材料层430、所述氮化材料层420以及所述第一氧化材料层410可以通过干刻蚀进行刻蚀,比如将刻蚀气体通入第二开槽102,刻蚀气体朝向衬底1方向刻蚀控制栅材料层50以形成控制栅层5,并继续刻蚀所述第二氧化材料层430、所述氮化材料层420以及所述第一氧化材料层410以形成所述第二氧化层43、所述氮化层42以及所述第一氧化层41。以扩大所述第二开槽102形成第一开口201,并利用第一开口201以分断所述控制栅材料层50、所述第二氧化材料层430、所述氮化材料层420以及所述第一氧化材料层410以构成控制栅层5、第二氧化层43、氮化层42以及第一氧化层41。
此外,在本实施例中,由于在以所述掩膜层6、所述侧墙7为掩膜依次刻蚀所述控制栅材料层50、所述第二氧化材料层430、所述氮化硅材料层420以及所述第一氧化材料层410形成第一开口201的过程中,位于第一开口201侧壁的控制栅层5的侧壁被侵蚀,如此则控制栅层6朝向所述第一开口201的侧壁形成如图6所示弧形结构,弧形结构上部即形成尖角A,下部则朝向远离第一开口201方向内凹。则将导致后续基于镀膜工艺在控制栅层5的侧壁形成氮化硅膜层时,在同一镀膜工艺下部分氮化硅膜层填充在内凹部分,而尖角A对应位置的氮化硅膜层的厚度将较薄,进而导致尖角A位置对应的氮化硅膜层容易断裂。
基于此,在步骤S30中,参图7至图9所示,依次至少在所述控制栅层5、所述第二氧化层43、所述氮化层42和所述第一氧化层41形成所述第一开口201的侧壁上形成第一隔绝层8和第二隔绝层9,并使所述第一隔绝层8和所述第二隔绝层9覆盖所述尖角A。
在本实施例中,由于至少在所述控制栅层5、所述第二氧化层43、所述氮化层42和所述第一氧化层41形成所述第一开口201的侧壁上形成第一隔绝层8和第二隔绝层9,如此则先使用所述第一隔绝层8覆盖所述控制栅层5朝向所述第一开口201的尖角A,并填充在所述控制栅层5侧壁的内凹部分内,如此以使避免形成的第二隔绝层9在对应于所述尖角A的部分断裂,且能够增大对所述尖角A的隔绝能力,以增大最终形成的闪存存储器的控制栅层5和字线之间的击穿电压。进而以提升最终形成的所述闪存存储器的性能。
其中,在本实施例中,形成所述第一隔绝层8的材料为氧化硅,所述第一隔绝层8的厚度为:较佳的,所述第一隔绝层8的厚度为形成所述第二隔绝层9的材料为氮化硅,所述第二隔绝层9的厚度为:较佳的,所述第二隔绝层9的厚度为此外,继续参图7至图9所示,在本实施例中,形成所述第一隔绝层8和所述第二隔绝层9的方法包括如下步骤一到步骤四。
在步骤一中,执行第一镀膜工艺以在所述第一开口201的底部、侧壁以及所述所述掩膜层6的顶部表面形成第一隔绝材料层(图未示)。在本实施例中,所述第一镀膜工艺为化学气相沉积法。
在步骤二中,刻蚀所述第一隔绝材料层(图未示)以至少在形成所述第一开口201的所述控制栅层5、所述第二氧化层43、所述氮化层42和所述第一氧化层41的侧壁形成所述第一隔绝层8,位于所述第一开口201两侧的所述第一隔绝层8界定出第二开口202。在本实施例中,刻蚀所述第一隔绝材料层(图未示)的方法为:干法刻蚀。此外,在本实施例中,通过刻蚀形成的所述第一隔绝层8其表面比较平整,有利于后续镀膜以形成比较平整化的所述第二隔绝层9,进而能够改善最终形成的闪存存储器的控制栅层5和字线之间的击穿电压,提高第二隔绝层9的抗高压能力。
进一步的,在本实施例中,在形成所述第一隔绝层8之后,所述方法还包括:对所述第一隔绝层8执行减薄工艺,以减薄所述第一隔绝层8。如此以提高所述控制栅层5与后续形成的所述浮栅层之间的耦合系数。其中,在本实施例中,所述第一隔绝层8减薄的厚度为:较佳的,所述第一隔绝层减薄的厚度为
在步骤三中,执行第二镀膜工艺以在所述第二开口202的底部、侧壁以及所述所述掩膜层6的顶部表面形成第二隔绝材料层(图未示)。其中,在本实施例中,形成所述第二隔绝材料层(图未示)的方法为:化学气相沉积法。
在步骤四中,刻蚀所述第二隔绝材料层(图未示)以至少在形成所述第二开口202的所述控制栅层5、所述第二氧化层43、所述氮化层42和所述第一氧化层41的侧壁形成所述第二隔绝层9,位于所述第二开口202两侧的所述第二隔绝层9界定出第三开口203。其中,在本实施例中,刻蚀所述第二隔绝材料层(图未示)的方法为:干法刻蚀。
进一步的,继续参图9并结合图10所示,在本实施例中,在依次形成所述第一隔绝层8和所述第二隔绝层9之后,所述方法还包括如下第一步骤和第二步骤。
其中,在第一步骤中,以所述掩膜层6、所述侧墙7以及所述第二隔绝层9为掩膜,刻蚀所述浮栅材料层30以形成浮栅层3,并使所述第三开口203延伸至所述浮栅层3以形成沟槽(图未示)。在本实施例中,刻蚀所述浮栅材料层30的方法为干法刻蚀,以及在可选的实施例中,刻蚀所述浮栅材料层30的方法还可以为湿法刻蚀。
进一步的,继续参图9并结合体图10所示,在本实施例中,在形成所述浮栅材料层30之前,所述方法还包括形成第一介质材料层20。以及,在刻蚀所述浮栅材料层30的同时,所述方法还包括:刻蚀所述第一介质材料层20以形成第一介质层2,并使所述沟槽(图未示)延伸至所述第一介质层2。在本实施例中,形成所述第一介质层2的材料为氧化硅,所述第一介质层2构成栅氧化层。
在第二步骤中,在所述沟槽(图未示)内形成字线10。在本实施例中,形成所述字线10的方法包括:在所述沟槽(图未示)内以及所述侧墙7和所述掩膜层6的顶表面形成字线材料层(图未示),研磨去除至少位于所述掩膜层6顶表面上的所述字线材料层(图未示)以在所述沟槽内形成所述字线10。
进一步的,在本实施例中,还提供一种闪存存储器,所述闪存存储器根据如上述所述的闪存存储器的制造方法制备而成。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可,此外,各个实施例之间不同的部分也可互相组合使用,本发明对此不作限定。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种闪存存储器的制造方法,其特征在于,
提供衬底;
在所述衬底上依次形成浮栅材料层、第一氧化层、氮化层、第二氧化层以及控制栅层,其中所述控制栅层、所述第二氧化层、所述氮化层和所述第一氧化层具有自上而下贯通的第一开口,且所述控制栅层具有朝向第一开口的尖角;
依次至少在所述控制栅层、所述第二氧化层、所述氮化层和所述第一氧化层形成所述第一开口的侧壁上形成第一隔绝层和第二隔绝层,并使所述第一隔绝层和所述第二隔绝层覆盖所述尖角。
2.如权利要求1所述的一种闪存存储器的制造方法,其特征在于,依次形成所述第一氧化层、所述氮化层、所述第二氧化层以及所述控制栅层方法包括:
在所述浮栅材料层上依次形成第一氧化材料层、氮化材料层、第二氧化材料层以及控制栅材料层,并在所述控制栅材料层上形成掩模层,所述掩模层中开设有第一开槽;
在所述掩模层的所述第一开槽的侧壁上形成侧墙,以及位于所述第一开槽相对侧壁上的侧墙界定出第二开槽;
以所述掩膜层和所述侧墙为掩膜,依次刻蚀所述控制栅材料层、所述第二氧化材料层、所述氮化材料层以及所述第一氧化材料层以形成所述控制栅层、所述第二氧化层、所述氮化层和所述第一氧化层,并使所述第二开槽延伸至所述控制栅层、所述第二氧化层、所述氮化层和所述第一氧化层以及以形成第一开口,且在刻蚀所述控制栅材料层的过程中致使所述控制栅层形成朝向所述第一开口的尖角。
3.如权利要求1所述的一种闪存存储器的制造方法,其特征在于,形成所述第一隔绝层和所述第二隔绝层的方法包括:
执行第一镀膜工艺以在所述第一开口的底部、侧壁以及所述所述掩膜层的顶部表面形成第一隔绝材料层;
刻蚀所述第一隔绝材料层以至少在形成所述第一开口的所述控制栅层、所述第二氧化层、所述氮化层和所述第一氧化层的侧壁形成所述第一隔绝层,位于所述第一开口两侧的所述第一隔绝层界定出第二开口;
执行第二镀膜工艺以在所述第二开口的底部、侧壁以及所述所述掩膜层的顶部表面形成第二隔绝材料层;
刻蚀所述第二隔绝材料层以至少在形成所述第二开口的所述控制栅层、所述第二氧化层、所述氮化层和所述第一氧化层的侧壁形成所述第二隔绝层,位于所述第二开口两侧的所述第二隔绝层界定出第三开口。
4.如权利要求3所述的一种闪存存储器的制造方法,其特征在于,在形成所述第一隔绝层之后,所述方法还包括:对所述第一隔绝层执行减薄工艺,以减薄所述第一隔绝层。
6.如权利要求1所述的闪存存储器的制造方法,其特征在于,形成所述第一隔绝层的材料为氧化硅,形成所述第二隔绝层的材料为氮化硅。
9.如权利要求1所述的一种闪存存储器的制造方法,其特征在于,在依次形成所述第一隔绝层和所述第二隔绝层之后,所述方法还包括:
以所述掩膜层、所述侧墙以及所述第二隔绝层为掩膜,刻蚀所述浮栅材料层以形成浮栅层,并使所述第三开口延伸至所述浮栅层以形成沟槽;
在所述沟槽内形成字线。
10.一种闪存存储器,其特征在于,根据如上述权利要求1~9任意一项所述的闪存存储器的制造方法制备而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211512259.5A CN116033752A (zh) | 2022-11-29 | 2022-11-29 | 闪存存储器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211512259.5A CN116033752A (zh) | 2022-11-29 | 2022-11-29 | 闪存存储器及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116033752A true CN116033752A (zh) | 2023-04-28 |
Family
ID=86074954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211512259.5A Pending CN116033752A (zh) | 2022-11-29 | 2022-11-29 | 闪存存储器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116033752A (zh) |
-
2022
- 2022-11-29 CN CN202211512259.5A patent/CN116033752A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11355642B2 (en) | Method for manufacturing semiconductor structure | |
US8853091B2 (en) | Method for manufacturing a semiconductor die with multiple depth shallow trench isolation | |
US6130168A (en) | Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process | |
CN112750752B (zh) | 深沟槽隔离结构的形成方法及半导体器件的形成方法 | |
KR100270464B1 (ko) | 함몰형 산화절연을 형성하는 방법 | |
US8669152B2 (en) | Methods of manufacturing semiconductor devices | |
EP0981158A2 (en) | Method of forming buried strap for trench capacitor | |
CN113013028A (zh) | 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法 | |
CN103811307B (zh) | 半导体器件及其形成方法 | |
US7595252B2 (en) | Method of manufacturing a semiconductor memory device | |
CN117476542A (zh) | 半导体结构及其制备方法 | |
CN116798863A (zh) | 半导体器件的制备方法 | |
US20050085048A1 (en) | Method of fabricating shallow trench isolation with improved smiling effect | |
US20230402288A1 (en) | Method of removing step height on gate structure | |
CN116033752A (zh) | 闪存存储器及其制造方法 | |
CN116075154A (zh) | 半导体器件的制造方法以及存储器的制造方法 | |
CN114864479A (zh) | 半导体器件及其制作方法 | |
CN116113240A (zh) | 闪存存储器及其制造方法 | |
US6197630B1 (en) | Method of fabricating a narrow bit line structure | |
US20050130376A1 (en) | Method for manufacturing flash device | |
CN113394100B (zh) | 半导体器件及其制造方法 | |
US7192883B2 (en) | Method of manufacturing semiconductor device | |
KR100912987B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
US7148133B1 (en) | Method of manufacturing flash memory device | |
US10141194B1 (en) | Manufacturing method of semiconductor structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |