JP3732381B2 - 浅いトレンチ分離構造の製造方法 - Google Patents

浅いトレンチ分離構造の製造方法 Download PDF

Info

Publication number
JP3732381B2
JP3732381B2 JP2000067224A JP2000067224A JP3732381B2 JP 3732381 B2 JP3732381 B2 JP 3732381B2 JP 2000067224 A JP2000067224 A JP 2000067224A JP 2000067224 A JP2000067224 A JP 2000067224A JP 3732381 B2 JP3732381 B2 JP 3732381B2
Authority
JP
Japan
Prior art keywords
film
hard material
material film
isolation structure
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000067224A
Other languages
English (en)
Other versions
JP2001267414A (ja
Inventor
兆爵 呉
聖▲ふん▼ 仇
家順 蕭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosel Vitelic Inc
Siemens AG
Promos Technologies Inc
Original Assignee
Mosel Vitelic Inc
Siemens AG
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosel Vitelic Inc, Siemens AG, Promos Technologies Inc filed Critical Mosel Vitelic Inc
Priority to JP2000067224A priority Critical patent/JP3732381B2/ja
Publication of JP2001267414A publication Critical patent/JP2001267414A/ja
Application granted granted Critical
Publication of JP3732381B2 publication Critical patent/JP3732381B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、半導体製造プロセスにかかる浅いトレンチ分離(shallow trench isolation = STI)構造の製造方法に関し、特に、浅いトレンチ分離構造をレベリング(STI leveling)するところの、材料膜表面をレベリングする半導体デバイス製造方法に関する。
【0002】
【従来の技術】
窒化シリコン膜は、半導体製造プロセスにおいて、その材料特性が酸化シリコンより硬く、シリコン材料とも異なるため、しばしばエッチングまたは化学機械研磨(chemical mechanical polish = CMP)のストップ膜(stop layer)として使用されており、とりわけ浅いトレンチ分離構造の製造プロセスによく使用されている。
【0003】
図1において、従来技術にかかる浅いトレンチ分離構造の製造プロセスは、一般的に窒化シリコン膜をハードマスク(hard mask)として、基板100上に浅いトレンチ102を形成してから、この浅いトレンチ102中に絶縁材料を充填するものであって、通常は、その絶縁材料を酸化物としていた。そして、窒化シリコン膜を研磨終点として、化学機械研磨により絶縁材料を研磨し、図1のような分離構造104を形成していた。
【0004】
【発明が解決しようとする課題】
窒化シリコン膜を用いて基板100をパターニングする時、絶縁材料をエッチングして浅いトレンチ102を形成する工程において、絶縁材料をエッチングするステップで絶縁材料を除去することができるが、窒化シリコン膜の表面も損傷を受け易く、窒化シリコン膜の厚さが非常に不均一なものになっていた。また、化学機械研磨で絶縁材料を研磨するステップでは、窒化シリコン膜の材質が酸化物膜よりも硬く、さらに化学機械研磨の研磨特性も加わるために、チップの中央部分および周辺部分で化学機械研磨より除去される厚さが異なるものとなり、窒化シリコン膜の不均一性が更に深刻なものとなっていた。最終的には、分離構造104と基板100との境目に凹所(recess)106が形成されて、基板100表面および分離構造104表面のステップ高(step height)hを発生させてしまい、浅いトレンチ分離構造の表面がレベリングされたものではなくなり、後に形成するデバイスのしきい値電圧(threshold voltage)に影響を与える、いわゆるキンク効果(kink effect)を引き起こすものとなっていた。
【0005】
そこで、この発明の目的は、浅いトレンチ分離構造のレベリング度を向上させて、レベリングされていない表面がしきい値電圧に与える影響を低減させる、浅いトレンチ分離構造の製造方法を提供することにある。
【0006】
【課題を解決するための手段】
上記課題を解決し、所望の目的を達成するために、この発明にかかる浅いトレンチ分離構造の製造方法は、以下のステップ:
(a)基板上にパッド酸化膜、第1硬質材料膜、エッチングストップ膜、第2硬質材料膜を順番に形成するステップと、
(b)前記第2硬質材料膜上にパターン化されたフォトレジストを形成して前記パターン化されたフォトレジストにより前記第2硬質材料膜、前記エッチングストップ膜、前記第1硬質材料膜、前記パッド酸化膜をパターニングするステップと
(c)少なくともトレンチを前記基板中に形成するステップと、
(d)前記第1硬質材料膜に対してプルバック工程を行うと同時に、前記第2硬質材料膜を除去するステップと、
(e)前記トレンチに絶縁材料を形成して前記エッチングストップ膜まで延伸させるステップと、
(f)前記第1硬質材料膜上の前記絶縁材料および前記エッチングストップ膜を除去するステップと、
(g)前記第1硬質材料膜ならびに前記パッド酸化膜を順番に除去するステップと
含むものである。
【0008】
【作用】
この発明は「サンドイッチ(sandwich)」構造、例えば第1窒化シリコン膜/酸化物膜/第2窒化シリコン膜構造を利用するものであり、基板上にハードマスク膜を形成して、このハードマスク膜を利用して基板をパターニングすることによりトレンチを形成するが、トレンチを形成する時に、最も上方にある第2窒化シリコン膜がエッチングにより損傷を受けて、窒化シリコン膜表面が不均一となるので、酸化物膜をエッチングストップ膜として、損傷を受けた第2窒化シリコン膜を除去するものである。エッチング工程を酸化物膜でストップするように制御してレベリングされていない第2窒化シリコン膜を除去するため、レベリングされた表面を提供することができ、後続する化学機械研磨工程においては、浅いトレンチ分離構造の均一度を改善することができる。
【0009】
【発明の実施の形態】
以下、この発明にかかる好適な実施例を図面に基づいて説明する。
【0010】
図2において、基板200上にパッド酸化膜(pad oxide)202を形成するが、基板200を例えば半導体シリコン基板とし、パッド酸化膜202を例えば熱酸化法により形成される厚さが約50〜100Åの酸化物膜とする。そして、パッド酸化膜202上に第1硬質材料膜204、例えば化学気相堆積法により窒化シリコン膜を形成して、ブランケット(blanket)式に第1硬質材料膜204を被覆するが、このパッド酸化膜202は、第1硬質材料膜204および基板200間の接着性(adhesion)を増大させるために用いられる。
【0011】
同じく図2において、次に、第1硬質材料膜204上にエッチングストップ膜206を形成してから、エッチングストップ膜206上に第2硬質材料膜208を形成するが、第2硬質材料膜208を例えば窒化シリコン膜とし、化学気相堆積によりブランケット式にエッチングストップ膜206上に形成する。そして、エッチングストップ膜206を第2硬質材料膜208のエッチング終点とするため、その材質を第2硬質材料膜208と異なるものとして、エッチングストップ膜206をエッチング終点として機能させる必要があるから、第2硬質材料膜208を窒化シリコン膜とする時には、エッチングストップ膜206を酸化シリコンとすることができる。
【0012】
図3において、第2硬質材料膜208上にフォトレジスト(図示せず)を塗布し、リソグラフィーおよびエッチングを用いてフォトレジストにより第2硬質材料膜208とエッチングストップ膜206と第1硬質材料膜204とをパターニングし、第2硬質材料膜208とエッチングストップ膜206と第1硬質材料膜204とを順番にエッチングして、予定開口(図示せず)を形成してから、フォトレジストを剥離除去する。なお、第2硬質材料膜208とエッチングストップ膜206と第1硬質材料膜204とをエッチングするステップは、例えばドライエッチング法により行い、第1硬質材料膜204および第2硬質材料膜208が窒化シリコンである時には、SF6とヘリウムガスと酸素ガスとを含む適切な混合ガスをエッチング剤とすることができる。エッチングストップ膜206およびパッド酸化膜202のエッチングは、CHF3と酸素ガスとアルゴンガスとを含むガス混合物をエッチング剤とする。
【0013】
次に、第2硬質材料膜208をハードマスク膜としてフォトレジストを用いて予定開口をパターニングした後、異方性エッチング(anisotropic etching)によるエッチングで基板200上にトレンチ210を形成すると、図3に示したものとなる。なお、基板200に対するエッチングは、例えば反応性イオンエッチング(RIE)により行い、塩素ガスとフッ素ガスとHBrと酸素ガスとの混合ガスをエッチング剤とするドライエッチングにより基板200をエッチングしてトレンチ210を形成することができる。
【0014】
しかしながら、基板200をエッチングする工程時に利用するプラズマエッチングによって第2硬質材料膜208が損傷され、その表面が不均一となるので、第2硬質材料膜208aが図3に示したようになり、後工程が順調に行える平坦な表面を提供することができなって、浅いトレンチ分離構造の完成時に表面がレベリングされていないのため、完成されたデバイスのしきい値電圧が変化し、デバイスの信頼性が降下することになる。そのため、この発明にかかる好適な実施例では、第2硬質材料膜208と第1硬質材料膜204との間にエッチングストップ膜206を形成し、エッチングストップ膜206を利用して、損傷を受けた第2硬質材料膜208aを除去し、エッチングストップ膜206によって図4のように均一な表面を有するチップを提供することができるようにする。なお、第2硬質材料膜208aを除去するエッチング剤は、比較的高いエッチング選択比を有するものとし、エッチング工程がエッチングストップ膜206aで停止し、エッチングストップ膜206aを露出させることが必要であり、エッチングストップ膜206が十分な厚さを備えて、エッチング剤によるオーバエッチングに対処できるものである必要がある。
【0015】
なお、第2硬質材料膜208aを除去するステップは、浅いトレンチ分離構造製造プロセスの「プルバック(pull back)」工程と併せて行うことができる。「プルバック」 工程とは半導体デザインルール(design rule)を考慮したものであって、トレンチ210の寸法がますます小さなものとなり、トレンチ210の開口が小さ過ぎて後続する絶縁材料の堆積が行い難くなるため、トレンチ210を完成した後で、トレンチ210の側壁部位にある第1硬質材料膜204aおよびエッチングストップ膜206aを部分的に除去して、図4の符号212が示すような第1硬質材料膜204aとエッチングストップ膜206aとを形成し、基板200より高い部分にあるトレンチ210開口を大きくさせるものである。「プルバック」工程を行う時、例えばHF―EG(フッ化水素酸+エチレングリコール)により第1硬質材料膜204aを部分的に除去する。第2硬質材料膜208を形成する際にその厚さを制御して、図3で除去した第2硬質材料膜208aおよび「プルバック」工程で除去した第1硬質材料膜204aの厚さをほぼ同じとし、同じエッチング剤で同時に行うことができるようにすることで、工程時間ならびにコストを低減させる。
【0016】
図5において、トレンチ210中に絶縁材料214を形成してエッチングストップ膜206aを被覆するが、例えばオゾンTEOSまたはCVD TEOSで厚い酸化物膜を堆積することができる。従来技術の化学気相堆積法(CVD)には、常圧化学気相堆積法(APCVD)と、低圧化学気相堆積法(LPCVD)と、プラズマ化学気相堆積法(PECVD)とがあるが、いずれも絶縁材料214の酸化物膜を形成することができる。次に、絶縁材料214をエッチバックして、例えば第1硬質材料膜204aを研磨終点として、化学機械研磨により第1硬質材料膜204a表面上の絶縁材料を除去し、図6に示す絶縁材料214aを形成する。化学機械研磨を行う前に、すでに厚さの不均一な第2硬質材料膜208aが除去されて、エッチングストップ膜206aにより均一な表面が提供されるため、後続する化学機械研磨を行う際に、厚さが極めて不均一となる現象を改善することができる。そして、絶縁材料214aおよびパッド酸化膜202を除去するが、絶縁材料214aを例えば熱リン酸により除去し、パッド酸化膜202を例えばフッ化水素酸により除去する。
【0017】
この発明の好適な実施例は、化学機械研磨を行う前に、エッチングストップ膜をエッチング終点として利用して厚さが不均一である硬質材料膜を除去し、後工程のためにより良い均一度を有する表面を提供できるので、浅いトレンチ分離構造表面のレベリング度を向上させ、しきい値電圧の変化がデバイスに与える影響を低減させることができる。
【0018】
また、この発明にかかる好適な実施例を上述した浅いトレンチ分離構造製造プロセスにより開示したが、もとより、この発明を限定するためのものではない。この発明にかかる好適な実施例が提供する「第1硬質材料膜/エッチングストップ膜/第2硬質材料膜」構造は、エッチングにより表面が均一でなくなる半導体製造プロセスに応用できるばかりではなく、化学機械研磨により表面均一性が悪くなる製造プロセスにも使用することができる。
【0019】
図7において、基板300上に順番に第1硬質材料膜302とエッチングストップ膜304と第2硬質材料膜306とを形成し、エッチングストップ膜304が第1硬質材料膜302と第2硬質材料膜306との間となるように形成する。次に、製造プロセスの必要に応じてエッチングまたは化学機械研磨、例えば平坦化またはエッチバックなどを行うが、第2硬質材料膜306a表面が、長時間のエッチングによって図8のように損傷を受けたり、または化学機械研磨によりチップ中央および周辺部分での厚さの差異が大き過ぎる状況になったりする。そこで、図9に示したように、エッチングストップ膜304をエッチング終点として表面の不均一な第2硬質材料膜306aを除去し、エッチングストップ膜304を露出させる。次に、図10に示したように、再び比較的高いエッチング選択比を有するエッチング剤を利用して、エッチングストップ膜304を除去し、第1硬質材料膜302を露出させるが、第1硬質材料膜302は除去しない。引き続き、後続する製造プロセスを継続するが、第1硬質材料膜302および第2硬質材料膜306を例えば窒化シリコンとし、エッチングストップ膜304を酸化物とすることができる。
【0020】
以上のごとく、この発明を好適な実施例により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【0021】
【発明の効果】
上記構成により、この発明にかかる浅いトレンチ分離構造の製造方法は、化学機械研磨を行う前に、エッチングストップ膜をエッチング終点として厚さが不均一である硬質材料膜を除去し、後工程のためにより良い均一度を有する表面を提供できるので、浅いトレンチ分離構造表面のレベリング度を向上させ、しきい値電圧の変化がデバイスに与える影響を低減させることができる。また、この発明にかかる好適な実施例が提供する「第1硬質材料膜/エッチングストップ膜/第2硬質材料膜」構造は、エッチングにより表面が均一でなくなる半導体製造プロセスに応用できるばかりではなく、化学機械研磨により表面均一性が悪くなる製造プロセスにも使用することができる。従って、産業上の利用価値が高い。
【図面の簡単な説明】
【図1】図1は、従来技術にかかる浅いトレンチ分離構造を示す断面図である。
【図2】図2は、この発明にかかる好適な実施例の浅いトレンチ分離構造の製造フローを示す要部断面図である。
【図3】図3は、この発明にかかる好適な実施例の浅いトレンチ分離構造の製造フローを示す要部断面図である。
【図4】図4は、この発明にかかる好適な実施例の浅いトレンチ分離構造の製造フローを示す要部断面図である。
【図5】図5は、この発明にかかる好適な実施例の浅いトレンチ分離構造の製造フローを示す要部断面図である。
【図6】図6は、この発明にかかる好適な実施例の浅いトレンチ分離構造の製造フローを示す要部断面図である。
【図7】図7は、この発明にかかる好適な実施例の材料膜表面をレベリングする半導体デバイス製造フローを示す要部断面図である。
【図8】図8は、この発明にかかる好適な実施例の材料膜表面をレベリングする半導体デバイス製造フローを示す要部断面図である。
【図9】図9は、この発明にかかる好適な実施例の材料膜表面をレベリングする半導体デバイス製造フローを示す要部断面図である。
【図10】図10は、この発明にかかる好適な実施例の材料膜表面をレベリングする半導体デバイス製造フローを示す要部断面図である。
【符号の説明】
200 基板
202 パッド酸化膜
204 第1硬質材料膜
204a 第1硬質材料膜
206 エッチングストップ膜
206a エッチングストップ膜
208 第2硬質材料膜
208a 第2硬質材料膜
210 トレンチ
214 絶縁材料
214a 絶縁材料
300 基板
302 第1硬質材料膜
304 エッチングストップ膜
306 第2硬質材料膜
307 第2硬質材料膜

Claims (9)

  1. 浅いトレンチ分離構造の製造方法であって、以下のステップ:
    (a)基板上にパッド酸化膜、第1硬質材料膜、エッチングストップ膜、第2硬質材料膜を順番に形成するステップと、
    (b)前記第2硬質材料膜上にパターン化されたフォトレジストを形成して前記パターン化されたフォトレジストにより前記第2硬質材料膜、前記エッチングストップ膜、前記第1硬質材料膜、前記パッド酸化膜をパターニングするステップと、
    (c)少なくともトレンチを前記基板中に形成するステップと、
    (d)前記第1硬質材料膜に対してプルバック工程を行うと同時に、前記第2硬質材料膜を除去するステップと、
    (e)前記トレンチに絶縁材料を形成して前記エッチングストップ膜まで延伸させるステップと、
    (f)前記第1硬質材料膜上の前記絶縁材料および前記エッチングストップ膜を除去するステップと、
    (g)前記第1硬質材料膜ならびに前記パッド酸化膜を順番に除去するステップと
    を含む浅いトレンチ分離構造の製造方法。
  2. 前記第1硬質材料膜が窒化シリコン膜を含むものである請求項1記載のトレンチ分離構造の製造方法。
  3. 前記第2硬質材料膜が窒化シリコン膜を含むものである請求項1記載のトレンチ分離構造の製造方法。
  4. 前記エッチングストップ膜が酸化物膜を含むものである請求項1記載のトレンチ分離構造の製造方法。
  5. 上記エッチングストップ膜の厚さが、十分な厚さを備えたものであり、上記プルバック工程のエッチング剤で上記第2硬質材料膜を除去できるが、上記エッチングストップ膜は除去しないものである請求項1記載のトレンチ分離構造の製造方法。
  6. 上記プルバック工程が、HF−EGにより行われるものを含むものである請求項1記載のトレンチ分離構造の製造方法。
  7. 上記第1硬質材料膜上の上記絶縁材料および上記エッチングストップ膜の除去が、化学機械研磨を含むのである請求項1記載のトレンチ分離構造の製造方法。
  8. 上記第1硬質材料膜の除去が、熱リン酸による除去を含むものである請求項1記載のトレンチ分離構造の製造方法。
  9. 上記パッド酸化膜の除去が、フッ化水素酸による除去を含むものである請求項1記載のトレンチ分離構造の製造方法。
JP2000067224A 2000-03-10 2000-03-10 浅いトレンチ分離構造の製造方法 Expired - Fee Related JP3732381B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000067224A JP3732381B2 (ja) 2000-03-10 2000-03-10 浅いトレンチ分離構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000067224A JP3732381B2 (ja) 2000-03-10 2000-03-10 浅いトレンチ分離構造の製造方法

Publications (2)

Publication Number Publication Date
JP2001267414A JP2001267414A (ja) 2001-09-28
JP3732381B2 true JP3732381B2 (ja) 2006-01-05

Family

ID=18586454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000067224A Expired - Fee Related JP3732381B2 (ja) 2000-03-10 2000-03-10 浅いトレンチ分離構造の製造方法

Country Status (1)

Country Link
JP (1) JP3732381B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2806834B1 (fr) * 2000-03-24 2003-09-12 St Microelectronics Sa Procede de formation de zone isolante
JP5401818B2 (ja) * 2008-03-25 2014-01-29 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2001267414A (ja) 2001-09-28

Similar Documents

Publication Publication Date Title
KR100480897B1 (ko) 반도체소자의 소자분리막 형성방법
US6303413B1 (en) Method of forming a shallow and deep trench isolation (SDTI) suitable for silicon on insulator (SOI) substrates
JP4476196B2 (ja) 半導体装置の製造方法
US6207534B1 (en) Method to form narrow and wide shallow trench isolations with different trench depths to eliminate isolation oxide dishing
JP2531492B2 (ja) 応力緩和形状のトレンチ隅部をsoiウエハ内に形成する方法
US6159822A (en) Self-planarized shallow trench isolation
US5811345A (en) Planarization of shallow- trench- isolation without chemical mechanical polishing
US6197691B1 (en) Shallow trench isolation process
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
TWI251876B (en) Method of pull back for forming shallow trench isolation
JPH11340317A (ja) 分離構造形成方法
US5683945A (en) Uniform trench fill recess by means of isotropic etching
US6664190B2 (en) Pre STI-CMP planarization scheme
US6503848B1 (en) Method of forming a smooth polysilicon surface using a soft etch to enlarge the photo lithography window
JP3732381B2 (ja) 浅いトレンチ分離構造の製造方法
CN111415900B (zh) 多晶硅刻蚀方法
US6309947B1 (en) Method of manufacturing a semiconductor device with improved isolation region to active region topography
US6905943B2 (en) Forming a trench to define one or more isolation regions in a semiconductor structure
US20020076653A1 (en) Novel method to planarize semiconductor surface
JP2002184856A (ja) 半導体素子の分離方法
US6972242B2 (en) Methods to fabricate semiconductor devices
CN107221511B (zh) 沟槽隔离结构的制造方法
KR20040087457A (ko) 반도체소자의 소자분리막 형성방법
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR100451519B1 (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051012

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees