JP2007059531A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007059531A
JP2007059531A JP2005241248A JP2005241248A JP2007059531A JP 2007059531 A JP2007059531 A JP 2007059531A JP 2005241248 A JP2005241248 A JP 2005241248A JP 2005241248 A JP2005241248 A JP 2005241248A JP 2007059531 A JP2007059531 A JP 2007059531A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
etching
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005241248A
Other languages
English (en)
Other versions
JP4476196B2 (ja
Inventor
Rintarou Suzuki
隣太郎 鈴木
Hiroshi Morioka
博 森岡
Masanori Terahara
政徳 寺原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005241248A priority Critical patent/JP4476196B2/ja
Priority to TW094141471A priority patent/TWI282145B/zh
Priority to US11/287,340 priority patent/US7601576B2/en
Priority to CNB2005101338497A priority patent/CN100495681C/zh
Publication of JP2007059531A publication Critical patent/JP2007059531A/ja
Application granted granted Critical
Publication of JP4476196B2 publication Critical patent/JP4476196B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】活性領域の端部周辺における素子分離領域の形状不良の発生を確実に抑制しうる半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０上に、シリコン酸化膜１２と、シリコン酸化膜１２の幅よりも狭い幅を有するシリコン窒化膜１４とを有するハードマスク２０を形成する工程と、ハードマスク２０をマスクとしてシリコン基板１０をエッチングすることにより、シリコン基板１０に、活性領域２４を画定するトレンチ２６を形成する工程と、トレンチ２６が形成されたシリコン基板１０上に、シリコン酸化膜２８を形成する工程とを有している。
【選択図】 図２

Description

本発明は、半導体装置の製造方法に係り、特に、素子分離領域を形成する工程を有する半導体装置の製造方法に関する。
シリコン基板に、活性領域を画定する素子分離領域を形成する方法としては、ＳＴＩ（Shallow Trench Isolation）法が知られている。
従来のＳＴＩ法による素子分離領域の形成方法について図９及び図１０を用いて説明する。図９及び図１０は従来のＳＴＩ法による素子分離領域の形成方法を示す工程断面図である。
まず、シリコン基板１００上に例えば熱酸化法によりパッド酸化膜としてシリコン酸化膜１０２を形成した後、シリコン酸化膜１０２上に、例えばＣＶＤ法によりシリコン窒化膜１０４を堆積する。
次いで、フォトリソグラフィー及びドライエッチングにより、シリコン窒化膜１０４及びシリコン酸化膜１０２をパターニングする（図９（ａ））。
次いで、シリコン窒化膜１０４をマスクとして、例えばＲＩＥ法により、シリコン基板１００をエッチングする。これにより、シリコン基板１００に、素子分離用のトレンチ１０６を形成する（図９（ｂ））。
次いで、トレンチ１０６が形成されたシリコン基板１００の全面に、例えばＣＶＤ法によりシリコン酸化膜１０８を堆積する。次いで、例えばＣＭＰ法により、シリコン窒化膜１０４をストッパとしてシリコン窒化膜１０４の表面が露出するまでシリコン酸化膜１０８を研磨し、シリコン窒化膜１０４上のシリコン酸化膜１０８を除去する（図９（ｃ））。
次いで、例えば熱リン酸を用いたウェットエッチングにより、シリコン窒化膜１０４を除去する（図１０（ａ））。
こうして、トレンチ１０６にシリコン酸化膜１０８が埋め込まれてなる素子分離領域１１０が形成される。素子分離領域１１０により、活性領域１１２が画定される。
この後、シリコン基板１００内にウェル、チャネルを形成するためのイオン注入が行われる。そして、イオン注入の後処理等としてウェットエッチングが行われる。このウェットエッチングにより、活性領域１１２のシリコン基板１００上のシリコン酸化膜、及びシリコン酸化膜１０８の上層部分が除去され、基板表面が平坦化される（図１０（ｂ））。
次いで、素子分離領域１１０が形成されたシリコン基板１００上に、例えば熱酸化法により、シリコン酸化膜よりなるゲート絶縁膜１１４を形成する。
次いで、ゲート絶縁膜１１４上に例えばＣＶＤ法によりポリシリコン膜を堆積した後、フォトリソグラフィー及びドライエッチングにより、このポリシリコン膜をパターニングする。これにより、活性領域１１２と素子分離領域１１０とにわたって延在し、ポリシリコン膜よりなるゲート電極１１６を形成する（図１０（ｃ））。
しかしながら、上記図９及び図１０に示す従来のＳＴＩ法では、以下に述べる不都合が存在していた。
上述のように、イオン注入の後処理等として行われるウェットエッチングにより、シリコン酸化膜１０８の上層部分が除去され、基板表面の平坦化が行われる。ウェットエッチングにおいて、シリコン酸化膜１０８の上層部分は、等方的にエッチングされる。このため、図１０（ｂ）に示すように、活性領域１１２の端部周辺の素子分離領域１１０におけるシリコン酸化膜１０８に凹部１１８が形成される。
この結果、その後のゲート電極１１６を形成する工程では、図１０（ｃ）に示すように、ゲート電極１１６が凹部１１８に埋め込まれる。ゲート電極１１６の凹部１１２に埋め込まれた部分は、電界集中によるリーク電流の原因となる。また、ゲート電極１１６の凹部１１８に埋め込まれた部分はパターニングが不完全となり易く、ゲート電極１１６間のショートの原因ともなる。
このような活性領域の端部周辺における素子分離領域の形状不良の発生を抑制する技術としては、例えば特許文献１に開示された技術がある。
特許文献１に開示された技術では、図９及び図１０に示すＳＴＩ法において、トレンチ１０６を形成する工程の後、シリコン酸化膜１０８を形成する工程の前に、シリコン窒化膜１０４を等方的にエッチングしてシリコン窒化膜１０４を縮小する。シリコン窒化膜１０４を縮小することにより、シリコン窒化膜１０４の周縁部をシリコン酸化膜１０２の周縁部から後退させる。これにより、特許文献１に開示された技術では、シリコン酸化膜１０８が活性領域１１２の周縁部上に迫り出すように形成される。この結果、活性領域１１２の端部周辺の素子分離領域１１０におけるシリコン酸化膜１０８が過剰なエッチングから保護される。
特開平１１−１４５２７５号公報
特許文献１に開示された技術では、素子分離用のトレンチをシリコン基板に形成した後に、ドライエッチング又はウェットエッチングによりシリコン窒化膜を縮小する工程が行われる。このため、シリコン窒化膜を縮小するためのドライエッチング又はウェットエッチングは、トレンチの側壁が露出している状態で行われる。トレンチの側壁が露出した状態でエッチングを行うために、特許文献１に開示された技術には、以下に述べる難点があると考えられる。
まず、ドライエッチングによりシリコン窒化膜を縮小する場合、エッチングガスとしては、一般的にフルオロカーボン系ガスを含むものが用いられる。このようなエッチングガスにより生じるフッ素ラジカルは、シリコン窒化膜をエッチングするのみならず、トレンチの側壁に露出するシリコン基板にまでダメージを与え、結晶欠陥を引き起こす原因となると考えられる。
他方、ウェットエッチングによりシリコン窒化膜を縮小する場合、エッチング液としては、一般的に熱リン酸が用いられる。しかしながら、シリコン窒化膜中のシリコンの含有率は変動し易いため、エッチング処理の間にシリコン窒化膜のエッチングレートは大きく変動することとなる。したがって、ウェットエッチングを用いたのでは、シリコン窒化膜を縮小する量を制御することは困難であり、活性領域の端部周辺における素子分離領域に形状不良が発生するのを十分に抑制することは困難であると考えられる。加えて、熱リン酸によるエッチングは、シリコン窒化膜とシリコン層との選択比が小さい。したがって、この場合においても、トレンチの側壁がエッチングされ、側壁表面が粗くなったり、結晶欠陥が発生したりする等の不都合が生じる虞があると考えられる。
本発明の目的は、活性領域の端部周辺における素子分離領域の形状不良の発生を確実に抑制しうる半導体装置の製造方法を提供することにある。
本発明の一観点によれば、半導体基板上に、前記半導体基板とはエッチング特性の異なる第１の絶縁膜と、前記第１の絶縁膜の幅よりも狭い幅を有し、前記第１の絶縁膜とはエッチング特性の異なる第２の絶縁膜とを有するマスク膜を形成する工程と、前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記半導体基板に、活性領域を画定する素子分離溝を形成する工程と、前記素子分離溝が形成された前記半導体基板上に、第３の絶縁膜を形成する工程と、前記第２の絶縁膜上の前記第３の絶縁膜を除去することにより、前記素子分離溝に埋め込まれ、前記活性領域の周縁部上に張り出した張り出し部を有する素子分離膜を形成する工程とを有する半導体装置の製造方法が提供される。
本発明によれば、半導体基板上に、半導体基板とはエッチング特性の異なる第１の絶縁膜と、第１の絶縁膜の幅よりも狭い幅を有し、第１の絶縁膜とはエッチング特性の異なる第２の絶縁膜とを有するマスク膜を形成し、マスク膜をマスクとして半導体基板をエッチングすることにより、半導体基板に、活性領域を画定する素子分離溝を形成し、素子分離溝が形成された半導体基板上に、第３の絶縁膜を形成し、第２の絶縁膜上の第３の絶縁膜を除去することにより、素子分離溝に埋め込まれ、活性領域の周縁部上に張り出した張り出し部を有する素子分離膜を形成するので、素子分離膜の張り出し部により活性領域の端部周辺の素子分離領域を保護し、活性領域の端部周辺における素子分離領域の形状不良の発生を確実に抑制することができる。
［第１実施形態］
本発明の第１実施形態による半導体装置の製造方法について図１乃至図４を用いて説明する。図１乃至図４は本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、シリコン基板１０の表面に、例えば熱酸化法により、パッド酸化膜として、例えば膜厚１０ｎｍのシリコン酸化膜１２を形成する。
次いで、シリコン酸化膜１２上に、例えば減圧ＣＶＤ法により、例えば膜厚１００ｎｍのシリコン窒化膜１４を堆積する。
次いで、シリコン窒化膜１４上に、反射防止膜（ＢＡＲＣ）１６を形成する（図１（ａ））。
次いで、フォトリソグラフィーにより、反射防止膜１６上に、素子分離領域の形成予定領域を露出するフォトレジスト膜１８を形成する（図１（ｂ））。フォトレジスト膜１８は、活性領域の形成予定領域の幅よりも狭い幅で、活性領域の形成予定領域を覆うように形成する。
次いで、フォトレジスト膜１８をマスクとして、ドライエッチングにより、反射防止膜１６、シリコン窒化膜１４、及びシリコン酸化膜１２を順次エッチングする。これにより、シリコン酸化膜１２とシリコン窒化膜１４とを有するハードマスク２０を形成する。ハードマスク２０は、後述するように、トレンチエッチングのマスクとして用いられる。この際、エッチング条件として、シリコン窒化膜１４の側壁部分に反応生成物２２が堆積する条件を用いる。これにより、ハードマスク２０において、シリコン酸化膜１２は、活性領域の幅を決定する幅にパターニングされる。他方、シリコン窒化膜１４は、シリコン酸化膜１２の幅よりも狭い幅にパターニングされる（図１（ｃ））。
以下に、本実施形態による半導体装置の製造方法の主たる特徴の一つであるハードマスク２０を形成するエッチングプロセスのエッチング条件について詳述する。
ハードマスク２０を形成するエッチングは、シリコン窒化膜１４のシリコン酸化膜１２に対するエッチング選択比が高くなる条件で行う。また、エッチングガスとして、フルオロカーボン系ガスを含むエッチングガスを用いる。フルオロカーボン系ガスとしては、通常の半導体プロセスに使用されているＣＨａＦｂ、ＣｘＦｙ、より具体的には、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ３Ｆ６、Ｃ４Ｆ８、Ｃ４Ｆ６、Ｃ５Ｆ８等を適用することができる。
ハードマスク２０を形成するエッチングプロセスは、シリコン酸化膜１２に達するまで反射防止膜１６及びシリコン窒化膜１４をエッチングするメインエッチングと、その後にシリコン酸化膜１２をエッチングするオーバーエッチングとに分けられる。
まず、メインエッチングとして、フォトレジスト膜１８をマスクとして、反射防止膜１６及びシリコン窒化膜１４を順次ドライエッチングする。
メインエッチングの条件としては、例えば、ＩＣＰ（誘導結合プラズマ）エッチング装置を用い、チャンバ内圧力を９０ｍＴｏｒｒ、ＩＣＰコイルのパワーを８００Ｗ、ＲＦバイアスのピーク電圧を４００Ｖ、エッチングガスをＣＨＦ３／Ｏ２／Ａｒ、ＣＨＦ３／Ｏ２／Ａｒ流量を３０／２／２００ｓｃｃｍとする。
メインエッチングにおいて、シリコン窒化膜１４がエッチングされシリコン酸化膜１２が露出すると、シリコン窒化膜１４の側壁部分に反応生成物２２が急激に堆積する。反応生成物２２は、フルオロカーボン系ガスが反応することにより生ずるフルオロカーボン系ポリマーよりなるものである。
ここで、シリコン窒化膜１４のシリコン酸化膜１２に対するエッチング選択比が低いと、反応生成物２２の堆積量を制御することが困難となる。したがって、上述のように、シリコン窒化膜１４のシリコン酸化膜１２に対するエッチング選択比が高くなる条件で、メインエッチングにおいて、シリコン窒化膜１４をエッチングする。
例えば、エッチング装置のチャンバ内圧力が４０ｍＴｏｒｒの場合、シリコン窒化膜１４のシリコン酸化膜１２に対するエッチング選択比が低下する場合がある。したがって、メインエッチングにおけるチャンバ内圧力は、例えば４０ｍＴｏｒｒ以上であることが望ましい。なお、チャンバ内圧力が例えば２００ｍＴｏｒｒ以上となると、エッチングにより形成されるパターンの疎密差が大きくなり、微細パターンを形成するには不適な場合がある。したがって、メインエッチングにおけるチャンバ内圧力は、例えば２００ｍＴｏｒｒ以下であることが望ましい。
また、メインエッチングにおいて、フルオロカーボン系ガスを含むエッチングガスには、酸素ガスを添加する。酸素ガスを添加することで、エッチングの際に酸素ラジカルが発生する。酸素ラジカルは、フルオロカーボン系ポリマーをエッチングする性質を有している。したがって、メインエッチングにおいて、エッチングガスに添加する酸素ガスの流量、フルオロカーボン系ガスと酸素ガスとの流量比を制御することにより、反応生成物２２の堆積量を制御することができる。
なお、エッチングガスは、フルオロカーボン系ガス、酸素ガスのほか、アルゴンガス、ヘリウムガス、キセノンガス等の不活性ガスを適宜含むものとする。
シリコン窒化膜１４がエッチングされるとともにその側壁部分に反応生成物２２が堆積した後、引き続き、オーバーエッチングとして、フォトレジスト膜１８及びシリコン窒化膜１４をマスクとしてシリコン酸化膜１２をドライエッチングする。このオーバーエッチングは、シリコン窒化膜１４をエッチングするメインエッチングと同一のエッチング装置の同一チャンバ内で、メインエッチングと一括して行う。これにより、ハードマスク２０を形成するのに要する時間を短縮するとともに、製造プロセスの低コスト化を図ることができる。
オーバーエッチングの条件としては、例えば、ＩＣＰエッチング装置を用い、チャンバ内圧力を４ｍＴｏｒｒ、ＩＣＰコイルのパワーを８００Ｗ、ＲＦバイアスのピーク電圧を４１０Ｖ、エッチングガスをＣＦ４／ＣＨ２Ｆ２／Ｈｅ、ＣＦ４／ＣＨ２Ｆ２／Ｈｅ流量を１０／４０／２００ｓｃｃｍとする。
オーバーエッチングにおいては、シリコン窒化膜１４の側壁部分に反応生成物２２が堆積している。この反応生成物２２がマスクとなり、反応生成物２２下のシリコン酸化膜１２はエッチングされてない。すなわち、オーバーエッチングにおいては、シリコン窒化膜１４によりシリコン窒化膜１４下のシリコン酸化膜１２がエッチングからマスクされるとともに、反応生成物２２下のシリコン酸化膜１２もまたエッチングからマスクされる。この結果、シリコン酸化膜１２は、シリコン窒化膜１４の幅よりも広い幅にパターニングされる。
このように、本実施形態による半導体装置の製造方法は、トレンチエッチングのマスクとして、活性領域の幅を決定する幅にパターニングされたシリコン酸化膜１２と、シリコン酸化膜１２の幅よりも狭い幅にパターニングされたシリコン窒化膜１４とを有するハードマスク２０を形成することに主たる特徴の一つがある。
このようなハードマスク２０において、同じ側におけるシリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１は、反応生成物２２の堆積量を制御することにより、所定の値に設定することができる。間隔ｄ１の設定については後述する。
こうして、シリコン基板１０上に、活性領域の幅を決定する幅にパターニングされたシリコン酸化膜１２と、シリコン酸化膜１２の幅よりも狭い幅にパターニングされたシリコン窒化膜１４とを有するハードマスク２０が形成され、素子分離領域の形成予定領域におけるシリコン基板１０の表面が露出する。シリコン窒化膜１４の側壁部分には、反応生成物２２が堆積している。
次いで、例えばＨＦ（フッ酸）及びＳＰＭ（硫酸過水）を用いたウェット洗浄により、シリコン窒化膜１４上に残存しているフォトレジスト膜１８、反射防止膜１６、及びシリコン窒化膜１４の側壁部分に堆積している反応生成物を除去する（図２（ａ））。なお、フォトレジスト膜１８、反射防止膜１６、及び反応生成物２２は、例えばＨＦ及びＡＰＭ（アンモニア過水）を用いたウェット洗浄により除去してもよい。また、例えば酸素プラズマを用いたアッシングにより、フォトレジスト膜１８、反射防止膜１６、及び反応生成物２２を除去してもよい。
ハードマスク２０をマスクとするトレンチエッチングに先立ち、シリコン窒化膜１４の側壁部分に堆積している反応生成物２２を除去するのは次のような理由による。すなわち、フルオロカーボン系ポリマーよりなる反応生成物２２は、高い吸湿性を有している。このため、反応生成物２２を除去せずにハードマスク２０をマスクとしてトレンチエッチングを行うと、水分等の影響によりトレンチの加工形状が著しく不安定になり、トレンチエッチングの再現性が低下してしまうためである。
次いで、シリコン酸化膜１２とシリコン窒化膜１４とを有するハードマスク２０をマスクとして、シリコン基板１０をドライエッチングする。これにより、シリコン基板１０に、活性領域２４を画定する素子分離用のトレンチ２６を形成する（図２（ｂ））。このとき、活性領域２４の幅は、ハードマスク２０のシリコン酸化膜１２の幅により決定される。
なお、ハードマスク２０の形成後に露出したシリコン基板１０の表面には、自然酸化膜が形成されることがある。この場合には、シリコン基板１０にトレンチ２６を形成するためのメインエッチングに先立ち、自然酸化膜を除去するためのエッチングを行う。自然酸化膜を除去するためのエッチングの条件としては、例えば、ＩＣＰエッチング装置を用い、チャンバ内圧力を５ｍＴｏｒｒ、ＩＣＰコイルのパワーを２００Ｗ、ＲＦバイアスのピーク電圧を４００Ｖ、エッチングガスをＣＦ４、ＣＦ４流量を１００ｓｃｃｍとする。
シリコン基板１０にトレンチ２６を形成するためのメインエッチングは、シリコン窒化膜１４及びシリコン酸化膜１２に対するシリコン基板１０のエッチング選択比が高くなるエッチング条件で行う。例えば、エッチングガスとして、臭化水素（ＨＢｒ）ガス、塩素（Ｃｌ２）ガス、塩化水素（ＨＣｌ）ガス、及びヨウ化水素（ＨＩ）ガスのうちの少なくとも１種以上のガスと、酸素ガスとを含む混合ガスを用いる。エッチングガスに酸素ガスが添加されていることで、シリコン窒化膜１４及びシリコン酸化膜１２に対するシリコン基板１０のエッチング選択比を高くすることができる。これにより、メインエッチングにおいて、シリコン酸化膜１２の周縁部がエッチングされて後退するのを抑制し、ハードマスク２０におけるシリコン酸化膜１２の幅とシリコン窒化膜１４の幅との差が変動するのを抑制することができる。
例えば、反応生成物２２が堆積していた部分のシリコン酸化膜１２の膜厚が１０ｎｍの場合、深さ３００ｎｍのトレンチ２６を形成するためには、シリコン基板１０のシリコン酸化膜１２に対するエッチング選択比が３０以上になるようにエッチング条件を設定する。なお、トレンチ２６を形成するためのメインエッチングの前に自然酸化膜を除去するためのエッチングを行う場合には、自然酸化膜を除去するエッチングにより除去されるシリコン酸化膜１２の量を考慮した実効的なエッチング選択比が３０以上になるようにエッチング条件を設定する。
具体的なメインエッチングの条件としては、例えば、ＩＣＰエッチング装置を用い、チャンバ内圧力を４０ｍＴｏｒｒ、ＩＣＰコイルのパワーを１０００Ｗ、ＲＦバイアスのピーク電圧を４００Ｖ、エッチングガスをＨＢｒ／Ｏ２、ＨＢｒ／Ｏ２流量を４５０／１３ｓｃｃｍとする。この場合、シリコン基板１０のシリコン酸化膜１２に対するエッチング選択比として、シリコン酸化膜１２の肩部で３０以上、平坦な領域で５０以上の選択比が得られることが実験的に確認されている。
なお、ハードマスク２０のシリコン酸化膜１２の膜厚は、例えば５ｎｍ以上に設定することが望ましい。これは、シリコン酸化膜１２の膜厚が例えば５ｎｍよりも小さいと、シリコン酸化膜１２がトレンチエッチングのマスクとして十分に機能することができないためである。さらに、シリコン酸化膜１２の膜厚は、シリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１以下に設定することが望ましい。この点については後述する。
次いで、トレンチ２６が形成されたシリコン基板１０を熱酸化し、トレンチ２６の内壁及び底面に、例えば膜厚２０ｎｍのシリコン酸化膜（図示せず）を形成する。
次いで、トレンチ２６が形成されたシリコン基板１０の全面に、例えば高密度プラズマＣＶＤ法により、例えば膜厚５００ｎｍのシリコン酸化膜２８を堆積する。これにより、トレンチ２６内は、シリコン酸化膜２８により埋め込まれる（図２（ｃ））。
次いで、例えばＣＭＰ法により、シリコン窒化膜１４をストッパとしてシリコン窒化膜１４の表面が露出するまでシリコン酸化膜２８を研磨し、シリコン窒化膜１４上のシリコン酸化膜２８を除去する（図３（ａ））。
本実施形態による半導体装置の製造方法では、トレンチエッチングに用いたハードマスク２０において、シリコン窒化膜１４の幅が、シリコン酸化膜１２の幅よりも狭くなっている。このため、シリコン酸化膜２８は、シリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１に相当する長さの分だけ活性領域２４の周縁部上に張り出した張り出し部２８ａを有している。
次いで、シリコン酸化膜２８をエッチングすることにより、シリコン酸化膜２８の上層部分を一部除去する（図３（ｂ））。これにより、シリコン酸化膜２８の表面を、シリコン窒化膜１４の表面と活性領域２４のシリコン基板１０の表面との間の高さまで低くする。
なお、この後、シリコン窒化膜１４を除去する工程後、後述のゲート絶縁膜３２を形成する工程前に、イオン注入の後処理等として一連のウェットエッチングが行われる。この一連のウェットエッチングにより、トレンチ２６が形成された領域におけるシリコン酸化膜２８は、厚さｄ２の分だけ上層部分が更に除去される。また、活性領域２４のシリコン基板１０の周縁部上では、一連のウェットエッチングにより、厚さｄ２のシリコン酸化膜（シリコン酸化膜１２の残存部分及びシリコン酸化膜２８の張り出し部２８ａ）が除去され、シリコン基板１０の表面が露出する。
このように厚さｄ２の分だけシリコン酸化膜が除去されることにより、活性領域１０のシリコン基板１０の表面とシリコン酸化膜２８の表面との間に段差がほぼなくなるように、基板表面が平坦化される。そこで、この厚さｄ２を予め見積もっておき、図３（ｂ）に示すシリコン酸化膜２８のエッチングでは、図示するように、厚さｄ２の分のシリコン酸化膜が残るように、シリコン酸化膜２８の上層部分を一部除去する。すなわち、図３（ｂ）に示すシリコン酸化膜２８のエッチングでは、活性領域１０のシリコン基板１０の表面からシリコン酸化膜２８の表面までの高さが、一連のウェットエッチングにより除去されるシリコン酸化膜の厚さに相当するまで、シリコン酸化膜２８の上層部分を一部除去する。
次いで、例えば熱リン酸を用いたウェットエッチングにより、シリコン窒化膜１４を除去する（図３（ｃ））。
シリコン窒化膜１４を除去した後、フッ酸等を用いたウェットエッチングによりシリコン酸化膜１２の露出した部分を除去し、活性領域２４のシリコン基板１０の表面を露出する。このウェットエッチングの際、シリコン酸化膜２８はエッチングされて膜減りする。
次いで、シリコン基板１０上に犠牲酸化膜（図示せず）を形成した後、シリコン基板１０内にウェル、チャネルを形成するためのイオン注入を適宜行う。
次いで、フッ酸等を用いたウェットエッチングにより犠牲酸化膜を除去し、活性領域２４のシリコン基板１０の表面を露出する。このウェットエッチングの際、シリコン酸化膜２８はエッチングされて膜減りする。
上述したシリコン窒化膜１４を除去する工程後、ゲート絶縁膜３２を形成する工程前の一連のウェットエッチングにより、活性領域２４のシリコン基板１０上のシリコン酸化膜、及びシリコン酸化膜２８の上層部分が除去される。これにより、シリコン酸化膜２８の表面の高さが、活性領域のシリコン基板１０表面の高さとほぼ等しくなるように、基板表面が平坦化される（図４（ａ））。こうして、ＳＴＩ法により、シリコン基板１０に、シリコン酸化膜２８よりなる素子分離膜が埋め込まれてなる素子分離領域３０が形成される。
一連のウェットエッチングにおいて、シリコン酸化膜２８の上層部分は、等方的にエッチングされる。本実施形態による半導体装置の製造方法において、シリコン酸化膜２８は、ハードマスク２０におけるシリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１に相当する長さの分だけ活性領域２４の周縁部上に張り出した張り出し部２８ａを有している。このシリコン酸化膜２８の張り出し部２８ａにより、シリコン酸化膜２８の等方的なエッチングが、活性領域２４の端部周辺のシリコン酸化膜２８に凹部が形成されるまで進行するのを抑制することができる。こうして、活性領域２４の端部周辺の素子分離領域３０を保護しつつ、素子分離領域３０が形成されたシリコン基板１０の表面を平坦化することができる。
ここで、シリコン酸化膜２８の張り出し部２８ａは、シリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１に相当する長さの分だけ活性領域２４の周縁部上に張り出している。したがって、ハードマスク２０を形成する際には、シリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１を、一連のウェットエッチングにより除去されるシリコン酸化膜２８の厚さｄ２と同等に設定する。例えば厚さｄ２が１５〜２０ｎｍの場合、間隔ｄ１も１５〜２０ｎｍに設定する。間隔ｄ１は、ハードマスク２０を形成するためのエッチングにおいてシリコン窒化膜１４の側壁部分に堆積する反応生成物２２の堆積量を制御することにより、厚さｄ２と同等に設定することができる。こうして、シリコン酸化膜２８の張り出し部２８ａが活性領域２４の周縁部上に張り出す長さを制御することにより、活性領域２４の端部周辺のシリコン酸化膜２８に凹部が形成されるのを確実に抑制することができる。したがって、トレンチ２６の側壁部分が露出するのを確実に抑制することができる。
なお、シリコン酸化膜１２の膜厚が、シリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１よりも大きいと、シリコン酸化膜２８の張り出し部２８ａにより活性領域２４の端部周辺の素子分離領域３０を十分に保護することが困難となる。したがって、シリコン酸化膜１２の膜厚は、シリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１以下に設定することが望ましい。
また、特許文献１に記載された技術とは異なり、本実施形態による半導体装置の製造方法では、トレンチ２６を形成する工程よりも前に、シリコン酸化膜１２の幅よりも狭い幅にパターニングされたシリコン窒化膜１４を形成している。したがって、本実施形態による半導体装置の製造方法によれば、特許文献１に記載された技術のようにプラズマ処理やウェットエッチングによりトレンチ２６の側壁及び底面がダメージを受けることもない。
次いで、素子分離領域３０が形成されたシリコン基板１０上に、例えば熱酸化法により、例えば膜厚５ｎｍのシリコン酸化膜よりなるゲート絶縁膜３２を形成する。
次いで、ゲート絶縁膜３２上に、例えばＣＶＤ法により、例えば膜厚１００ｎｍのポリシリコン膜を堆積する。
次いで、フォトリソグラフィー及びドライエッチングにより、このポリシリコン膜をパターニングする。これにより、活性領域２４と素子分離領域３０とにわたって延在し、ポリシリコン膜よりなるゲート電極３４を形成する（図４（ｂ））。
本実施形態による半導体装置の製造方法では、活性領域２４の端部周辺のシリコン酸化膜２８に凹部が形成されるのが抑制されている。したがって、活性領域２４の端部におけるゲートリーク電流の発生を抑制するとともに、ゲート電極３４間のショートを抑制することができる。
この後、ソース／ドレイン領域、層間絶縁膜、プラグ、配線層等を適宜形成し、半導体装置を完成する。
このように、本実施形態によれば、トレンチ２６を形成するためのエッチングのマスクとして、活性領域２４の幅を決定する幅にパターニングされたシリコン酸化膜１２と、シリコン酸化膜１２の幅よりも狭い幅にパターニングされたシリコン窒化膜１４とを有するハードマスク２０を形成するので、トレンチ２６に埋め込まれるシリコン酸化膜２８は、活性領域２４の周縁部上に張り出した張り出し部２８ａを有するように形成される。したがって、シリコン酸化膜２８の張り出し部２８ａにより活性領域２４の端部周辺の素子分離領域３０を保護し、活性領域２４の端部周辺における素子分離領域３０の形状不良の発生を確実に抑制することができる。
さらに、本実施形態によれば、トレンチ２６を形成する工程よりも前に、シリコン酸化膜１２の幅よりも狭い幅にパターニングされたシリコン窒化膜１４を形成するので、トレンチ２６の側壁及び底面がダメージを受けることもない。
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について図５乃至図８を用いて説明する。図５乃至図８は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体装置の製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による半導体装置の製造方法は、トレンチエッチングの前にエッチングによりシリコン窒化膜１４を縮小して、活性領域の幅を決定する幅にパターニングされたシリコン酸化膜１２と、シリコン酸化膜１２の幅よりも狭い幅にパターニングされたシリコン窒化膜１４とを有するハードマスク２０を形成する点に主たる特徴の一つがある。
まず、第１実施形態による半導体装置の製造方法と同様に、シリコン基板１０上に、例シリコン酸化膜１２、シリコン窒化膜１４、及び反射防止膜１６を順次形成する（図５（ａ））。
次いで、フォトリソグラフィーにより、シリコン窒化膜１４上に、素子分離領域の形成予定領域を露出し、活性領域の形成予定領域を覆うフォトレジスト膜１８を形成する（図５（ｂ））。
次いで、フォトレジスト膜１８をマスクとして、ドライエッチングにより、反射防止膜１６、シリコン窒化膜１４、及びシリコン酸化膜１２を順次エッチングする。本実施形態による半導体装置の製造方法では、第１実施形態による半導体装置の製造方法のように反応生成物２２が堆積するエッチング条件を用いずに、シリコン窒化膜１４とシリコン酸化膜１２とを互いにほぼ同じ幅にパターニングする（図５（ｃ））。
こうして、シリコン基板１０上に、互いにほぼ同じ幅にパターニングされたシリコン酸化膜１２とシリコン窒化膜１４との積層構造が形成され、素子分離領域の形成予定領域におけるシリコン基板１０の表面が露出する。
次いで、例えばウェット処理により、シリコン窒化膜１４上に残存しているフォトレジスト膜１８及び反射防止膜１６を除去する。
次いで、例えば熱リン酸を用いたウェットエッチングによりシリコン窒化膜１４をエッチングし、シリコン窒化膜１４を縮小する（図６（ａ））。これにより、シリコン窒化膜１４の幅を、シリコン酸化膜１２の幅よりも狭くする。なお、ウェットエッチングに代えて、シリコン窒化膜１４のシリコン酸化膜１２に対するエッチング選択比が非常に高い条件でシリコン窒化膜１４を等方的にドライエッチングすることにより、シリコン窒化膜１４を縮小してもよい。このドライエッチングには、ケミカルドライエッチング等を用いることができる。
こうして、シリコン基板１０上に、活性領域の幅を決定する幅にパターニングされたシリコン酸化膜１２と、シリコン酸化膜１２の幅よりも狭い幅にパターニングされたシリコン窒化膜１４とを有するハードマスク２０が形成される。
ハードマスク２０において、同じ側におけるシリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１は、第１実施形態による半導体装置の製造方法と同様に設定する。
また、第１実施形態による半導体装置の製造方法と同様に、ハードマスク２０におけるシリコン酸化膜１２の膜厚は、例えば５ｎｍ以上に設定することが望ましい。さらに、シリコン酸化膜１２の膜厚は、シリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１以下に設定することが望ましい。
次いで、シリコン酸化膜１２とシリコン窒化膜１４とを有するハードマスク２０をマスクとして、第１実施形態による半導体装置の製造方法と同様に、シリコン基板１０をドライエッチングする。これにより、シリコン基板１０に、活性領域２４を画定する素子分離用のトレンチ２６を形成する（図６（ｂ））。このとき、活性領域２４の幅は、ハードマスク２０のシリコン酸化膜１２の幅により決定される。
次いで、トレンチ２６が形成されたシリコン基板１０を熱酸化し、トレンチ２６の内壁及び底面に、例えば膜厚２０ｎｍのシリコン酸化膜（図示せず）を形成する。
次いで、トレンチ２６が形成されたシリコン基板１０の全面に、例えば高密度プラズマＣＶＤ法により、例えば膜厚５００ｎｍのシリコン酸化膜２８を堆積する。これにより、トレンチ２６内は、シリコン酸化膜２８により埋め込まれる（図６（ｃ））。
次いで、例えばＣＭＰ法により、シリコン窒化膜１４をストッパとしてシリコン窒化膜１４の表面が露出するまでシリコン酸化膜２８を研磨し、シリコン窒化膜１４上のシリコン酸化膜２８を除去する（図７（ａ））。
本実施形態による半導体装置の製造方法では、第１実施形態による半導体装置の製造方法と同様に、トレンチエッチングに用いたハードマスク２０において、シリコン窒化膜１４の幅が、シリコン酸化膜１２の幅よりも狭くなっている。このため、シリコン酸化膜２８は、シリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１に相当する長さの分だけ活性領域２４の周縁部上に張り出した張り出し部２８ａを有している。
次いで、シリコン酸化膜２８をエッチングすることにより、シリコン酸化膜２８の上層部分を一部除去する（図７（ｂ））。これにより、シリコン酸化膜２８の表面を、シリコン窒化膜１４の表面と活性領域２４のシリコン基板１０の表面との間の高さまで低くする。第１実施形態による半導体装置の製造方法と同様に、厚さｄ２の分のシリコン酸化膜が残存するように、シリコン酸化膜２８の上層部分を一部除去する。
次いで、例えば熱リン酸を用いたウェットエッチングにより、シリコン窒化膜１４を除去する（図７（ｃ））。
シリコン窒化膜１４を除去した後、フッ酸等を用いたウェットエッチングによりシリコン酸化膜１２の露出した部分を除去し、活性領域２４のシリコン基板１０の表面を露出する。このウェットエッチングの際、シリコン酸化膜２８はエッチングされて膜減りする。
次いで、シリコン基板１０上に犠牲酸化膜（図示せず）を形成した後、シリコン基板１０内にウェル、チャネルを形成するためのイオン注入を適宜行う。
次いで、フッ酸等を用いたウェットエッチングにより犠牲酸化膜を除去し、活性領域２４のシリコン基板１０の表面を露出する。このウェットエッチングの際、シリコン酸化膜２８はエッチングされて膜減りする。
上述したシリコン窒化膜１４を除去する工程後、ゲート絶縁膜３２を形成する工程前の一連のウェットエッチングにより、活性領域２４のシリコン基板１０上のシリコン酸化膜、及びシリコン酸化膜２８の上層部分が除去される。これにより、シリコン酸化膜２８の表面の高さが、活性領域のシリコン基板１０表面の高さとほぼ等しくなるように、基板表面が平坦化される（図８（ａ））。こうして、ＳＴＩ法により、シリコン基板１０に、シリコン酸化膜２８よりなる素子分離膜が埋め込まれてなる素子分離領域３０が形成される。
一連のウェットエッチングにおいて、シリコン酸化膜２８の上層部分は、等方的にエッチングされる。本実施形態による半導体装置の製造方法においても、第１実施形態による半導体装置の製造方法と同様に、シリコン酸化膜２８は、ハードマスク２０におけるシリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１に相当する長さの分だけ活性領域２４の周縁部上に張り出した張り出し部２８ａを有している。このシリコン酸化膜２８の張り出し部２８ａにより、シリコン酸化膜２８の等方的なエッチングが、活性領域２４の端部周辺のシリコン酸化膜２８に凹部が形成されるまで進行するのを抑制することができる。こうして、活性領域２４の端部周辺の素子分離領域３０を保護しつつ、素子分離領域３０が形成されたシリコン基板１０の表面を平坦化することができる。
ここで、シリコン酸化膜２８の張り出し部２８ａは、シリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１に相当する長さの分だけ活性領域２４の周縁部上に張り出している。したがって、ハードマスク２０を形成する際には、シリコン酸化膜１２の側端部とシリコン窒化膜１４の側端部との間の間隔ｄ１を、一連のウェットエッチングにより除去されるシリコン酸化膜２８の厚さｄ２と同等に設定する。例えば厚さｄ２が１５〜２０ｎｍの場合、間隔ｄ１も１５〜２０ｎｍに設定する。間隔ｄ１は、シリコン窒化膜１４を縮小するエッチングにおいてエッチング時間等のエッチング条件を適宜設定することにより、厚さｄ２と同等に設定することができる。こうして、シリコン酸化膜２８の張り出し部２８ａが活性領域２４の周縁部上に張り出す長さを制御することにより、活性領域２４の端部周辺のシリコン酸化膜２８に凹部が形成されるのを確実に抑制することができる。したがって、トレンチ２６の側壁部分が露出するのを確実に抑制することができる。
また、特許文献１に記載された技術とは異なり、本実施形態による半導体装置の製造方法では、トレンチ２６を形成する工程よりも前に、シリコン窒化膜１４を縮小するためのエッチングを行っている。したがって、本実施形態による半導体装置の製造方法によれば、特許文献１に記載された技術のようにプラズマ処理やウェットエッチングによりトレンチ２６の側壁及び底面がダメージを受けることもない。
次いで、第１実施形態による半導体装置の製造方法と同様に、素子分離領域３０が形成されたシリコン基板１０上に、ゲート絶縁膜３２を介してゲート電極３４を形成する（図８（ｂ））。
本実施形態による半導体装置の製造方法においても、活性領域２４の端部周辺のシリコン酸化膜２８に凹部が形成されるのが抑制されている。したがって、活性領域２４の端部におけるゲートリーク電流の発生を抑制するとともに、ゲート電極３４間のショートを抑制することができる。
この後、ソース／ドレイン領域、層間絶縁膜、プラグ、配線層等を適宜形成し、半導体装置を完成する。
このように、本実施形態によれば、トレンチ２６を形成するためのエッチングのマスクとして、活性領域２４の幅を決定する幅にパターニングされたシリコン酸化膜１２と、シリコン酸化膜１２の幅よりも狭い幅にパターニングされたシリコン窒化膜１４とを有するハードマスク２０を形成するので、トレンチ２６に埋め込まれるシリコン酸化膜２８は、活性領域２４の周縁部上に張り出した張り出し部２８ａを有するように形成される。したがって、シリコン酸化膜２８の張り出し部２８ａにより活性領域２４の端部周辺の素子分離領域３０を保護し、活性領域２４の端部周辺における素子分離領域３０の形状不良の発生を確実に抑制することができる。
さらに、本実施形態によれば、トレンチ２６を形成する工程よりも前に、シリコン窒化膜１４を縮小するためのエッチングを行うので、トレンチ２６の側壁及び底面がダメージを受けることもない。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、パッド酸化膜としてシリコン酸化膜１２を形成する場合を例に説明したが、パッド酸化膜はシリコン酸化膜に限定されるものではない。シリコン酸化膜１２に代えて、例えば、シリコン基板１０とはエッチング特性が異なりシリコン基板１０に対するエッチング選択比を高くすることができるシリコン窒化酸化膜等の他のシリコン酸化膜系絶縁膜を形成してもよい。
また、上記実施形態では、ハードマスク２０を構成するとともにＣＭＰ法によるシリコン酸化膜２８の研磨のストッパとして用いられる絶縁膜としてシリコン窒化膜１４を形成する場合を例に説明したが、この絶縁膜はシリコン窒化膜に限定されるものではない。シリコン窒化膜１４に代えて、パッド酸化膜とはエッチング特性が異なりパッド酸化膜に対するエッチング選択比を高くすることができる絶縁膜であって、ＣＭＰ法による研磨のストッパとして用いることができるものを形成することができる。具体的には、シリコン窒化膜１４に代えて、例えば、シリコンリッチなシリコン窒化膜（ＳｉＲＮ膜）、シリコン窒化酸化膜（ＳｉＯＮ膜）、ＳｉＣ膜等を形成してもよい。
また、上記実施形態では、トレンチ２６内にシリコン酸化膜２８を埋め込む場合を例に説明したが、トレンチ２６内に埋め込む絶縁膜はシリコン酸化膜に限定されるものではない。シリコン酸化膜２８に代えて、例えば、シリコン窒化酸化膜等の他のシリコン酸化膜系絶縁膜をトレンチ２６内に埋め込んでもよい。
また、上記第１実施形態では、ハードマスク２０を形成する際に、シリコン窒化膜１４をエッチングする工程と、シリコン酸化膜１２をエッチングする工程とを同一エッチング装置の同一チャンバ内で一括して行う場合を例に説明したが、これらエッチング工程は、必ずしも同一エッチング装置の同一チャンバ内で一括して行う必要はない。
以上詳述したように、本発明の特徴をまとめると以下のようになる。
（付記１）
半導体基板上に、前記半導体基板とはエッチング特性の異なる第１の絶縁膜と、前記第１の絶縁膜の幅よりも狭い幅を有し、前記第１の絶縁膜とはエッチング特性の異なる第２の絶縁膜とを有するマスク膜を形成する工程と、
前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記半導体基板に、活性領域を画定する素子分離溝を形成する工程と、
前記素子分離溝が形成された前記半導体基板上に、第３の絶縁膜を形成する工程と、
前記第２の絶縁膜上の前記第３の絶縁膜を除去することにより、前記素子分離溝に埋め込まれ、前記活性領域の周縁部上に張り出した張り出し部を有する素子分離膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記２）
付記１記載の半導体装置の製造方法において、
前記素子分離膜を形成する工程の後、前記第２の絶縁膜を除去する工程と、前記活性領域上にゲート絶縁膜を形成する工程とを更に有し、
前記第２の絶縁膜を除去する工程から前記ゲート絶縁膜を形成する工程の間に行われるウェットエッチングにより前記素子分離膜が除去されて前記素子分離溝の側壁部分が露出しないように、前記素子分離膜の前記張り出し部が前記活性領域の前記周縁部上に張り出す長さを制御する
ことを特徴とする半導体装置の製造方法。
（付記３）
付記２記載の半導体装置の製造方法において、
前記素子分離膜を形成する工程の後、前記第２の絶縁膜を除去する工程の前に、前記素子分離膜の上層部分を一部除去する工程を更に有し、
前記素子分離膜の上層部分を一部除去する工程では、前記ウェットエッチングにより前記素子分離膜の前記上層部分が除去されて前記半導体基板の表面が平坦化されるように、前記素子分離膜の前記上層部分を一部除去する
ことを特徴とする半導体装置の製造方法。
（付記４）
付記２又は３記載の半導体装置の製造方法において、
前記マスク膜における前記第１の絶縁膜の前記一側の側端部と前記第２の絶縁膜の前記一側の側端部との間の間隔は、前記ウェットエッチングにより除去される前記素子分離膜の前記上層部分の厚さと同等である
ことを特徴とする半導体装置の製造方法。
（付記５）
付記１乃至４のいずれかに記載の半導体装置の製造方法において、
前記マスク膜を形成する工程は、
前記半導体基板上に、前記第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記第２の絶縁膜を形成する工程と、
第１のドライエッチングにより、反応生成物が側壁部分に堆積する条件で前記第２の絶縁膜をパターニングする工程と、
前記側壁部分に前記反応生成物が堆積した前記第２の絶縁膜をマスクとして、第２のドライエッチングにより前記第１の絶縁膜をパターニングする工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記６）
付記５記載の半導体装置の製造方法において、
前記第１のドライエッチングにより前記第２の絶縁膜をパターニングする工程では、フルオロカーボン系ガスを含むエッチングガスを用いる
ことを特徴とする半導体装置の製造方法。
（付記７）
付記６記載の半導体装置の製造方法において、
前記エッチングガスは、酸素ガスを更に含む
ことを特徴とする半導体装置の製造方法。
（付記８）
付記５乃至７のいずれかに記載の半導体装置の製造方法において、
前記マスク膜を形成する工程の後、前記素子分離溝を形成する工程の前に、前記第２の絶縁膜の前記側壁部分に堆積した前記反応生成物を除去する工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記９）
付記８記載の半導体装置の製造方法において、
前記反応生成物を除去する工程では、フッ酸及び硫酸過水、又はフッ酸及びアンモニア過水を用いて前記反応生成物を除去する
ことを特徴とする半導体装置の製造方法。
（付記１０）
付記８記載の半導体装置の製造方法において、
前記反応生成物を除去する工程では、酸素プラズマ処理により前記反応生成物を除去する
ことを特徴とする半導体装置の製造方法。
（付記１１）
付記５乃至１０のいずれかに記載の半導体装置の製造方法において、
前記マスク膜を形成する工程では、前記第１のドライエッチングにより前記第２の絶縁膜をパターニングする工程と、前記第２のドライエッチングにより前記第１の絶縁膜をパターニングする工程とを同一のチャンバ内で行う
ことを特徴とする半導体装置の製造方法。
（付記１２）
付記５乃至１１のいずれかに記載の半導体装置の製造方法において、
前記第１のドライエッチングを行うチャンバ内の圧力は、４０〜２００ｍＴｏｒｒである
ことを特徴とする半導体装置の製造方法。
（付記１３）
付記１乃至４のいずれかに記載の半導体装置の製造方法において、
前記マスク膜を形成する工程は、
前記半導体基板上に、前記第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記第２の絶縁膜を形成する工程と、
前記第１の絶縁膜及び前記第２の絶縁膜をパターニングする工程と、
前記第２の絶縁膜を縮小し、前記第１の絶縁膜の幅よりも前記第２の絶縁膜の幅を狭くする工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記１４）
付記１３記載の半導体装置の製造方法において、
前記第２の絶縁膜を縮小する工程では、熱リン酸を用いたウェットエッチングにより前記第２の絶縁膜を縮小する
ことを特徴とする半導体装置の製造方法。
（付記１５）
付記１３記載の半導体装置の製造方法において、
前記第２の絶縁膜を縮小する工程では、ドライエッチングにより前記第２の絶縁膜を縮小する
ことを特徴とする半導体装置の製造方法。
（付記１６）
付記１乃至１５のいずれかに記載の半導体装置の製造方法において、
前記第１の絶縁膜の膜厚は、５ｎｍ以上であり、かつ、前記マスク膜における前記第１の絶縁膜の一側の側端部と前記第２の絶縁膜の前記一側の側端部と間の間隔以下である
ことを特徴とする半導体装置の製造方法。
（付記１７）
付記１乃至１６のいずれかに記載の半導体装置の製造方法において、
前記素子分離溝を形成する工程では、臭化水素ガス、塩素ガス、塩化水素ガス、及びヨウ化水素ガスからなる群から選ばれた少なくとも１種以上のガスと、酸素ガスとを含む混合ガスを用いたドライエッチングにより、前記半導体基板をエッチングする
ことを特徴とする半導体装置の製造方法。
（付記１８）
付記１乃至１７のいずれか１項に記載の半導体装置の製造方法において、
前記第１の絶縁膜は、シリコン酸化膜系絶縁膜であり、
前記第２の絶縁膜は、シリコン窒化膜である
ことを特徴とする半導体装置の製造方法。
本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 従来のＳＴＩ法による素子分離領域の形成方法を示す工程断面図（その１）である。 従来のＳＴＩ法による素子分離領域の形成方法を示す工程断面図（その２）である。
符号の説明
１０…シリコン基板
１２…パッド酸化膜
１４…シリコン窒化膜
１６…反射防止膜
１８…フォトレジスト膜
２０…ハードマスク
２２…反応生成物
２４…活性領域
２６…トレンチ
２８…シリコン酸化膜
２８ａ…張り出し部
３０…素子分離領域
３２…ゲート絶縁膜
３４…ゲート電極
１００…シリコン基板
１０２…シリコン酸化膜
１０４…シリコン窒化膜
１０６…トレンチ
１０８…シリコン酸化膜
１１０…素子分離領域
１１２…活性領域
１１４…ゲート絶縁膜
１１６…ゲート電極
１１８…凹部

Claims (10)

  1. 半導体基板上に、前記半導体基板とはエッチング特性の異なる第１の絶縁膜と、前記第１の絶縁膜の幅よりも狭い幅を有し、前記第１の絶縁膜とはエッチング特性の異なる第２の絶縁膜とを有するマスク膜を形成する工程と、
    前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記半導体基板に、活性領域を画定する素子分離溝を形成する工程と、
    前記素子分離溝が形成された前記半導体基板上に、第３の絶縁膜を形成する工程と、
    前記第２の絶縁膜上の前記第３の絶縁膜を除去することにより、前記素子分離溝に埋め込まれ、前記活性領域の周縁部上に張り出した張り出し部を有する素子分離膜を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記素子分離膜を形成する工程の後、前記第２の絶縁膜を除去する工程と、前記活性領域上にゲート絶縁膜を形成する工程とを更に有し、
    前記第２の絶縁膜を除去する工程から前記ゲート絶縁膜を形成する工程の間に行われるウェットエッチングにより前記素子分離膜が除去されて前記素子分離溝の側壁部分が露出しないように、前記素子分離膜の前記張り出し部が前記活性領域の前記周縁部上に張り出す長さを制御する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記素子分離膜を形成する工程の後、前記第２の絶縁膜を除去する工程の前に、前記素子分離膜の上層部分を一部除去する工程を更に有し、
    前記素子分離膜の上層部分を一部除去する工程では、前記ウェットエッチングにより前記素子分離膜の前記上層部分が除去されて前記半導体基板の表面が平坦化されるように、前記素子分離膜の前記上層部分を一部除去する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項２又は３記載の半導体装置の製造方法において、
    前記マスク膜における前記第１の絶縁膜の前記一側の側端部と前記第２の絶縁膜の前記一側の側端部との間の間隔は、前記ウェットエッチングにより除去される前記素子分離膜の前記上層部分の厚さと同等である
    ことを特徴とする半導体装置の製造方法。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
    前記マスク膜を形成する工程は、
    前記半導体基板上に、前記第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に、前記第２の絶縁膜を形成する工程と、
    第１のドライエッチングにより、反応生成物が側壁部分に堆積する条件で前記第２の絶縁膜をパターニングする工程と、
    前記側壁部分に前記反応生成物が堆積した前記第２の絶縁膜をマスクとして、第２のドライエッチングにより前記第１の絶縁膜をパターニングする工程とを有する
    ことを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記第１のドライエッチングにより前記第２の絶縁膜をパターニングする工程では、フルオロカーボン系ガスを含むエッチングガスを用いる
    ことを特徴とする半導体装置の製造方法。
  7. 請求項５又は６記載の半導体装置の製造方法において、
    前記マスク膜を形成する工程の後、前記素子分離溝を形成する工程の前に、前記第２の絶縁膜の前記側壁部分に堆積した前記反応生成物を除去する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  8. 請求項５乃至７のいずれか１項に記載の半導体装置の製造方法において、
    前記マスク膜を形成する工程では、前記第１のドライエッチングにより前記第２の絶縁膜をパターニングする工程と、前記第２のドライエッチングにより前記第１の絶縁膜をパターニングする工程とを同一のチャンバ内で行う
    ことを特徴とする半導体装置の製造方法。
  9. 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
    前記マスク膜を形成する工程は、
    前記半導体基板上に、前記第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に、前記第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜をパターニングする工程と、
    前記第２の絶縁膜を縮小し、前記第１の絶縁膜の幅よりも前記第２の絶縁膜の幅を狭くする工程とを有する
    ことを特徴とする半導体装置の製造方法。
  10. 請求項１乃至９のいずれか１項に記載の半導体装置の製造方法において、
    前記第１の絶縁膜の膜厚は、５ｎｍ以上であり、かつ、前記マスク膜における前記第１の絶縁膜の一側の側端部と前記第２の絶縁膜の前記一側の側端部と間の間隔以下である
    ことを特徴とする半導体装置の製造方法。
JP2005241248A 2005-08-23 2005-08-23 半導体装置の製造方法 Expired - Fee Related JP4476196B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005241248A JP4476196B2 (ja) 2005-08-23 2005-08-23 半導体装置の製造方法
TW094141471A TWI282145B (en) 2005-08-23 2005-11-25 Method for fabricating semiconductor device
US11/287,340 US7601576B2 (en) 2005-08-23 2005-11-28 Method for fabricating semiconductor device
CNB2005101338497A CN100495681C (zh) 2005-08-23 2005-12-22 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005241248A JP4476196B2 (ja) 2005-08-23 2005-08-23 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008325237A Division JP2009117855A (ja) 2008-12-22 2008-12-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007059531A true JP2007059531A (ja) 2007-03-08
JP4476196B2 JP4476196B2 (ja) 2010-06-09

Family

ID=37778750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005241248A Expired - Fee Related JP4476196B2 (ja) 2005-08-23 2005-08-23 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7601576B2 (ja)
JP (1) JP4476196B2 (ja)
CN (1) CN100495681C (ja)
TW (1) TWI282145B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9014209B2 (en) 2009-12-24 2015-04-21 Intel Corporation Apparatus, method and system of wireless communication according to a protocol adaptation layer (PAL) management protocol

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8614124B2 (en) 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8063434B1 (en) 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
US7898852B1 (en) 2007-12-27 2011-03-01 Cypress Semiconductor Corporation Trapped-charge non-volatile memory with uniform multilevel programming
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
CN105304549A (zh) * 2014-07-29 2016-02-03 盛美半导体设备（上海）有限公司 浅沟槽隔离结构的形成方法
CN106647092A (zh) 2017-01-04 2017-05-10 京东方科技集团股份有限公司 液晶透镜、透镜组件、光学设备和显示装置
JP6796559B2 (ja) 2017-07-06 2020-12-09 東京エレクトロン株式会社 エッチング方法および残渣除去方法
CN113437015B (zh) * 2021-06-21 2022-07-19 长江存储科技有限责任公司 半导体器件的制作方法
CN113451319A (zh) * 2021-06-28 2021-09-28 长江存储科技有限责任公司 一种半导体器件的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311044B2 (ja) * 1992-10-27 2002-08-05 株式会社東芝 半導体装置の製造方法
US5521422A (en) * 1994-12-02 1996-05-28 International Business Machines Corporation Corner protected shallow trench isolation device
JP2762976B2 (ja) 1995-12-25 1998-06-11 日本電気株式会社 半導体装置の製造方法
US5712185A (en) * 1996-04-23 1998-01-27 United Microelectronics Method for forming shallow trench isolation
US5960297A (en) * 1997-07-02 1999-09-28 Kabushiki Kaisha Toshiba Shallow trench isolation structure and method of forming the same
US6093619A (en) * 1998-06-18 2000-07-25 Taiwan Semiconductor Manufaturing Company Method to form trench-free buried contact in process with STI technology
JP3540633B2 (ja) * 1998-11-11 2004-07-07 株式会社東芝 半導体装置の製造方法
TW484228B (en) * 1999-08-31 2002-04-21 Toshiba Corp Non-volatile semiconductor memory device and the manufacturing method thereof
JP3785003B2 (ja) * 1999-09-20 2006-06-14 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP4182177B2 (ja) * 2002-10-30 2008-11-19 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
KR20040061822A (ko) 2002-12-31 2004-07-07 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100510555B1 (ko) * 2003-11-11 2005-08-26 삼성전자주식회사 라디칼 산화 공정을 이용한 반도체 소자의 트렌치 소자분리 방법
JP3915810B2 (ja) * 2004-02-26 2007-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、その製造方法、及び電子機器
US20060105578A1 (en) * 2004-11-12 2006-05-18 Shih-Ping Hong High-selectivity etching process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9014209B2 (en) 2009-12-24 2015-04-21 Intel Corporation Apparatus, method and system of wireless communication according to a protocol adaptation layer (PAL) management protocol

Also Published As

Publication number Publication date
US20070048916A1 (en) 2007-03-01
TW200709333A (en) 2007-03-01
JP4476196B2 (ja) 2010-06-09
CN1921083A (zh) 2007-02-28
US7601576B2 (en) 2009-10-13
CN100495681C (zh) 2009-06-03
TWI282145B (en) 2007-06-01

Similar Documents

Publication Publication Date Title
JP4476196B2 (ja) 半導体装置の製造方法
US20060258116A1 (en) Shallow trench isolation
KR100607326B1 (ko) 반도체 소자의 제조방법
US7485557B2 (en) Method for fabricating semiconductor device having flask type recess gate
JP5137415B2 (ja) 半導体素子のリセスチャネル形成方法
KR100951559B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100672754B1 (ko) 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
JP2008218999A (ja) 半導体装置の製造方法
US7989350B2 (en) Method for fabricating semiconductor device with recess gate
JP3891087B2 (ja) ポリシリコンエッチング方法
JP2004241586A (ja) 半導体装置の製造方法
TWI305665B (en) Method for fabricating semiconductor device having trench type device isolation layer
KR100614655B1 (ko) 반도체 장치의 소자분리막을 형성하는 방법
KR100733558B1 (ko) 반도체 장치의 제조 방법
JP2009117855A (ja) 半導体装置の製造方法
KR100643484B1 (ko) 반도체소자의 제조방법
JP2005136097A (ja) 半導体装置の製造方法
KR101032893B1 (ko) 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
KR100545701B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100824632B1 (ko) 90ｎｍ 디자인 룰에 따른 반도체 소자 형성방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
KR20050067474A (ko) 반도체소자의 소자분리 방법
KR20050001755A (ko) 반도체 소자의 트렌치형 소자분리막 형성 방법
JP2005235986A (ja) 半導体装置の製造方法
KR20070013412A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100309

R150 Certificate of patent or registration of utility model

Ref document number: 4476196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees