CN103887224A - 一种形成浅沟槽隔离的方法 - Google Patents

一种形成浅沟槽隔离的方法 Download PDF

Info

Publication number
CN103887224A
CN103887224A CN201410106568.1A CN201410106568A CN103887224A CN 103887224 A CN103887224 A CN 103887224A CN 201410106568 A CN201410106568 A CN 201410106568A CN 103887224 A CN103887224 A CN 103887224A
Authority
CN
China
Prior art keywords
layer
etching
shallow trench
trench isolation
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410106568.1A
Other languages
English (en)
Other versions
CN103887224B (zh
Inventor
黄海辉
杨渝书
秦伟
高慧慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410106568.1A priority Critical patent/CN103887224B/zh
Publication of CN103887224A publication Critical patent/CN103887224A/zh
Application granted granted Critical
Publication of CN103887224B publication Critical patent/CN103887224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种形成浅沟槽隔离的方法，所述方法包括：提供一晶圆，于所述晶圆表面向上设置隧道氧化层，浮栅极多晶硅层，硬质掩膜，正硅酸乙酯，底部抗反射层和光阻层；对所述光阻层曝光显影；对所述底部抗反射层刻蚀进行刻蚀，并对所述光阻进行硬化处理；对所述正硅酸乙酯层和所述硬质掩膜层进行刻蚀；去除所述光阻层和所述底部抗反射层；对所述浮栅极多晶硅层、所述隧道氧化层与所述晶圆衬底进行刻蚀。通过本发明的一种改善自对准浅沟槽隔离工艺中有源区线宽扭曲的刻蚀方案能够改进45nm技术节点以下自对准浅沟槽刻蚀工艺中有源区线形扭曲，以及沟槽深度局部不均一性。

Description

一种形成浅沟槽隔离的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种形成浅沟槽隔离的方法。
背景技术
目前，在65nm以下的闪存技术中，为了解决浮栅极多晶硅（Floating Gate Poly）均一性以及隧道氧化层（Tunnel Oxide）顶角薄化问题，采用了自对准浅沟槽刻蚀（Self align AA Etch）方法，就是将浮栅极多晶硅和浅沟槽整合到一道刻蚀工艺中。
如图1-8所示，在现有技术中，通常的做法是引入APF(AdvancedPatterning Film)作为SIN刻蚀、浮栅极多晶硅（Floating Gate Poly）刻蚀和Si衬底刻蚀的阻挡层。
图1是现有技术的以APF层为硬质掩膜层、浮栅极多晶硅以及硅衬底刻蚀阻挡层的工艺流程示意图。图2-8是现有技术的以APF层为硬质掩膜层、浮栅极多晶硅以及硅衬底刻蚀阻挡层的各个工艺流程步骤的结构示意图。
首先提供一晶圆11，于晶圆表面向上依次设置隧道氧化层（Tunnel Oxide）12，浮栅极多晶硅层13，硬质掩膜层14，先进图形化膜层（Advanced Patterning Film，简称：APF）15，抗放射介电图层（Dielectric Anti-Reflective Coating，简称：DARC）16，覆盖氧化层17，底部抗反射层（Bottom Anti-Reflective Coating，简称：BARC）18和光阻层（Photoresist Film）。然后，对晶圆11上光阻层进行曝光显影生成图像，形成如图2所示结构。
然后，使用剩余光阻层19为阻挡层对BRAC层18与覆盖氧化层17进行刻蚀，刻蚀终止于DARC层16上界面，并对光阻层19经行硬化处理，形成如图3所示结构。
再原位去除光阻层19，使用被刻蚀过的BARC层18’为阻挡层对DRAC层16进行刻蚀，刻蚀终止于APF层15上界面，并对刻蚀线宽经行校正，形成如图4所示结构。
然后，去除使用被刻蚀过的BARC层18’与被刻蚀过的覆盖氧化层17’，利用被刻蚀过的DARC层16’为阻挡层对APF层15进行刻蚀，刻蚀终止于硬质掩膜层14上界面，形成如图5所示结构。然后，去除被刻蚀过的DARC层16’，利用被刻蚀过的APF层15’为阻挡层对硬质掩膜层14进行刻蚀，刻蚀终止于浮栅极多晶硅层12上界面，形成如图6所示结构。
然后，利用被刻蚀过的APF层15’为阻挡层对浮栅极多晶硅层12进行刻蚀，刻蚀终止于隧道氧化层12上界面，形成如图7所示结构。
最后，利用被刻蚀过的APF层15’为阻挡层对晶圆硅衬底11进行刻蚀，形成如图8所示结构。
由于硬质掩膜层14、浮栅极多晶硅层13、隧道氧化层12与晶圆硅衬底11的刻蚀工艺都以APF层15作为刻蚀阻挡层，故APF层15就决定了有源区的线性优劣与沟槽深度的均一性，将刻蚀选择比（etchselectivity）以及工艺窗口(Process Window)计算在内，对于700硬质掩膜层14、900浮栅极多晶硅层13、以及2000
Figure BDA0000479954800000032
的硅衬底11沟槽深度，APF层15的厚度应在2500
Figure BDA0000479954800000034
以上；而当有源区的线宽持续微缩至45nm技术节点及以下，APF层15巨大的深宽比就容易造成线形扭曲，以及沟槽深度局部不均一性。
中国专利（CN1624873A）公开了一种光刻用硫化物半导体薄膜，其特征在于所述的硫化物半导体掩膜的材料为碲化锗，锗锑碲，银铟锑碲，碲化锑或锑。本发明硫化物半导体掩膜材料由于材料的三阶非线性效应，能大大减小光斑或者刻蚀线宽，刻蚀点或刻蚀线宽是光斑衍射极限的1/3-1/6。
该专利主要解决了材料刻蚀线宽过大的问题，但并未涉及到如何在保证较小线宽的情况下保证刻蚀沟槽线性度与沟槽深度均匀性的问题。
中国专利（CN102254812A）公开了一种干法刻蚀方法，再完成第一主刻蚀步骤之后，继续进行第一附加刻蚀步骤，所述第一附加刻蚀步骤中采用第一惰性气体，惰性气体难以离化成等离子体，从而在第一附加刻蚀步骤中将基本不发生刻蚀；此外，由于第一附加刻蚀步骤采用第一附加刻蚀射频功率，从而，在第一主刻蚀步骤完成后，采用的第一主刻蚀射频功率也不需要衰减到零瓦，即减小了第一主刻蚀射频功率衰减所引起的不期望的刻蚀，最终，减小了不期望的刻蚀，提高了刻蚀精度。
该专利主要通过控制刻蚀气体解决了控制刻蚀线宽精度的问题，但并未涉及到如何在保证较小线宽的情况下保证刻蚀沟槽线性度与沟槽深度均匀性的问题。
发明内容
鉴于上述问题，本发明公开了一种改善自对准浅沟槽隔离工艺中线宽扭曲的方案。
本发明的上述目的是通过以下技术方案实现的：
步骤S1：提供一晶圆衬底，于所述晶圆表面向上依次设置隧道氧化层、浮栅极多晶硅层、硬质掩膜层、低压正硅酸乙酯层、底部抗反射层和光阻层；
步骤S2：对所述晶圆上所述光阻层进行曝光显影，使所述光阻层上形成图案凹口，成为可供刻蚀使用的光阻掩膜层；
步骤S3：以所述光阻掩膜层为刻蚀掩膜对所述底部抗反射层进行刻蚀，刻蚀终止于所述低压正硅酸乙酯层上表面，并对所述光阻掩膜层进行硬化处理；
步骤S4：以所述光阻掩膜层为刻蚀掩膜对所述低压正硅酸乙酯层和所述硬质掩膜层进行刻蚀，刻蚀终止于所述浮栅极多晶硅层上表面；
步骤S5：去除所述光阻掩膜层和剩余的底部抗反射层；
步骤S6：以所述经刻蚀后形成贯通凹口的低压正硅酸乙酯层为刻蚀掩膜，对所述晶圆上的所述浮栅极多晶硅层、所述隧道氧化层与所述晶圆衬底进行刻蚀，以在所述晶圆衬底中形成浅沟槽。
所述的形成浅沟槽隔离的方法，其中，所述低压正硅酸乙酯层的厚度根据所述浮栅极多晶硅层的厚度、所述隧道氧化层的厚度以及所述晶圆衬底的刻蚀深度，并结合刻蚀选择比来确定。
所述的形成浅沟槽隔离的方法，其中，在所述光阻曝光显影步骤中，使用ArF进行显影。
所述的形成浅沟槽隔离的方法，其中，所述正硅酸乙酯层刻蚀，采用刻蚀终点法将正硅酸乙酯刻蚀停止在浮栅极多晶硅。
所述的形成浅沟槽隔离的方法，其中，使用CH2F2/CF4组合气体作为刻蚀气体对所述正硅酸乙酯层与所述硬质掩膜层进行刻蚀。
所述的形成浅沟槽隔离的方法，其中，采用不加偏压的CF4/CHF3组合气体作为刻蚀气体对材质为氮化硅的所述硬掩膜层进行刻蚀，并在刻蚀完成后采用各向同性的氮化硅刻蚀来调整线宽。
所述的形成浅沟槽隔离的方法，其中，使用高流量的O2来去除所述光阻掩膜层和剩余的底部抗反射层。
所述的形成浅沟槽隔离的方法，其中，所述浮栅极多晶硅层采用刻蚀终点法将刻蚀终点停止在所述隧道氧化层界面。
所述的形成浅沟槽隔离的方法，其中，采用HBr/O2组合气体作为刻蚀气体刻蚀所述浮栅极多晶硅层。
所述的形成浅沟槽隔离的方法，其中，采用HBr/Cl2/CHF3组合气体作为刻蚀气体刻蚀所述晶圆衬底。
上述技术方案具有如下优点或有益效果：
通过本发明的一种改善自对准浅沟槽隔离工艺中有源区线宽扭曲的刻蚀方案能够改进45nm技术节点以下自对准浅沟槽刻蚀（Selfalign AA Etch）工艺中有源区线形扭曲，以及沟槽深度局部不均一性。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是现有技术中的自对准浅沟槽隔离工艺的工艺流程示意图；
图2-8是对应于图1中的工艺流程中每个步骤的器件结构示意图；
图9是本发明方法中的自对准浅沟槽隔离工艺的工艺流程示意图；
图10-16是对应于图9中的工艺流程中每个步骤的器件结构示意图。
具体实施方式
本发明提供一种改善自对准浅沟槽隔离工艺中有源区线宽扭曲的刻蚀方案，可应用于技术节点为65/55nm、45/40nm、32/28nm以及小于等于22nm的工艺中；可应用于以下技术平台中：Memory、Flash、以及eFlash。
本发明的核心思想是通过引入LPTEOS取代APF作为浮栅极多晶硅刻蚀和硅衬底刻蚀的阻挡层，然后原位去除剩余光阻和BARC，再利用各向同性的SiN刻蚀来调整线宽，以解决线宽微缩化带来的变形问题。
本发明的实施步骤为：
提供一晶圆衬底，于晶圆表面向上依次设置隧道氧化层，浮栅极多晶硅层，硬质掩膜层，低压正硅酸乙酯层，底部抗反射层和光阻层；
对晶圆上光阻层进行曝光显影，使光阻层上形成图案凹口，成为可供刻蚀使用的光阻掩膜层；
以光阻掩膜层为刻蚀掩膜对底部抗反射层进行刻蚀，刻蚀终止于低压正硅酸乙酯层上表面，并对光阻掩膜层进行硬化处理；
以光阻掩膜层为刻蚀掩膜对低压正硅酸乙酯层和硬质掩膜层进行刻蚀，刻蚀终止于浮栅极多晶硅层上表面；
去除光阻掩膜层和底部抗反射层；
经刻蚀后形成贯通凹口的低压正硅酸乙酯层为刻蚀掩膜，对晶圆上的浮栅极多晶硅层、隧道氧化层与晶圆衬底进行刻蚀。
下面结合附图对本发明方法进行详细说明。
图9是本发明方法中的自对准浅沟槽隔离工艺的工艺流程示意图，图10-16是对应于图9中的工艺流程中每个步骤的器件结构示意图。
首先提供一晶圆21，于晶圆表面向上依次设置隧道氧化层22，浮栅极多晶硅层23，硬质掩膜层24，LPTEOS层25，BARC层26和光阻层。然后，对晶圆21上所述光阻层进行曝光显影生成图像，形成如图10所示结构。
其中，LPTEOS层25厚度由浮栅极多晶硅层23厚度、隧道氧化层22以及Si衬底21的刻蚀深度，结合刻蚀选择比来定义。硬质掩膜优选使用氮化硅。
然后，使用曝光显影后的光阻层27为阻挡层对BARC层26进行刻蚀，刻蚀终止于LPTEOS层25上界面，并对所述光阻层27进行硬化处理，形成如图11所示结构。
再使用曝光显影后的光阻层27为阻挡层对LPTEOS层25进行刻蚀，刻蚀终止于硬质掩膜层24上界面，形成如图12所示结构。
其中，在光阻曝光显影步骤中，优选为使用ArF进行显影。
其中，优选使用高流量的O2来去除残留光阻。
然后，原位去除曝光显影后的光阻层27，利用被刻蚀过的BARC层26’为阻挡层对硬质掩膜层24进行刻蚀，刻蚀终止于浮栅极多晶硅层23上界面，并利用被刻蚀过的硬质掩膜层24’对刻蚀线宽进行校正，形成如图13所示结构。
其中，在LPTEOS层25与硬质掩膜层24的刻蚀步骤中，优选使用CH2F2/CF4组合气体来进行刻蚀。
其中，硬质掩膜优选为氮化硅。利用硬质掩膜层24对刻蚀线宽进行校正步骤中，优选使用CF4/CHF3组合气体，不加偏压做氮化硅各向同性刻蚀。
然后，去除被刻蚀过的BARC层26’，形成如图14所示结构。
其中，优选使用高流量的O2来去除被刻蚀过的BARC层26’。
然后，利用被刻蚀过的LPTEOS层25’为阻挡层对浮栅极多晶硅层23与隧道氧化层22进行刻蚀，刻蚀终止于晶圆硅衬底21上界面，形成如图15所示结构。
其中，优选使用HBr/O2组合气体来刻蚀浮栅极多晶硅。
最后，利用LPTEOS层25为阻挡层对晶圆硅衬底21进行刻蚀，形成如图16所示结构。
其中，优选使用HBr/Cl2/CHF3组合气体来刻蚀晶圆硅衬底21，形成沟槽。
其中，各步骤刻蚀方案优选采用刻蚀终点法。
综上所述，本发明的一种改善自对准浅沟槽隔离工艺中线宽扭曲的方案通过厚度小的LPTEOS取代厚度大的APF作为浮栅极多晶硅刻蚀和硅衬底刻蚀的阻挡层，以获得更好的线宽控制，然后通过原位去除剩余光阻和BARC，再利用各向同性的SiN刻蚀来调整线宽，以解决线宽微缩化带来的线性扭曲以及沟槽底部深度不均匀问题。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种形成浅沟槽隔离的方法，其特征在于，所述方法包括以下步骤：
步骤S1：提供一晶圆衬底，于所述晶圆表面向上依次设置隧道氧化层、浮栅极多晶硅层、硬质掩膜层、低压正硅酸乙酯层、底部抗反射层和光阻层；
步骤S2：对所述晶圆上所述光阻层进行曝光显影，使所述光阻层上形成图案凹口，成为可供刻蚀使用的光阻掩膜层；
步骤S3：以所述光阻掩膜层为刻蚀掩膜对所述底部抗反射层进行刻蚀，刻蚀终止于所述低压正硅酸乙酯层上表面，并对所述光阻掩膜层进行硬化处理；
步骤S4：以所述光阻掩膜层为刻蚀掩膜对所述低压正硅酸乙酯层和所述硬质掩膜层进行刻蚀，刻蚀终止于所述浮栅极多晶硅层上表面；
步骤S5：去除所述光阻掩膜层和剩余的底部抗反射层；
步骤S6：以所述经刻蚀后形成贯通凹口的低压正硅酸乙酯层为刻蚀掩膜，对所述晶圆上的所述浮栅极多晶硅层、所述隧道氧化层与所述晶圆衬底进行刻蚀，以在所述晶圆衬底中形成浅沟槽。
2.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，所述低压正硅酸乙酯层的厚度根据所述浮栅极多晶硅层的厚度、所述隧道氧化层的厚度以及所述晶圆衬底的刻蚀深度，并结合刻蚀选择比来确定。
3.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，在所述光阻曝光显影步骤中，使用ArF进行显影。
4.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，所述正硅酸乙酯层刻蚀，采用刻蚀终点法将正硅酸乙酯刻蚀停止在浮栅极多晶硅。
5.如权利要求4所述的形成浅沟槽隔离的方法，其特征在于，使用CH2F2/CF4组合气体作为刻蚀气体对所述正硅酸乙酯层与所述硬质掩膜层进行刻蚀。
6.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，采用不加偏压的CF4/CHF3组合气体作为刻蚀气体对材质为氮化硅的所述硬掩膜层进行刻蚀，并在刻蚀完成后采用各向同性的氮化硅刻蚀来调整线宽。
7.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，使用高流量的O2来去除所述光阻掩膜层和剩余的底部抗反射层。
8.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，所述浮栅极多晶硅层采用刻蚀终点法将刻蚀终点停止在所述隧道氧化层界面。
9.如权利要求8所述的形成浅沟槽隔离的方法，其特征在于，采用HBr/O2组合气体作为刻蚀气体刻蚀所述浮栅极多晶硅层。
10.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，采用HBr/Cl2/CHF3组合气体作为刻蚀气体刻蚀所述晶圆衬底。
CN201410106568.1A 2014-03-20 2014-03-20 一种形成浅沟槽隔离的方法 Active CN103887224B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410106568.1A CN103887224B (zh) 2014-03-20 2014-03-20 一种形成浅沟槽隔离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410106568.1A CN103887224B (zh) 2014-03-20 2014-03-20 一种形成浅沟槽隔离的方法

Publications (2)

Publication Number Publication Date
CN103887224A true CN103887224A (zh) 2014-06-25
CN103887224B CN103887224B (zh) 2017-01-11

Family

ID=50956057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410106568.1A Active CN103887224B (zh) 2014-03-20 2014-03-20 一种形成浅沟槽隔离的方法

Country Status (1)

Country Link
CN (1) CN103887224B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599992A (zh) * 2014-12-26 2015-05-06 上海华虹宏力半导体制造有限公司 闪存产品自对准光刻工艺测试方法
CN105977208A (zh) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 一种改进控制栅接触窗区域形貌的方法
CN106024590A (zh) * 2016-07-27 2016-10-12 上海华虹宏力半导体制造有限公司 缩小控制栅接触窗区域尺寸的方法
CN108573974A (zh) * 2017-03-14 2018-09-25 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
CN110739212A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 硬掩膜的制备方法及半导体器件的制造方法
CN110890277A (zh) * 2018-09-07 2020-03-17 无锡华润上华科技有限公司 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法
CN111244024A (zh) * 2020-04-01 2020-06-05 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构的制备方法
CN111415900A (zh) * 2020-03-18 2020-07-14 华虹半导体(无锡)有限公司 多晶硅刻蚀方法
CN111987103A (zh) * 2019-05-21 2020-11-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法
CN114924341A (zh) * 2022-05-06 2022-08-19 上海交通大学 提高fib刻蚀超浅光栅结构侧壁垂直度的方法及系统
CN115881628A (zh) * 2023-03-09 2023-03-31 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614751A (zh) * 2003-11-03 2005-05-11 海力士半导体有限公司 制造闪存装置的方法
US20070099127A1 (en) * 2005-11-03 2007-05-03 Bohumil Lojek Compact integrated capacitor
CN101345194A (zh) * 2008-05-07 2009-01-14 北大方正集团有限公司 硅槽形成方法及装置
CN101436545A (zh) * 2007-11-16 2009-05-20 东部高科股份有限公司 制造闪速单元的方法
CN101728252A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 形成快闪存储器栅极的方法以及快闪存储器
CN102013411A (zh) * 2009-09-07 2011-04-13 上海宏力半导体制造有限公司 浅沟槽隔离结构的制造方法
CN102099915A (zh) * 2008-06-11 2011-06-15 科洛司科技有限公司 采用双硬掩模涂层制造cmos图像传感器的方法
CN103441066A (zh) * 2013-08-16 2013-12-11 上海华力微电子有限公司 基于darc掩膜结构的栅极lele双重图形成型方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614751A (zh) * 2003-11-03 2005-05-11 海力士半导体有限公司 制造闪存装置的方法
US20070099127A1 (en) * 2005-11-03 2007-05-03 Bohumil Lojek Compact integrated capacitor
CN101436545A (zh) * 2007-11-16 2009-05-20 东部高科股份有限公司 制造闪速单元的方法
CN101345194A (zh) * 2008-05-07 2009-01-14 北大方正集团有限公司 硅槽形成方法及装置
CN102099915A (zh) * 2008-06-11 2011-06-15 科洛司科技有限公司 采用双硬掩模涂层制造cmos图像传感器的方法
CN101728252A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 形成快闪存储器栅极的方法以及快闪存储器
CN102013411A (zh) * 2009-09-07 2011-04-13 上海宏力半导体制造有限公司 浅沟槽隔离结构的制造方法
CN103441066A (zh) * 2013-08-16 2013-12-11 上海华力微电子有限公司 基于darc掩膜结构的栅极lele双重图形成型方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599992B (zh) * 2014-12-26 2018-06-01 上海华虹宏力半导体制造有限公司 闪存产品自对准光刻工艺测试方法
CN104599992A (zh) * 2014-12-26 2015-05-06 上海华虹宏力半导体制造有限公司 闪存产品自对准光刻工艺测试方法
CN105977208A (zh) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 一种改进控制栅接触窗区域形貌的方法
CN106024590A (zh) * 2016-07-27 2016-10-12 上海华虹宏力半导体制造有限公司 缩小控制栅接触窗区域尺寸的方法
CN108573974A (zh) * 2017-03-14 2018-09-25 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
CN108573974B (zh) * 2017-03-14 2021-06-08 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
CN110890277B (zh) * 2018-09-07 2022-05-10 无锡华润上华科技有限公司 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法
CN110890277A (zh) * 2018-09-07 2020-03-17 无锡华润上华科技有限公司 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法
CN111987103B (zh) * 2019-05-21 2023-11-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法
CN111987103A (zh) * 2019-05-21 2020-11-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法
CN110739212A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 硬掩膜的制备方法及半导体器件的制造方法
CN111415900A (zh) * 2020-03-18 2020-07-14 华虹半导体(无锡)有限公司 多晶硅刻蚀方法
CN111415900B (zh) * 2020-03-18 2022-08-16 华虹半导体(无锡)有限公司 多晶硅刻蚀方法
CN111244024A (zh) * 2020-04-01 2020-06-05 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构的制备方法
CN114924341A (zh) * 2022-05-06 2022-08-19 上海交通大学 提高fib刻蚀超浅光栅结构侧壁垂直度的方法及系统
CN115881628A (zh) * 2023-03-09 2023-03-31 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Also Published As

Publication number Publication date
CN103887224B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
CN103887224A (zh) 一种形成浅沟槽隔离的方法
CN104347371B (zh) 半导体结构的形成方法
TWI543301B (zh) 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術
US20110183269A1 (en) Methods Of Forming Patterns, And Methods For Trimming Photoresist Features
US20110129991A1 (en) Methods Of Patterning Materials, And Methods Of Forming Memory Cells
TW201021210A (en) Transistor with a passive gate and methods of fabricating the same
US20100003797A1 (en) Method for forming transistor with high breakdown voltage
JP4442698B2 (ja) 炭化珪素半導体装置の製造方法
US7323404B2 (en) Field effect transistor and method of manufacturing the same
CN104538363B (zh) Sonos闪存存储器的结构及制造方法
US20230238245A1 (en) Semiconductor structure and forming method thereof
CN104022066A (zh) 一种形成浅沟槽隔离的方法
WO2016029551A1 (zh) 制作薄膜晶体管的方法及薄膜晶体管
CN103928304B (zh) 一种多晶硅上小尺寸图形结构的制备方法
US20160276465A1 (en) Method of using an ion implantation process to prevent a shorting issue of a semiconductor device
KR100876806B1 (ko) 이중 패터닝 기술을 이용한 반도체 소자의 트랜지스터 형성방법
KR100672138B1 (ko) 플래쉬 메모리 소자의 제조방법
CN103887160A (zh) 控制栅极刻蚀方法
KR100571629B1 (ko) 반도체 소자 제조 방법
CN103515290A (zh) 双浅沟槽隔离工艺
CN104319255B (zh) 低温度系数多晶硅电阻的制造方法
CN105810568A (zh) 减少零层对准光罩使用的方法
CN104538360A (zh) 一种闪存的存储单元栅极制备方法
US20230420255A1 (en) Method of manufacturing semiconductor device
US20240186408A1 (en) Transistor structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant