CN104319255B - 低温度系数多晶硅电阻的制造方法 - Google Patents
低温度系数多晶硅电阻的制造方法 Download PDFInfo
- Publication number
- CN104319255B CN104319255B CN201410604403.7A CN201410604403A CN104319255B CN 104319255 B CN104319255 B CN 104319255B CN 201410604403 A CN201410604403 A CN 201410604403A CN 104319255 B CN104319255 B CN 104319255B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- type
- high resistance
- low
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 94
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000002513 implantation Methods 0.000 claims description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 12
- 239000012528 membrane Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种低温度系数多晶硅电阻的制造方法，步骤包括：1)硅衬底上生长多晶硅膜；2)P型低浓度掺杂；3)高阻多晶硅的光刻曝光显影，在高阻多晶硅以外区域进行N型掺杂；4)去除光刻胶，沉积氮化硅膜；5)一次刻蚀形成N型多晶硅和高阻多晶硅；6)浅掺杂漏注入，生长氮化硅，刻蚀掉字线上和高阻多晶硅上的氮化硅；7)对源漏和部分高阻多晶硅进行P型重掺杂，形成P型源漏和P型多晶硅。该方法通过互掺杂，在光刻版最少的情况下，在低温度系数多晶硅电阻的制造工艺中实现了高阻多晶硅、低阻P型多晶硅和N型多晶硅的同时形成。
Description
技术领域
本发明涉及集成电路制造领域，特别是涉及低温度系数多晶硅电阻的制造方法。
背景技术
目前市场上有很多要求电流精确控制的应用需求，即随温度变化电流波动极小，因此低温度系数电阻的应用非常广泛。如果在同一工艺中可以实现高阻多晶硅、低阻P型多晶硅和N型多晶硅，客户的应用和选择也会更加灵活。
在SONOS工艺中，为了极大程度上减少器件的面积，使用了自对准孔的技术，需要在多晶硅表面覆盖一层氮化硅薄膜作为接触孔刻蚀的阻挡层，用于保证接触孔刻蚀过程中多晶硅侧墙不被刻蚀，以防止多晶硅与接触孔的击穿。但同时带来的问题就是由于多晶硅表面氮化硅薄膜的存在，导致后续的源漏注入无法注进多晶硅中，不能同时形成N型和P型的多晶硅。
发明内容
本发明要解决的技术问题是提供一种低温度系数多晶硅电阻的制造方法，它可以同时形成高阻多晶硅、低阻P型多晶硅和N型多晶硅。
为解决上述技术问题，本发明的低温度系数多晶硅电阻的制造方法，步骤包括：
1)在已经形成阱的硅衬底上生长多晶硅膜；
2)在多晶硅膜表面进行P型低浓度掺杂；
3)进行高阻多晶硅的光刻曝光显影，并在高阻多晶硅以外区域进行N型掺杂；
4)去除光刻胶，沉积氮化硅膜；
5)在氮化硅膜表面用光刻胶定义出N型多晶硅和高阻多晶硅的光刻图形，一次刻蚀氮化硅膜和多晶硅膜，形成N型多晶硅和高阻多晶硅；
6)浅掺杂漏注入，生长氮化硅作为多晶硅侧墙；刻蚀掉字线上和高阻多晶硅上的氮化硅；
7)对源漏和部分高阻多晶硅进行P型重掺杂，形成P型源漏和P型多晶硅。
本发明通过互掺杂的方法，在光刻版最少的情况下，在低温度系数多晶硅电阻的制造工艺中实现了高阻多晶硅、低阻P型多晶硅和N型多晶硅的同时形成。
附图说明
图1～图8是本发明的低温度系数多晶硅电阻的制造方法的工艺流程示意图。
图中附图标记说明如下：
1：硅衬底
2：多晶硅薄膜
3、7：光刻胶
4：高阻多晶硅
5：N型多晶硅
6：氮化硅薄膜
8：P型多晶硅
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合附图，详述如下：
本实施例的低温度系数多晶硅电阻的制造方法，具体包括以下工艺步骤：
步骤1，在已经形成阱的硅衬底1上，采用低压化学气相沉积的方法生长的多晶硅薄膜2，作为后续N型多晶硅、P型多晶硅和高阻多晶硅的膜质。
步骤2，在多晶硅薄膜2表面，注入硼(B)，如图1所示，注入剂量为1～3E14个/cm2，注入能量为5～50Kev，使多晶硅表面形成P型低浓度掺杂，用于形成高阻多晶硅。
步骤3，在P型掺杂后的多晶硅上进行高阻多晶硅的光刻曝光显影，然后带着光刻胶3进行磷(P)注入，如图2所示，注入剂量为5～10E15个/cm2，注入能量为20～50Kev，使除高阻多晶硅以外的部分反向掺杂成N型多晶硅。
步骤4，去除高阻多晶硅离子注入的光刻胶3，然后采用低压化学气相沉积的方法沉积的氮化硅薄膜6，如图3所示，作为多晶硅刻蚀的硬质掩膜以及后续自对准孔刻蚀的侧向阻挡层，保护栅极侧墙不被完全刻蚀，防止自对准孔与栅极多晶硅的击穿。
步骤5，在氮化硅薄膜6表面用光刻胶7定义N型多晶硅以及高阻多晶硅的光刻图形，如图4所示，然后一次刻蚀氮化硅薄膜6与多晶硅薄膜2，形成N型多晶硅5和高阻多晶硅4，如图5所示。
步骤6，进行浅掺杂漏注入，生长多晶硅侧墙氮化硅，刻蚀多晶硅侧墙，并同时将高阻多晶硅4上的氮化硅膜刻蚀掉，如图6所示。多晶硅侧墙形成后，需要将字线上多晶硅上的氮化硅刻蚀掉，保证字线的连接孔与下面的多晶硅连通。
步骤7，涂布光刻胶7并显影，形成P型源漏和P型多晶硅的光刻图形，然后进行BF2注入，如图7所示，形成P型源漏和P型多晶硅8，如图8所示。BF2注入能量为10～50Kev个/cm2，注入剂量为1～5E15Kev。至此完成低温度系数多晶硅电阻的制造。
Claims (6)
1.低温度系数多晶硅电阻的制造方法，其特征在于，步骤包括：
1)在已经形成阱的硅衬底上生长多晶硅膜；
2)在多晶硅膜表面进行P型低浓度掺杂；
3)涂布光刻胶，进行光刻曝光、显影，定义出高阻多晶硅的图形，然后在高阻多晶硅以外区域进行N型掺杂；
4)去除光刻胶，沉积氮化硅膜；
5)在氮化硅膜表面用光刻胶定义出N型多晶硅和高阻多晶硅的光刻图形，一次刻蚀氮化硅膜和多晶硅膜，形成N型多晶硅和高阻多晶硅；
6)浅掺杂漏注入，生长氮化硅作为多晶硅侧墙；刻蚀掉字线上和高阻多晶硅上的氮化硅；
7)对源漏和部分高阻多晶硅进行P型重掺杂，形成P型源漏和P型多晶硅。
2.根据权利要求1所述的方法，其特征在于，步骤1)，采用低压化学气相沉积的方法生长的多晶硅膜。
3.根据权利要求1所述的方法，其特征在于，步骤2)，注入硼，注入剂量为1～3E14个/cm2，注入能量为5～50Kev。
4.根据权利要求1所述的方法，其特征在于，步骤3)，注入磷，注入剂量为5～10E15个/cm2，注入能量为20～50Kev。
5.根据权利要求1所述的方法，其特征在于，步骤4)，采用低压化学气相沉积的方法沉积的氮化硅膜。
6.根据权利要求1所述的方法，其特征在于，步骤7)，注入BF2，注入能量为10～50Kev个/cm2，注入剂量为1～5E15Kev。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410604403.7A CN104319255B (zh) | 2014-10-30 | 2014-10-30 | 低温度系数多晶硅电阻的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410604403.7A CN104319255B (zh) | 2014-10-30 | 2014-10-30 | 低温度系数多晶硅电阻的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104319255A CN104319255A (zh) | 2015-01-28 |
| CN104319255B true CN104319255B (zh) | 2017-06-06 |
Family
ID=52374466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410604403.7A Active CN104319255B (zh) | 2014-10-30 | 2014-10-30 | 低温度系数多晶硅电阻的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104319255B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106816433A (zh) * | 2015-12-01 | 2017-06-09 | 无锡华润上华半导体有限公司 | 一种多晶硅高阻的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103107159A (zh) * | 2011-11-11 | 2013-05-15 | 上海华虹Nec电子有限公司 | 可编程的多晶硅熔丝器件结构以及其工艺实现方法 |
| CN103811560A (zh) * | 2012-11-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 钳位二极管及其版图结构和其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258255A1 (en) * | 2007-04-23 | 2008-10-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electromigration Aggravated Electrical Fuse Structure |
| US8399959B2 (en) * | 2007-05-30 | 2013-03-19 | Broadcom Corporation | Programmable poly fuse |
-
2014
- 2014-10-30 CN CN201410604403.7A patent/CN104319255B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103107159A (zh) * | 2011-11-11 | 2013-05-15 | 上海华虹Nec电子有限公司 | 可编程的多晶硅熔丝器件结构以及其工艺实现方法 |
| CN103811560A (zh) * | 2012-11-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 钳位二极管及其版图结构和其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104319255A (zh) | 2015-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6499654B2 (ja) | シリコン基板上に堆積されたマスクの選択的エッチング方法 | |
| TWI528462B (zh) | 調整低溫多晶矽電晶體閥值電壓的方法 | |
| CN104347422B (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN104103515B (zh) | Pmos晶体管的制作方法与nmos晶体管的制作方法 | |
| TW201511182A (zh) | 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術 | |
| US20150076654A1 (en) | Enlarged fin tip profile for fins of a field effect transistor (finfet) device | |
| CN103887224A (zh) | 一种形成浅沟槽隔离的方法 | |
| CN103681454B (zh) | 半导体器件的隔离 | |
| US9419029B1 (en) | Method for manufacturing thin film transistor array substrate and thin film transistor array substrate for the same | |
| CN104319255B (zh) | 低温度系数多晶硅电阻的制造方法 | |
| CN106847698A (zh) | 半导体器件以及改善半导体器件性能的方法 | |
| CN103943486B (zh) | 多晶硅膜层形貌的形成方法 | |
| CN104752222B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN105931968B (zh) | 一种全耗尽绝缘层硅晶体管的形成方法 | |
| CN106298522B (zh) | 半导体结构的形成方法 | |
| CN106558494B (zh) | 半导体器件的形成方法 | |
| CN104009037B (zh) | 半导体器件及其制造方法 | |
| CN107910259B (zh) | 一种制备西格玛凹槽的方法 | |
| CN106328534B (zh) | Mos晶体管及其形成方法 | |
| US6974745B2 (en) | Method of manufacturing semiconductor device | |
| CN105845614A (zh) | 半导体器件及其制作方法 | |
| CN109638067A (zh) | 薄膜晶体管的制作方法以及薄膜晶体管 | |
| US20120015490A1 (en) | Methods of manufacturing semiconductor devices | |
| CN106033726B (zh) | 场效应晶体管的制作方法 | |
| CN103633028B (zh) | 半导体元件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |