CN103943486B - 多晶硅膜层形貌的形成方法 - Google Patents

多晶硅膜层形貌的形成方法 Download PDF

Info

Publication number
CN103943486B
CN103943486B CN201410174829.3A CN201410174829A CN103943486B CN 103943486 B CN103943486 B CN 103943486B CN 201410174829 A CN201410174829 A CN 201410174829A CN 103943486 B CN103943486 B CN 103943486B
Authority
CN
China
Prior art keywords
polycrystalline silicon
silicon membrane
etching
doping
oxic horizon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410174829.3A
Other languages
English (en)
Other versions
CN103943486A (zh
Inventor
王伟军
奚鹏程
杨冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201410174829.3A priority Critical patent/CN103943486B/zh
Publication of CN103943486A publication Critical patent/CN103943486A/zh
Application granted granted Critical
Publication of CN103943486B publication Critical patent/CN103943486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种多晶硅膜层形貌的形成方法，属于半导体技术领域。其包括：在衬底上形成一栅极氧化层，并在所述栅极氧化层之上形成一多晶硅膜层；对所述栅极氧化层之上的多晶硅膜层进行掺杂处理；根据掺杂处理后多晶硅膜层的掺杂浓度分布，对掺杂处理后的多晶硅膜层进行刻蚀处理，以形成均匀的多晶硅栅极形貌。本发明中，根据掺杂处理后多晶硅膜层的掺杂浓度分布通过调节刻蚀气体的流量比或分步刻蚀，影响横向刻蚀程度，从而减轻或消除多晶条的窄边情况，获得纵向宽度均匀一致的多晶线条，有利于后续工艺的进行。

Description

多晶硅膜层形貌的形成方法
技术领域
本发明属于半导体技术领域，具体地说，涉及一种多晶硅膜层形貌的形成方法。
背景技术
现有场效应晶体管的制造流程大致为：在基板上形成栅极绝缘层之后，再形成多晶硅膜层作为栅极膜层；之后对多晶硅膜层进行掺杂，以提高其导电性，然后对多晶硅膜层进行图形化形成栅极结构，最后对栅极两侧的衬底材料进行掺杂分别形成源极区与漏极区，从而最终完成场效应晶体管的制造。
在上述场效应晶体管的制造流程中，由于多晶栅极结构会直接影响到MOS晶体管的主要电学性能，因此，在工艺过程中需特别关注多晶栅极结构的各项指标。
在上述工艺流程中，对多晶硅膜层需要进行掺杂，调节其导电性。但是，受限于掺杂手段，杂质浓度在多晶硅膜层内是非均匀分布的。为了尽可能的使多晶硅膜层内的杂质浓度均匀分布，现有技术中对多晶硅膜层进行退火处理，以改善其分布。但退火处理也较难使杂质离子在多晶硅膜层内完全均匀分布。由于不同掺杂浓度多晶硅膜层的刻蚀特性不太一致，会影响最终所得多晶栅极形貌的均匀性，比如刻蚀形成的多晶条窄边，多晶条在纵向上宽度不一致等。
目前，为了获得均匀的多晶栅极形貌，通过调节刻蚀工艺中的刻蚀气体组分，如加入CF4，以降低刻蚀速率对掺杂浓度的敏感程度，可获得均匀的多晶栅极形貌。但是，这种方法会影响蚀刻后特征尺寸(After ETCH Inspection Critical Dimension，简称AEI CD)、过刻量的控制；同时反应副产物覆盖于光刻胶上，去除难度较大。
发明内容
本发明所要解决的技术问题是提供一种多晶硅膜层形貌的形成方法，用以解决多晶栅极形貌的均匀性问题，比如刻蚀形成的多晶条窄边，多晶条在纵向上宽度不一致等问题。
为了解决上述技术问题，本发明提供了一种多晶硅膜层形貌的形成方法，其包括：
在衬底上形成一栅极氧化层，并在所述栅极氧化层之上形成一多晶硅膜层；
对所述栅极氧化层之上的多晶硅膜层进行掺杂处理；
根据掺杂处理后多晶硅膜层的掺杂浓度分布，对掺杂处理后的多晶硅膜层进行刻蚀处理，以形成均匀的多晶硅膜层形貌。
优选地，在本发明的一实施例中，所述在衬底上形成一栅极氧化层包括：对所述衬底进行热氧化形成所述栅极氧化层。
优选地，在本发明的一实施例中，所述栅极氧化层之上形成一多晶硅膜层包括：通过低压化学气相淀积在所述栅极氧化层之上形成一多晶硅膜层。
优选地，在本发明的一实施例中，所述对多晶硅膜层进行掺杂处理包括：通过离子注入掺杂元素，完成对所述多晶硅膜层的掺杂处理。
优选地，在本发明的一实施例中，所述对掺杂处理后的所述多晶硅膜层进行刻蚀处理包括：对掺杂处理后的多晶硅膜层进行主刻蚀处理。
优选地，在本发明的一实施例中，所述对掺杂处理后的所述多晶硅膜层进行刻蚀处理包括：通过调节刻蚀气体的流量比对掺杂处理后的多晶硅膜层进行刻蚀处理。
优选地，在本发明的一实施例中，保持刻蚀气体总流量稳定，调节各刻蚀气体组分的流量来调节刻蚀气体的流量比。
优选地，在本发明的一实施例中，所述对掺杂处理后的所述多晶硅膜层进行刻蚀处理包括：通过分步刻蚀对掺杂处理后的多晶硅膜层进行刻蚀处理。
优选地，在本发明的一实施例中，所述对掺杂处理后的所述多晶硅膜层进行刻蚀处理包括轰击、过刻蚀处理。
与现有的方案相比，本发明中，对所述栅极氧化层之上的多晶硅膜层进行掺杂处理；之后，根据掺杂处理后多晶硅膜层的掺杂浓度分布，对掺杂处理后的多晶硅膜层进行刻蚀处理，以形成均匀的多晶硅膜层形貌。比如，根据掺杂处理后多晶硅膜层的掺杂浓度分布通过调节刻蚀气体的流量比或分步刻蚀，影响横向刻蚀程度，从而减轻或消除多晶条的窄边情况，获得纵向宽度均匀一致的多晶线条，有利于后续工艺的进行。在此过程中，仅需对刻蚀气体比如HBr、Cl2流量设置作局部调整，没有增加任何的工艺流程，不会对产能和成本产生明显影响。
附图说明
图1为本发明实施例一多晶硅膜层形貌的形成方法流程示意图；
图2为本发明实施例一经过步骤S101处理之后的半成品结构示意图；
图3为经过步骤S102处理之后的半成品结构示意图；
图4为本发明实施例一中多晶硅膜层的掺杂浓度分布示意图；
图5为在步骤S104处理之后的半成品结构示意图；
图6为现有技术形成的颈形多晶条示意图；
图7所示为应用场景一中刻蚀气体流量的变化曲线示意图；
图8所示为应用场景二中刻蚀气体流量的变化曲线示意图。
具体实施方式
以下结合附图和优选实施例对本发明的技术方案进行详细地阐述。应该理解，以下列举的实施例仅用于说明和解释本发明，而不构成对本发明技术方案的限制。
本发明下述实施例中，对所述栅极氧化层之上的多晶硅膜层进行掺杂处理；之后，根据掺杂处理后多晶硅膜层的掺杂浓度分布，对掺杂处理后的多晶硅膜层进行刻蚀处理，以形成均匀的多晶硅膜层形貌。比如，根据掺杂处理后多晶硅膜层的掺杂浓度分布通过调节刻蚀气体的流量比或分步刻蚀，影响横向刻蚀程度，从而减轻或消除多晶条的窄边情况，获得纵向宽度均匀一致的多晶线条，有利于后续工艺的进行。在此过程中，仅需对刻蚀气体比如HBr、Cl2流量设置作局部调整，没有增加任何的工艺流程，不会对产能和成本产生明显影响。
本发明的核心思想：
本发明实施例提供的多晶硅膜层形貌的形成方法，其核心思想是：首先，在衬底上形成一栅极氧化层，并在所述栅极氧化层之上形成一多晶硅膜层；之后，对所述栅极氧化层之上的多晶硅膜层进行掺杂处理；最后，根据掺杂处理后多晶硅膜层的掺杂浓度分布，对掺杂处理后的多晶硅膜层进行刻蚀处理，以形成均匀的多晶硅膜层形貌。
实施例一
图1为本发明实施例一多晶硅膜层形貌的形成方法流程示意图；如图1所示，其具体可以包括：
S101、在衬底上形成一栅极氧化层；
本实施例中，可以通过对所述衬底进行热氧化形成所述栅极氧化层。该栅极氧化层厚度为50～200A，优选为100A。具体参见图2，图2为本发明实施例一经过步骤S101处理之后的半成品结构示意图，衬底100上已经形成一层栅极氧化层101。
需要说明的是，形成栅极氧化层不局限于对衬底进行热氧化方式的方式，也可以根据工艺要求，采用其他方式。
S102、在所述栅极氧化层之上形成一多晶硅膜层；
本实施例中，考虑到低压化学气相淀积(Low Pressure Chemical VaporDeposition，简称LPCVD)具有生长速度快，成膜致密、均匀，装片容量大等特点，因此，通过低压化学气相淀积LPCVD在所述栅极氧化层之上形成一多晶硅膜层。该多晶硅膜层的厚度为2000～3000A，优选为2500A。参见图3，图3为经过步骤S102处理之后的半成品结构示意图，在栅极氧化层101之上形成了一多晶硅膜层102。采用硅烷气体通过LPCVD法直接沉积在衬底上，典型的沉积参数是：硅烷压力为13.3～26.6Pa，沉积温度Td＝580～630℃，生长速率5～10nm/min。
S103、对所述栅极氧化层之上的多晶硅膜层进行掺杂处理；
本实施例中，可以通过离子注入掺杂元素，完成对所述多晶硅膜层的掺杂处理。具体地，利用离子注入实现掺杂，以N型掺杂为例，选用掺杂元素为磷P、砷As。在此优选为磷；注入能量为80keV，剂量为1014/cm2。
与热扩散掺杂相比,离子注入掺杂的优点是:
1)离子注入可通过调节注入离子的能量和数量，精确控制掺杂的深度和浓度。特别是，当需要浅PN结和特殊形状的杂质浓度分布时，离子注入掺杂可保证其精确度和重复性。
2)离子注入的杂质分布准直性好(即横向扩展小)，有利于获得精确的浅条掺杂，可提高电路的集成度和成品率。
3)离子注入可实现大面积均匀掺杂并有高的浓度。
4)离子注入不受化学结合力、扩散系数和固溶度等的限制，能在任意所需的温度下进行掺杂。
5)离子注入可达到高纯度掺杂的要求，避免有害物质进入半导体材料，因而可以提高半导体器件的性能。
S104、根据掺杂处理后多晶硅膜层的掺杂浓度分布，对掺杂处理后的多晶硅膜层进行刻蚀处理，以形成均匀的多晶硅膜层形貌。
本实施例中，具体可以利用电化学技术，使用电化学电容-电压法来测量半导体材料的掺杂浓度分布。
本实施例中，如果步骤S104的掺杂处理是在不经热处理的情况下，注入掺杂的浓度一般按注入深度呈高斯分布，掺杂浓度分布参见图4，图4为本发明实施例一中多晶硅膜层的掺杂浓度分布示意图，其中距离多晶硅薄膜表面投影射程(Rp)处的浓度为极值，投影射程Rp约为980A，在其两侧浓度逐渐下降。
本实施例中，在步骤S104中，对掺杂处理后的所述多晶硅膜层进行刻蚀处理之前，先在多晶硅膜层102上涂覆有机抗反射薄膜(Bottom Anti Reflective Coating，简称BARC)103、光刻胶，然后进行曝光、显影形成光刻图形104，参见图5，图5为在步骤S104处理之后的半成品结构示意图，在多晶硅膜层102上涂覆有机抗反射薄膜BARC103、以及形成的光刻图形104。
下面对现有技术中形成不均匀多晶条做简要分析。
发明人在实现本发明的过程发现，由于掺杂浓度在膜层纵向的分布，使得不同深度的多晶硅刻蚀速率有所差异，尤其是在掺杂浓度极值的深度附近，速率差别更为明显。在对多晶硅膜层纵向刻蚀的同时，也存在一定的横向刻蚀，据此也会影响多晶线宽(CriticalDimension，简称CD)。而该掺杂浓度的差异，容易造成在高浓度区域横向刻蚀大，形成内凹的情况，最后形成颈形(necking)的多晶条，参见图6，图6为现有技术形成的颈形多晶条示意图。上述图6的情况在N型掺杂时表现得比较明显。图形化后的多晶硅膜层102即多晶条为颈形，这种颈形多晶条对后续工艺如膜层的沉积较为不利，易造成多晶条侧壁沉积膜层的厚度不均。
本实施例中，需要具体结合掺杂浓度分布出发，对多晶硅膜层进行刻蚀，以期获得侧壁平直的多晶条。
发明人在实现本发明的过程中发现，尽管常用的多晶刻蚀工艺可分为轰击(breakthrough)、主刻蚀(main etch，简称ME)、过刻蚀三步。但实质上，轰击主要是刻蚀有机抗反射薄膜BARC及清除多晶表面的自然氧化层，以利于后续刻蚀；过刻蚀实质上是将剩余的多晶膜层刻净并对栅极氧化层有适量的过刻。主刻蚀将刻蚀约70％的多晶硅膜层，因此，主刻蚀才影响多晶条的主体形貌，轰击和过刻蚀步骤对多晶硅膜层形貌的影响不大。
综上，本实施例中，通过调节刻蚀气体的流量比对掺杂处理后的多晶硅膜层进行刻蚀处理。具体地，保持刻蚀气体总流量稳定，调节各刻蚀气体组分的流量来调节刻蚀气体的流量比。
或者，通过分步刻蚀对掺杂处理后的多晶硅膜层进行刻蚀处理。
下面将结合具体的应用场景对本发明上述实施例做详细描述。
应用场景一：
在场景一中，是以调节刻蚀气体的流量比对掺杂处理后的所述多晶硅膜层进行刻蚀处理为例来进行说明。
以一具体的主刻蚀工艺参数为例：工艺压强10mtorr；TCP功率150W；偏置功率100W；刻蚀气体HBr流量180～220sccm，优选为200sccm；刻蚀气体Cl2流量40～60sccm，优选为50sccm；He-O2(氦氧混合气)流量8～12sccm，优选为10sccm；工艺时间设为70sec。
上述主刻蚀对非掺杂多晶硅可以刻蚀约1800A深度；对掺杂的多晶硅膜层则略深，可达1900A。在上述主刻蚀工艺中，通过调节HBr/Cl2流量比可以控制聚合物的产生量，从而影响横向刻蚀程度。
本应用场景一中，根据多晶层掺杂浓度分布调整主刻蚀工艺的HBr/Cl2流量比，从而保持稳定的刻蚀速率。
如掺杂后未进行热处理，参见图4，掺杂浓度极值出现在注入投影射程附近，深度约为900～1000A左右，在掺杂浓度极值两侧掺杂浓度逐渐降低。因此，可在掺杂浓度极值附近选用较高的HBr/Cl2流量比以减缓横向刻蚀。
在上述应用场景一中，如果可通过气体流量控制器(mass flow controller，简称MFC)实现气体流量的动态变化的话，则可以在主刻蚀过程中，使HBr/Cl2流量比按先上升后下降的趋势变化，将使横向刻蚀维持在一稳定的水平。参见图7，图7所示为应用场景一中刻蚀气体流量的变化曲线示意图，在0～30sec，HBr流量从210sccm增至230sccm，Cl2流量从50sccm降至30sccm；在30～70sec，HBr流量从230sccm降至210sccm，Cl2流量从30sccm增至50sccm。以上流量变化趋势均为线性，维持HBr+Cl2总流量稳定，有助于保持工艺压强的衡定。
如果注入掺杂后进行过热处理，则掺杂浓度分布将有变化，可以先确定掺杂浓度极值的深度，评估分布的基本状况。在设计主刻蚀具体工艺时，将HBr/Cl2流量比最大值设置在浓度极大值附近，以维持刻蚀速率的稳定。
应用场景二：
如果刻蚀设备无法通过气体流量控制器(mass flow controller，简称MFC)实现气体流量的动态变化的话，则可按多晶层掺杂浓度分布情况将主刻蚀分为3步：主刻蚀ME1：HBr流量210sccm，Cl2流量50sccm，时间20sec；主刻蚀ME2：HBr流量230sccm，Cl2流量30sccm，时间20sec；主刻蚀ME3：HBr流量210sccm，Cl2流量50sccm，时间30sec。
本应用场景二中，参见图8，图8所示为应用场景二中刻蚀气体流量的变化曲线示意图，即在浓度极大值附近选用较高HBr/Cl2流量比，可减轻横向刻蚀程度的差异。
需要说明的是，在上述应用场景一和二中，具体的工艺参数只是参考，本领域普通技术人员可以根据具体的主刻蚀工艺设备或者工艺条件，设置具体的刻蚀气体流量比，或者主刻蚀的分步数量。
需要说明的是，除HBr/Cl2流量比之外，动态调整其他参数如TCP功率、偏置功率、He-O2流量也可以对多晶膜层的横向刻蚀程度产生影响，也可以调整所获形貌。
上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (8)

1.一种多晶硅膜层形貌的形成方法，其特征在于，包括：
在衬底上形成一栅极氧化层，并在所述栅极氧化层之上形成一多晶硅膜层；
对所述栅极氧化层之上的多晶硅膜层进行掺杂处理，掺杂之后的多晶硅膜层中不同深度对应不同的掺杂浓度分布，确定掺杂浓度极值的深度；
根据掺杂处理后多晶硅膜层的掺杂浓度分布，通过调节刻蚀气体的流量比，对掺杂处理后的多晶硅膜层进行不同刻蚀气体比例的刻蚀处理，以控制横向刻蚀程度，最终形成纵向上宽度均匀且侧壁平直的多晶硅膜层形貌，其中，所述刻蚀气体包括HBr和Cl2，将HBr/Cl2流量比最大值设置在浓度极大值附近，以维持刻蚀速率的稳定。
2.根据权利要求1所述的方法，其特征在于，所述在衬底上形成一栅极氧化层包括：对所述衬底进行热氧化形成所述栅极氧化层。
3.根据权利要求1所述的方法，其特征在于，所述栅极氧化层之上形成一多晶硅膜层包括：通过低压化学气相淀积在所述栅极氧化层之上形成一多晶硅膜层。
4.根据权利要求1所述的方法，其特征在于，所述对多晶硅膜层进行掺杂处理包括：通过离子注入掺杂元素，完成对多晶硅膜层的掺杂处理。
5.根据权利要求1所述的方法，其特征在于，所述对掺杂处理后的多晶硅膜层进行刻蚀处理包括：对掺杂处理后的多晶硅膜层进行主刻蚀处理。
6.根据权利要求1所述的方法，其特征在于，保持刻蚀气体总流量稳定，调节各刻蚀气体组分的流量来调节刻蚀气体的流量比。
7.根据权利要求1所述的方法，其特征在于，所述对掺杂处理后的多晶硅膜层进行刻蚀处理包括：通过分步刻蚀对掺杂处理后的多晶硅膜层进行刻蚀处理。
8.根据权利要求1-7任一所述的方法，其特征在于，所述对掺杂处理后的多晶硅膜层进行刻蚀处理包括轰击、过刻蚀处理。
CN201410174829.3A 2014-04-28 2014-04-28 多晶硅膜层形貌的形成方法 Active CN103943486B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410174829.3A CN103943486B (zh) 2014-04-28 2014-04-28 多晶硅膜层形貌的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410174829.3A CN103943486B (zh) 2014-04-28 2014-04-28 多晶硅膜层形貌的形成方法

Publications (2)

Publication Number Publication Date
CN103943486A CN103943486A (zh) 2014-07-23
CN103943486B true CN103943486B (zh) 2018-11-09

Family

ID=51191097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410174829.3A Active CN103943486B (zh) 2014-04-28 2014-04-28 多晶硅膜层形貌的形成方法

Country Status (1)

Country Link
CN (1) CN103943486B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762067A (zh) * 2014-12-16 2016-07-13 中芯国际集成电路制造(上海)有限公司 栅极的制作方法及半导体器件
CN112289676B (zh) * 2020-03-11 2023-06-13 深圳方正微电子有限公司 一种去除半导体器件制造中的多晶硅残留的方法
CN111599814B (zh) * 2020-06-11 2023-04-18 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101372745A (zh) * 2007-08-20 2009-02-25 中芯国际集成电路制造(上海)有限公司 调整蚀刻偏差的方法
CN102184852A (zh) * 2011-03-15 2011-09-14 上海集成电路研发中心有限公司 双掺杂多晶硅刻蚀方法
CN102867743A (zh) * 2012-09-17 2013-01-09 上海华力微电子有限公司 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法
CN103354205A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 提高多晶硅栅极刻蚀工艺稳定性的方法
CN103377901A (zh) * 2012-04-28 2013-10-30 无锡华润上华科技有限公司 多晶硅栅极的形成方法
CN103390546A (zh) * 2012-05-08 2013-11-13 无锡华润上华科技有限公司 一种多晶硅栅电极的离子注入方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881578B (zh) * 2012-10-12 2016-05-04 上海华力微电子有限公司 多晶硅栅极刻蚀方法
CN103346075A (zh) * 2013-06-08 2013-10-09 上海华力微电子有限公司 改进离子掺杂多晶硅栅极刻蚀工艺的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101372745A (zh) * 2007-08-20 2009-02-25 中芯国际集成电路制造(上海)有限公司 调整蚀刻偏差的方法
CN102184852A (zh) * 2011-03-15 2011-09-14 上海集成电路研发中心有限公司 双掺杂多晶硅刻蚀方法
CN103377901A (zh) * 2012-04-28 2013-10-30 无锡华润上华科技有限公司 多晶硅栅极的形成方法
CN103390546A (zh) * 2012-05-08 2013-11-13 无锡华润上华科技有限公司 一种多晶硅栅电极的离子注入方法
CN102867743A (zh) * 2012-09-17 2013-01-09 上海华力微电子有限公司 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法
CN103354205A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 提高多晶硅栅极刻蚀工艺稳定性的方法

Also Published As

Publication number Publication date
CN103943486A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN101752208B (zh) 半导体高压终端结构及其制造方法
TWI528462B (zh) 調整低溫多晶矽電晶體閥值電壓的方法
JP2016537816A (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
CN102263032B (zh) 具有嵌埋应变诱发材料的晶体管
CN105118807B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
US9236255B2 (en) Methods for forming three dimensional NAND structures atop a substrate
CN103943486B (zh) 多晶硅膜层形貌的形成方法
CN104241110A (zh) 利用氟掺杂形成半导体设备结构的方法及半导体设备结构
CN103413823B (zh) 超级结晶体管及其形成方法
CN103137449B (zh) 栅极的制作方法、晶体管的制作方法
TW201916121A (zh) 半導體裝置的形成方法
CN109037074A (zh) 一种晶体管的制作方法
US9577034B2 (en) Compensation devices
US8937021B2 (en) Methods for forming three dimensional NAND structures atop a substrate
CN104241128B (zh) 一种垂直SiGe FinFET的制备方法
CN106449761B (zh) 半导体器件的形成方法
TWI240317B (en) Method of inhibiting degradation of gate oxide film
CN103839775A (zh) 选区GeSn层及其形成方法
CN104319255B (zh) 低温度系数多晶硅电阻的制造方法
CN103972105A (zh) 具有SiGe沟道的MOSFET及其形成方法
CN103839789A (zh) 选区SiGeSn层及其形成方法
KR100839656B1 (ko) Ｐｎ 접합 방법 및 그 구조
TWI692873B (zh) 高電子遷移率電晶體元件及其製造方法
CN106960791B (zh) 晶体管及其形成方法
CN104733446B (zh) 半导体电阻结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant