CN112289676B - 一种去除半导体器件制造中的多晶硅残留的方法 - Google Patents

一种去除半导体器件制造中的多晶硅残留的方法 Download PDF

Info

Publication number
CN112289676B
CN112289676B CN202010165517.1A CN202010165517A CN112289676B CN 112289676 B CN112289676 B CN 112289676B CN 202010165517 A CN202010165517 A CN 202010165517A CN 112289676 B CN112289676 B CN 112289676B
Authority
CN
China
Prior art keywords
semiconductor
semi
etching treatment
finished
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010165517.1A
Other languages
English (en)
Other versions
CN112289676A (zh
Inventor
陈定平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Founder Microelectronics Co Ltd filed Critical Shenzhen Founder Microelectronics Co Ltd
Priority to CN202010165517.1A priority Critical patent/CN112289676B/zh
Publication of CN112289676A publication Critical patent/CN112289676A/zh
Application granted granted Critical
Publication of CN112289676B publication Critical patent/CN112289676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种去除半导体器件制造中的多晶硅残留的方法，所述方法包括如下步骤：提供含有多晶硅残留的半导体半成品，对所述半导体半成品进行预刻处理得到第一半导体半成品；其中，所述预刻处理的过程采用HBr和SF6的混合气体进行处理；对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品；其中，所述主刻处理的过程采用Cl2和HBr的混合气体进行处理；该方法有效地解决了多晶硅残留的问题，同时也避免了对半导体半成品多晶硅层形貌造成损伤，适合广泛应用于工业生产。

Description

一种去除半导体器件制造中的多晶硅残留的方法
技术领域
本发明涉及半导体芯片制造的干刻领域，尤其涉及一种去除半导体器件制造中的多晶硅残留的方法。
背景技术
半导体芯片是指在半导体基材上进行加工图形，杂质掺杂，然后金属布线，制成的能实现某种功能的半导体器件。半导体器件很多用到Gate Poly结构，Gate Poly干刻是重要的干刻工艺。如附图1，当DMOS、IGBT等器件的多晶硅(Poly)厚度大于6000A时，干刻后常出现点状多晶硅(Poly)残留。Poly是导体，点状多晶硅(Poly)残留不仅影响表观，严重的会导致漏电，造成器件失效。
DMOS器件、绝缘栅双极型晶体管(IGBT)等产品的多晶硅(Poly)厚度较厚，一般大于6000A，多晶硅(Poly)干刻后经常出现的点状残留机理众说纷纭，有人认为是前面的PolyDoping/Implant造成的表面沾污或氧化层残留导致，有人认为是Poly光刻的残留导致……我们认为是多晶硅(Poly)厚度大于6000A时表面晶粒较大，干刻无法消除大晶粒导致。
发明内容
本发明的目的在于提供一种去除半导体器件制造中的多晶硅残留的方法，旨在解决现有技术中多晶硅的厚度超过6000A时，多晶硅的晶粒会变大且表面粗糙，导致多晶硅残留且形貌不平整的问题。
为实现上述发明目的，本发明采用的技术方案如下：
一种去除半导体器件制造中的多晶硅残留的方法，所述方法包括如下步骤：
提供含有多晶硅残留的半导体半成品，对所述半导体半成品进行预刻处理得到第一半导体半成品；其中，所述预刻处理采用HBr和SF6的混合气体作为刻蚀气体；
对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品；其中，所述主刻处理采用Cl2和HBr的混合气体作为刻蚀气体。
本发明提供了一种去除半导体器件制造中的多晶硅残留的方法，将提供的含有多晶硅残留的半导体半成品依次进行预刻处理和主刻处理，其中，预刻处理的过程是采用HBr和SF6的混合气体作为刻蚀气体，由于SF6气体的化学活性较强，能够提高预刻处理的速率，保证快速干刻掉半导体半成品残留的多晶硅；同时混合了HBr气体，作为半导体半成品的保护气体，与SF6气体协同作用，保证多晶硅层在SF6气体快速预刻处理过程中的形貌较好，保证了在整个预刻处理过程中预刻速率较高且均匀，较好地保证干刻掉残留的多晶硅且避免对半导体半成品形貌的损伤；进一步，进行预刻处理后，再进行主刻处理，其中，主刻处理采用Cl2和HBr的混合气体作为刻蚀气体，采用用Cl2和HBr的混合气体进行主刻处理，能够提高反应速率，并且增加生产物的信号量，有利于对终点信号量的识别以及时停止主刻处理，保持得到的半导体材料多晶硅层形成平整的形貌，避免出现“中间高两边低”，有效地解决了多晶硅残留的问题，同时也避免了对半导体材料多晶硅层形貌造成损伤，适合广泛应用于工业生产。
附图说明
图1是本发明背景技术提供的当多晶硅(Poly)厚度大于6000A时，干刻后常出现点状多晶硅(Poly)残留。
图2是本发明实施例1制备得到的产品的显微镜暗场图。
图3是本发明实施例1制备得到的产品的电镜图。
图4是本发明对比例1制备得到的产品的显微镜暗场图。
图5是本发明对比例1制备得到的产品的电镜图。
具体实施方式
为使本发明实施例的目的、技术方案和技术效果更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。结合本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本发明实例提供一种去除半导体半导体器件制造中的多晶硅残留的方法，所述方法包括如下步骤：
S01.提供含有多晶硅残留的半导体半成品，对所述半导体半成品进行预刻处理得到第一半导体半成品；其中，所述预刻处理采用HBr和SF6的混合气体作为刻蚀气体；
S02.对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品；其中，所述主刻处理采用Cl2和HBr的混合气体作为刻蚀气体。
本发明提供了一种去除半导体器件制造中的多晶硅残留的方法，将提供的含有多晶硅残留的半导体半成品依次进行预刻处理和主刻处理，其中，预刻处理的过程是采用HBr和SF6的混合气体作为刻蚀气体，由于SF6气体的化学活性较强，能够提高预刻处理的速率，保证快速干刻掉半导体半成品残留的多晶硅；同时混合了HBr气体，作为半导体半成品的保护气体，与SF6气体协同作用，保证多晶硅层在SF6气体快速预刻处理过程中的形貌较好，保证了在整个预刻处理过程中预刻速率较高且均匀，较好地保证干刻掉残留的多晶硅且避免对半导体半成品的损伤；进一步，进行预刻处理后，再进行主刻处理，其中，主刻处理采用Cl2和HBr的混合气体进行处理，采用用Cl2和HBr的混合气体作为刻蚀气体，能够提高反应速率，并且增加生产物的信号量，有利于对终点信号量的识别以及时停止主刻处理，保持得到的到半导体材料多晶硅层形成平整的形貌，避免出现“中间高两边低”，有效地解决了多晶硅残留的问题，同时也避免了对半导体材料多晶硅层形貌造成损伤，适合广泛应用于工业生产。
具体的，在上述步骤S01中，提供含有多晶硅残留的半导体半成品。优选的，所述含有多晶硅残留的半导体半成品的多晶硅的厚度大于6000A。由于半导体半成品的多晶硅的厚度大于6000A时，多晶硅的晶粒会变大，且多晶硅的表面会变粗糙，以至于当对多晶硅的厚度大于6000A的材料进行干刻处理时，其干刻处理的速率会较慢，对终点进行分析，绝大部分区域完成刻蚀时这些点并未刻净，会有多晶硅的残留，因此需要采用本申请所述的去除半导体半成品上的多晶硅残留的方法对残留的多晶硅进行处理。在本发明优选实施例中，选用多晶硅的厚度大于6000A的半导体半成品进行试验。
具体的，对所述半导体半成品进行预刻处理得到第一半导体半成品；进行预刻处理的主要目的是将残留的多晶硅进行干刻。其中，所述预刻处理的过程采用HBr和SF6的混合气体作为刻蚀气体。SF6气体是一种无色、无臭、无毒、不燃的稳定气体，它的分子量为146.07，在20℃和0.1MPa时密度为6.1kg/m3，约为空气密度的5倍；在常温常压下为气态，其临界温度为45.6℃，三相点温度为-50.8℃，常压下升华点温度为-63.8℃。六氟化硫分子结构呈八面体排布，键合距离小、键合能高，其化学活性较强，能够提高预刻处理的速率，保证快速干刻掉半导体半成品残留的多晶硅；同时混合了HBr气体，作为半导体半成品的保护气体，与SF6气体协同作用，保证多晶硅层在SF6气体快速预刻处理过程中的形貌较好，保证了在整个预刻处理过程中预刻速率较高且均匀，较好地保证干刻掉残留的多晶硅且避免对半导体半成品的损伤。若仅添加SF6气体，未添加HBr气体，则半导体半成品在进行预刻处理的过程中，缺乏保护气体对其进行保护，在SF6气体较高预刻处理的效率下处理，会影响多晶硅表面的形貌；若仅添加HBr气体，未添加SF6气体，则无法快速干刻掉残留的多晶硅，影响了产品的使用。
优选的，所述HBr和SF6的混合气体中，所述HBr和SF6的气体流量比为(8.55～9.45)：(6.65～7.35)。采用所述气体流量比的混合气体进行预刻处理，能够保证预刻处理的速率较快，且能够保证样品形成的形貌不受太大的影响，在整个过程中，保持较好的多晶硅层平整的形貌，保证了半导体半成品的产品质量，降低了预刻处理的废品率。在本发明优选实施例中，所述HBr和SF6的气体流量比为9:7；当所述HBr和SF6的气体流量比为9:7时，能够保证预刻处理的速率快且效果佳，一方面可快速干刻掉残留的多晶硅，另一方面可保证多晶硅层的形貌不受影响。
进一步优选的，对所述半导体半成品进行预刻处理得到第一半导体半成品的步骤中，所述HBr气体的通气量为40～50sccm，所述SF6气体的通气量为30～40sccm。进一步保证了HBr和SF6的混合气体的具体通气量，提高预刻处理的效率以及保持较好的多晶硅层平整的形貌。在本发明优选实施例中，对所述半导体半成品进行预刻处理得到第一半导体半成品的步骤中，所述HBr气体的通气量为45sccm，所述SF6气体的通气量为35sccm。
优选的，对所述半导体半成品进行预刻处理得到第一半导体半成品的步骤中，所述预刻处理的速率为3000～3400A/min。提供化学活性较强的SF6气体，并协同保护气体HBr的混合气体进行预刻处理，能够保证所述预刻处理的速率为3000～3400A/min，保证在较短时间内对残留的多晶硅进行干刻。保持较高的预刻处理速率，能够较好地保持多晶硅层平整的形貌。若预刻处理的速率太低，则预刻处理的时间较长，时间较长，会影响多晶硅层平整的形貌，不利于后续使用；若预刻处理的速率过高，则会导致预刻处理不干净，无法确保完全干刻掉残留的多晶硅。
优选的，对所述半导体半成品进行预刻处理得到第一半导体半成品的步骤中，所述预刻处理的时间为60～100秒。保证预刻处理的时间为60～100秒，若预刻处理的时间太短，则残留的多晶硅无法完全干刻；若预刻处理的时间过长，则会影响多晶硅层平整的形貌，不利于后续使用。
优选的，对所述半导体半成品进行预刻处理得到第一半导体半成品的步骤中，还包括限定：所述预刻处理的压力为50～55mT；所述预刻处理的功率为400～410W；所述预刻处理的磁场强度为10～12G。进一步限定所述预刻处理的压力、功率以及磁场强度，与所述混合气体同时使用，方可保证在整个预刻处理过程中预刻速率较高且均匀，较好地保证干刻掉残留的多晶硅且避免对半导体半成品形貌的损伤。
在本发明优选实施例中，对所述半导体半成品进行预刻处理得到第一半导体半成品的步骤中，所述预刻处理的设置参数如下：通入气体流量分别为45sccm和35sccm的HBr和SF6的混合气体，设置压力为50mT，功率为400W，磁场强度为10G，预刻处理时间60～100秒，进行预刻处理。
具体的，在上述步骤S02中，对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品；进一步，将进行预刻处理已经除去多晶硅的多晶硅层再进行主刻处理，主刻处理的目的主要是保证多晶硅层良好的形貌，保证产品能够广泛应用。
具体的，所述主刻处理的过程采用Cl2和HBr的混合气体作为刻蚀气体；其中，主刻处理采用Cl2和HBr的混合气体进行处理，采用Cl2和HBr的混合气体进行主刻处理，能够提高反应速率，并且增加生产物的信号量，有利于对终点信号量的识别以及时停止主刻处理，保持得到的到去除多晶硅残留的半导体半成品多晶硅层形成平整的形貌，避免出现“中间高两边低”，有效地解决了多晶硅残留的问题，同时也避免了对半导体半成品多晶硅层形貌造成损伤，适合广泛应用于工业生产。
优选的，所述Cl2和HBr的混合气体中，所述Cl2和HBr的气体流量比为(4.75～5.25)：(3.8～4.2)；控制所述Cl2和HBr的气体流量比，进一步保证混合气体的流量，保证多晶硅层表面形貌平整，保证不会出现“中间高两边低”的形态，同时保证主刻速率均匀。采用上述气体流量比的Cl2和HBr混合气体，不会与氧化层发生反应，有利于避免对半导体半成品多晶硅层形貌造成损伤，适合广泛应用于工业生产。在本发明优选实施例中，所述Cl2和HBr的气体流量比为5：4，在气体流量比为5：4的情况下，能够保证平衡多晶硅材料的形貌，并且对终点信号进行捕捉，满足工艺的要求。
进一步优选的，对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品的步骤中，所述Cl2气体的通气量为40～50sccm，所述HBr气体的通气量为30～40sccm。进一步保证了Cl2和HBr的混合气体的具体通气量，保证平衡多晶硅材料的形貌且满足工艺要求。在本发明优选实施例中，对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品的步骤中，所述Cl2气体的通气量为50sccm，所述HBr气体的通气量为40sccm。
优选的，对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品的步骤中，所述主刻处理的压力为125～135mT。提高主刻处理过程中的压力，增加生成物的信号量，有利于捕捉终点信号。在本发明优选实施例中，所述主刻处理的压力为130mT。若主刻处理的压力过小，则处理过程中生成物的信号量较弱，不利于捕捉终点信号，不利于形成较好的形貌。
进一步优选的，对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品的步骤中，所述主刻处理的功率为440～460W；所述主刻处理的磁场强度为30～32G。进一步限定所述主刻处理的功率以及磁场强度，与所述混合气体、压力同时使用，保证在整个主刻处理过程中预刻速率较高且均匀，保证主刻处理得到的产品相貌优异，提高了加工效率和良品率。
在本发明优选实施例中，对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品的步骤中，所述主刻处理的设置参数如下：通入气体流量分别为50sccm和40sccm的Cl2和HBr的混合气体，设置压力为130mT，功率为400W，磁场强度为30G，并设置终点信号EPD(Endpoint)以终止主刻处理。
下面以具体实施例的内容进一步进行说明。
实施例1
提供含有多晶硅残留的半导体半成品，对所述半导体半成品进行预刻处理得到第一半导体半成品；其中，所述预刻处理的过程采用HBr和SF6的混合气体进行处理；所述预刻处理的设置参数如下：通入气体流量分别为45sccm和35sccm的HBr和SF6的混合气体，设置压力为50mT，功率为400W，磁场强度为10G，预刻处理时间60～100秒；
对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品；其中，所述主刻处理的过程采用Cl2和HBr的混合气体进行处理，所述主刻处理的设置参数如下：通入气体流量分别为50sccm和40sccm的Cl2和HBr的混合气体，设置压力为130mT，功率为450W，磁场强度为30G，并设置终点信号EPD(Endpoint)以终止主刻处理。
对比例1
提供半导体半成品，对所述半导体半成品进行预刻处理得到第一半导体半成品；其中，所述预刻处理的过程采用CF4气体进行处理；所述预刻处理的设置参数如下：通入气体流量为35sccm的CF4气体，设置压力为50mT，功率为400W，磁场强度为10G，预刻处理时间20秒；
对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品；其中，所述主刻处理的过程采用Cl2和HBr的混合气体进行处理，所述主刻处理的设置参数如下：通入气体流量分别为40sccm和60sccm的Cl2和HBr的混合气体，设置压力为100mT，功率为300W，磁场强度为30G，并设置终点信号EPD(Endpoint)以终止主刻处理。
结果分析
针对上述实施例1和对比例1得到的产品进行分析，首先，针对上述实施例1得到的产品进行分析，由图2可得，图2是上述实施例1的方法制备得到的产品，在显微镜暗场的观察下，没有多晶硅残留；由图3可得，图3是上述实施例1的方法制备得到的产品的电镜分析图，从图中可以检测得到由实施例1制备得到的产品形貌平整，通过测量，其产品两边的角度为82°，因此，由实施例1制备得到的产品没有多晶硅残留，同时产品的形貌平整，适合广泛应用于工业生产。
其次，针对上述对比例1得到的产品进行分析，由图4可得，图4是上述对比例1的方法制备得到的产品，在显微镜暗场的观察下，存在有多晶硅残留，其中，残留的多晶硅均采用圆圈进行标记；由图5可得，图5是上述对比例1的方法制备得到的产品的电镜分析图，从图中可以检测得到由对比例1制备得到的产品形貌不够平整，通过测量，其产品两边的角度为76°，产品形貌不佳，不利于应用于工业生产。
因此，本发明提供了一种去除半导体器件制造中的多晶硅残留的方法，将提供的含有多晶硅残留的半导体半成品依次进行预刻处理和主刻处理，其中，预刻处理的过程是采用HBr和SF6的混合气体作为刻蚀气体，由于SF6气体的化学活性较强，能够提高预刻处理的速率，保证快速干刻掉半导体半成品残留的多晶硅；同时混合了HBr气体，作为半导体半成品的保护气体，与SF6气体协同作用，保证多晶硅层在SF6气体快速预刻处理过程中的形貌较好，保证了在整个预刻处理过程中预刻速率较高且均匀，较好地保证干刻掉残留的多晶硅且避免对半导体半成品形貌的损伤；进一步，进行预刻处理后，再进行主刻处理，其中，主刻处理采用Cl2和HBr的混合气体作为刻蚀气体，采用用Cl2和HBr的混合气体进行主刻处理，能够提高反应速率，并且增加生产物的信号量，有利于对终点信号量的识别以及时停止主刻处理，保持得到的半导体材料多晶硅层形成平整的形貌，避免出现“中间高两边低”，有效地解决了多晶硅残留的问题，同时也避免了对半导体材料多晶硅层形貌造成损伤，适合广泛应用于工业生产。
仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种去除半导体器件制造中的多晶硅残留的方法，其特征在于，所述方法包括如下步骤：
提供含有多晶硅残留的半导体半成品，对所述半导体半成品进行预刻处理得到第一半导体半成品；其中，所述预刻处理采用HBr和SF6的混合气体作为刻蚀气体；所述含有多晶硅残留的半导体半成品的多晶硅的厚度大于6000A；所述HBr和SF6的混合气体中，HBr和SF6的气体流量比为(8.55～9.45)：(6.65～7.35)；所述预刻处理的速率为3000～3400A/min；所述预刻处理的时间为60～100秒；
对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品；其中，所述主刻处理采用Cl2和HBr的混合气体作为刻蚀气体；所述Cl2和HBr的混合气体中，Cl2和HBr的气体流量比为(4.75～5.25)：(3.8～4.2)；所述Cl2气体的通气量为40～50sccm，所述HBr气体的通气量为30～40sccm；所述主刻处理的压力为125～135mT。
2.根据权利要求1所述的去除半导体器件制造中的多晶硅残留的方法，其特征在于，对所述半导体半成品进行预刻处理得到第一半导体半成品的步骤中，所述HBr气体的通气量为40～50sccm，所述SF6气体的通气量为30～40sccm。
3.根据权利要求1所述的去除半导体器件制造中的多晶硅残留的方法，其特征在于，对所述半导体半成品进行预刻处理得到第一半导体半成品的步骤中，所述预刻处理的压力为50～55mT；和/或，
所述预刻处理的功率为400～410W；和/或，
所述预刻处理的磁场强度为10～12G。
4.根据权利要求1所述的去除半导体器件制造中的多晶硅残留的方法，其特征在于，对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品的步骤中，所述主刻处理的功率为440～460W；和/或，
所述主刻处理的磁场强度为30～32G。
CN202010165517.1A 2020-03-11 2020-03-11 一种去除半导体器件制造中的多晶硅残留的方法 Active CN112289676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010165517.1A CN112289676B (zh) 2020-03-11 2020-03-11 一种去除半导体器件制造中的多晶硅残留的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010165517.1A CN112289676B (zh) 2020-03-11 2020-03-11 一种去除半导体器件制造中的多晶硅残留的方法

Publications (2)

Publication Number Publication Date
CN112289676A CN112289676A (zh) 2021-01-29
CN112289676B true CN112289676B (zh) 2023-06-13

Family

ID=74420153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010165517.1A Active CN112289676B (zh) 2020-03-11 2020-03-11 一种去除半导体器件制造中的多晶硅残留的方法

Country Status (1)

Country Link
CN (1) CN112289676B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943486A (zh) * 2014-04-28 2014-07-23 上海集成电路研发中心有限公司 多晶硅膜层形貌的形成方法
WO2020008703A1 (ja) * 2019-04-19 2020-01-09 株式会社日立ハイテクノロジーズ プラズマ処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792708A (en) * 1996-03-06 1998-08-11 Chartered Semiconductor Manufacturing Pte Ltd. Method for forming residue free patterned polysilicon layers upon high step height integrated circuit substrates
JP3252780B2 (ja) * 1998-01-16 2002-02-04 日本電気株式会社 シリコン層のエッチング方法
JP3891087B2 (ja) * 2002-09-27 2007-03-07 ヤマハ株式会社 ポリシリコンエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943486A (zh) * 2014-04-28 2014-07-23 上海集成电路研发中心有限公司 多晶硅膜层形貌的形成方法
WO2020008703A1 (ja) * 2019-04-19 2020-01-09 株式会社日立ハイテクノロジーズ プラズマ処理方法

Also Published As

Publication number Publication date
CN112289676A (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
EP1780779A2 (en) A plasma for patterning advanced gate stacks
US3909325A (en) Polycrystalline etch
KR100232664B1 (ko) 반도체장치의 제조방법 및 반도체 제조장치
US8753528B2 (en) Etchant for controlled etching of Ge and Ge-rich silicon germanium alloys
US20050211375A1 (en) Method of manufacturing a semiconductor device
CN112289676B (zh) 一种去除半导体器件制造中的多晶硅残留的方法
JPH0496222A (ja) 半導体装置の製造方法
KR101641740B1 (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
CN103000520B (zh) Mos表面栅极侧壁层的刻蚀方法
CN109830461A (zh) 显示面板及其制作方法、蚀刻系统
KR20090081545A (ko) 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN102148152B (zh) 高掺杂注入光刻胶的剥离工艺
US9570582B1 (en) Method of removing dummy gate dielectric layer
CN114420558A (zh) 一种有效的选择性去除氮化硅的湿法蚀刻方法
KR20170066299A (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR20160099525A (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
CN108364866B (zh) 非晶硅表面处理方法
CN107293474B (zh) 集成电路金属连线及其制备方法
CN109243973A (zh) 一种刻蚀碳化硅的方法
TWI842220B (zh) 可拉伸複合電極及其製作方法
CN110129056B (zh) 用于集成电路的蚀刻剂组合物
CN112216770A (zh) 一种大发光角度衬底的加工方法
JP2003519912A (ja) エッチング及びアッシングフォトレジスト除去プロセス
KR920010429B1 (ko) 반도체 소자의 폴리머 제거방법
KR100701687B1 (ko) 게이트전극 식각방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant