CN104241110A - 利用氟掺杂形成半导体设备结构的方法及半导体设备结构 - Google Patents

利用氟掺杂形成半导体设备结构的方法及半导体设备结构 Download PDF

Info

Publication number
CN104241110A
CN104241110A CN201410250079.3A CN201410250079A CN104241110A CN 104241110 A CN104241110 A CN 104241110A CN 201410250079 A CN201410250079 A CN 201410250079A CN 104241110 A CN104241110 A CN 104241110A
Authority
CN
China
Prior art keywords
semiconductor device
dielectric layer
grid
gate dielectric
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410250079.3A
Other languages
English (en)
Other versions
CN104241110B (zh
Inventor
A·扎卡
R·严
N·萨赛特
E·M·巴齐齐
J·亨治尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN104241110A publication Critical patent/CN104241110A/zh
Application granted granted Critical
Publication of CN104241110B publication Critical patent/CN104241110B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及利用氟掺杂形成半导体设备结构的方法及半导体设备结构，提供形成在先进技术节点的半导体设备结构的方法以及在先进技术节点的各个半导体设备结构，亦即，小于100纳米。在一些示范具体实施例中，在图案化栅极电介层结构及多晶硅层用以形成栅极结构以及在栅极结构相对两侧植入源极及漏极区之前，执行氟植入制程用以至少于形成于电介层结构上方的多晶硅层中植入氟。

Description

利用氟掺杂形成半导体设备结构的方法及半导体设备结构
技术领域
本发明大致有关于集成电路，且更特别的是，有关于具有有氟掺杂分布的栅极结构的半导体设备结构以及形成相应半导体设备结构的方法。
背景技术
现今集成电路(IC)大部份用多个互连的场效晶体管(FET)实现，也称为金属氧化物半导体场效晶体管(MOSFET)或简称MOS晶体管。通常，现今集成电路是用形成于有给定表面积的半导体基板上的数百万个MOS晶体管实现。
基本上，MOS晶体管用作电子开关元件，其中通过通道区(形成于MOS晶体管的源极及漏极区之间)的电流是用通常配置于通道区上方的栅极电极控制，与所考量的是PMOS晶体管还是NMOS晶体管无关。特别是，用超过所谓临界电压(Vt)的电压施加至栅极电极来改变晶体管的导电状态。一般而言，临界电压十分依赖晶体管的性质，例如大小、材料等等。
为了建造有更多晶体管及更快半导体设备的集成电路，半导体技术的研发针对超大型集成电路(ULSI)，这导致IC的尺寸不断减少，因此，MOS晶体管有减少的尺寸。在此，关键尺寸(CD)用已被视为对在制造的设备的正确操作很重要的线或空间的宽度或长度尺寸表示，此外，该尺寸决定设备效能。在现今半导体技术中，微电子装置的CD已逼近深次微米规范(deep sub-micron regime)以便持续地满足更快及更低耗电半导体设备的需求，即所谓的低功率设备，这允许制造先进的微处理器及数位电路。一般而言，尝试提供有改良高能量效率的半导体设备结构。
不过，随着半导体设备及设备特征变小以便符合先进集成密度所设定的要求，习用制造技术已被推到极限，这对它们要在目前要求尺度做出有精确定义的特征的能力而言是种挑战。结果，随着半导体设备持续地减少尺寸，开发人员会面对愈来愈多由于缩放限制引起的挑战及限制。
通常，在用于实现IC结构的微晶片上设有数百万个个别半导体设备，例如PMOS晶体管或NMOS晶体管。由于晶体管效能至关重要地取决于数个因素，例如，临界电压，因此很容易看出控制晶片效能的高度重要性。因此，控制晶片效能一般需要维持控制个别晶体管的许多参数，特别是被强力缩放的半导体设备。例如，半导体晶片上的晶体管结构的临界电压的偏差会强烈影响制造整个晶片的可靠性。为了确定晶片上的晶体管设备有可靠的可控性，每个晶体管的临界电压的明确调整必须保持高度的准确性。由于单单就临界电压而言已与许多因素有关，因此必须提供被小心控制的加工流程用以制造可靠地符合所有这些因素的晶体管设备。
实务上，常提供制成的晶片给客户有所谓的技术平台，其中许多电气参数将会由设备几何的函数来规定。在这点上，临界电压变化对于设备几何的相依性，特别是对于栅极长度的相依性，为待规定参数的重要例子。
图1简单示意图示半导体设备的长度(L，单位微米)与线性临界电压(VtLin，单位伏特)的关系。如图1所示，按比例缩小晶体管设备的长度尺寸会诱发VtLin的上升(roll-up)或下降(roll-off)。例如，从1微米左右的长度尺寸开始，预期在缩小到约72纳米时会有大约0.1V的VtLin上升。
在讨论临界电压对于栅极长度的相依性时，大多数人认为所谓的短通道效应及反短通道效应为重要因素，因为它们在较小的尺度变得愈来愈重要。在此，阱剂量(well dosage)、晕环剂量(halo dosage)及延伸区剂量的相对强度依序可能强烈地影响反短通道效应。在习用设备工程中，尝试小心地选择尽可能满足设备效能准则的植入设定，同时临界电压对于栅极长度的相依性有合理的表现。不过，这不允许让临界电压对于栅极长度的相依性主动调整至所欲程度，因为在效能准则(广义上，其涵盖临界电压、导通电流、关闭电流等等)支配植入设定的可能范围时，它只是植入设定的结果。
特别是，先进高k金属栅极技术中有不同阈值特点的所有设备(低临界电压或LVT设备，超低阈值或SLVT设备，正常临界电压或RVT设备，以及高临界电压或HVT设备)都有反短通道效应。实务上，尚未提出用以减少上述劣化效应而不使设备效能恶化的解决方案。
考虑到以下说明可了解，尽管理论上借由改变阱植入、晕环植入及源极/漏极延伸区植入的植入设定可得到临界电压对于栅极长度有稳定及较平坦的相依性，然而不可能同时改善所有的效能准则。因此，实务上，此类方法只提供有限的空间供调整临界电压对于栅极长度的相依性，大部份会以较低的设备效能为代价。
美国专利公开案第2010/0148271号有关于一种用于减少栅极泄露及控制临界电压偏移的方法，其借由植入氟离子于栅极电介质内。此效果基于以下观察：在NMOS设备的氟植入剂量增加1x1015原子/cm2时临界电压增加6.7mV(NMOS上升)，同时PMOS设备的临界电压在氟植入剂量增加1x1015原子/cm2时增加20mV(PMOS上升)。在美国专利公开案第2010/0148271号的架构中，PMOS与NMOS设备的临界电压可借由适当地升高PMOS设备相对于NMOS设备的临界电压而予以匹配。
美国专利公开案第2005/0136579号揭示一种用于制造1/f噪声减少的金属氧化物晶体管的方法，其借由植入氟掺杂物于多晶硅层内、借由热退火法使氟掺杂物扩散到形成于多晶硅层下面的栅极电介材料层以及随后形成栅极电极。
不过，这些习用方法基本上是升高临界电压，然而先进半导体设备是想要低效能及低耗电量。因此，在先进技术节点处期望持续压低半导体设备的临界电压。
期望提供在更小技术节点处的技术，其致能减少半导体设备的临界电压的变化。
期望提供一种方法允许微调临界电压对于栅极长度的相依性而不劣化其余的效能指标。此外，期望提供临界电压对于栅极长度有稳定及平坦的相依性而又同时满足高设备效能准则先进要求的半导体设备结构。
发明内容
为供基本理解本发明的一些态样，提出以下简化的总结。此总结并非本发明的穷举式总览。它不是想要识别本发明的关键或重要元件或者是描绘本发明的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细的说明的前言。
本揭示内容大体针对一种形成在先进技术节点的半导体设备结构的方法，以及所得到的半导体设备。
在本揭示内容的一个具体实施例中，提供一种形成半导体设备结构的方法。该方法包括：形成栅极电介层结构于半导体基板的表面上方，形成多晶硅层于该栅极电介层结构上方，执行氟植入制程用以至少于该多晶硅层内植入氟，借由图案化该栅极电介层结构及该多晶硅层而形成栅极结构，以及形成源极及漏极区于该栅极结构的相对两侧，其中该栅极结构沿着从该源极/漏极区延伸到该漏极/源极区的方向的最小尺寸小于约100纳米。
在本揭示内容的另一具体实施例，提供一种形成栅极长度小于35纳米的NMOS设备的方法，其中该方法包括：提供具有硼掺杂物分布靠近其表面的半导体基板，形成栅极电介层结构及多晶硅层于该表面上方，执行氟植入制程用以建立氟掺杂物分布于该多晶硅、该栅极电介层堆叠中以及于靠近该基板的该表面的该半导体基板内，之后，借由对该多晶硅层及该栅极电介层结构施加图案化制程而形成栅极结构。
在本揭示内容的又一具体实施例中，提供一种半导体设备结构，该半导体设备结构包含半导体基板，形成于该半导体基板上方的栅极结构，该栅极结构包含栅极层堆叠及侧壁间隔体结构，其中该栅极层堆叠包含栅极电介层及多晶硅层，以及在该栅极结构的相对两侧形成源极及漏极区，其中该栅极结构具有实质形成于该栅极层堆叠中的氟掺杂物分布，以及其中该栅极层堆叠沿着从该源极/漏极区延伸到该漏极/源极区的方向的最小尺寸小于约100纳米。
附图说明
参考以下结合附图的说明可明白本揭示内容，其中类似的元件以相同的元件符号表示。
图1示意图示习用半导体设备的线性临界电压与相应栅极长度的已知关系；
图2示意图示针对不同氟植入剂量的RVT型低效能NMOS设备的线性临界电压对于栅极长度值的相依性；
图3的示意图示针对各种氟植入剂量的RVT型超低效能NMOS设备的临界饱和电压对于栅极长度的相依性；
图4a至图4d示意图示针对各种氟植入剂量的HVT、RVT、LVT及SLVT型超低效能NMOS设备的临界饱和电压对于栅极长度的相依性；
图5a至图5d示意图示针对各种氟植入剂量的HVT、RVT、LVT及SLVT型超低效能NMOS设备的通用曲线；
图6a至图6e的横截面图根据本揭示内容的示范具体实施例示意图示形成半导体设备结构的方法；以及
图7的图形表示根据本揭示内容的示范具体实施例示意图示在栅极电极的区域中的氟掺杂物分布。
尽管本发明允许做成各种修改及替代形式，本文仍以附图为例图示几个本发明的特定具体实施例且详述其中的细节。不过，应了解本文所描述的特定具体实施例不是想要把本发明限定成本文所揭示的特定形式，反而是，本发明是要涵盖落入由权利要求书定义的本发明精神及范畴内的所有修改、等价及替代性陈述。
符号说明
115                  栅极材料层
201-209              曲线
301-309              曲线
401-409              曲线
503、523、543、563   菱形测量点
505、525、545、565   方形测量点
515、535、555、573   方形测量点的平均值
513、533、553、575   菱形测量点的平均值
600                  半导体设备结构
605                  硅基板
610                  栅极电介层结构
615                  栅极材料层
620、625             厚度
630                  氟植入制程
635                  植入氟的栅极电介层结构
637                  栅极电介层结构
639                  氟杂质
645                  植入氟的多晶硅
647                  栅极材料
649                  氟杂质
650                  图案化制程
660                  侧壁间隔体结构
670                  源极及漏极区
672                  源极及漏极延伸区
674                  栅极长度
680                  掺杂阱
710                  曲线
720                  栅极电介层结构
730                  栅极材料
740                  半导体基板
760                  双箭头。
具体实施方式
以下描述本发明的各种示意具体实施例。为了清楚说明，本专利说明书没有描述实际具体实作的所有特征。当然，应了解，在开发任一此类的实际具体实施例时，必需做许多与具体实作有关的决策以达成开发人员的特定目标，例如遵循与系统相关及商务有关的限制，这些都会随着每一个具体实作而有所不同。此外，应了解，此类开发即复杂又花时间，但对本技艺一般技术人员而言在阅读本揭示内容后将会是例行工作。
图示系统具体实施例的附图为半图解式且不按比例绘制，特别是，图中有些尺寸只为了图示清楚而加以夸大。同样，尽管附图中的视图为了便于描述而大体以相同的方向图示，然而大部份是用任意的方式描绘附图。大体而言，可用任何方位操作本发明的具体实施例。
揭示及描述具有一些共用特征的多个具体实施例，为了阐明及便于图解说明、描述及理解，为求描述方便起见，相同及类似的特征通常用相同的元件符号表示。为求描述方便起见，用一个或多个共用图表描述各种不同的具体实施例。应了解，这不是旨在赋予任何其他意义或提供本发明的任何限制。以第一具体实施例、第二具体实施例等等来编号的具体实施例是为了便于描述而非旨在赋予任何其他意义或提供本发明的限制。
此时以参照附图来描述本发明。示意图示于附图的各种结构、系统及装置是仅供解释以及避免熟谙此艺者所习知的细节混淆本发明。尽管如此，仍纳入附图用来描述及解释本揭示内容的示范实施例。应使用与相关技艺技术人员所熟悉的意思一致的方式理解及解释用于本文的字汇及片语。本文没有特别定义的术语或片语(亦即，与熟谙此艺者所理解的普通或惯用意思不同的定义)是想要用术语或片语的一致用法来暗示。在这个意义上，希望术语或片语具有特定的意思时(亦即，不同于熟谙此艺者所理解的意思)，则会在本专利说明书中以明确地提供特定定义的方式清楚地陈述用于该术语或片语的特定定义。
集成电路(IC)可设计成有数百万个晶体管。许多IC是用也被称作场效晶体管(FET)或MOSFET的金属氧化物半导体(MOS)晶体管设计。虽然严格地说，用语“MOS晶体管”指有金属栅极电极及氧化物栅极绝缘体的装置，然而该用语在本文用来指称含有导电栅极电极(不论是金属还是其他导电材料)的任何半导体设备，该导电栅极电极位于栅极绝缘体(不论是氧化物还是其他绝缘体)上方，接着，该栅极绝缘体位于半导体基板上方。熟谙此艺者了解，MOS晶体管可制作成为P型通道MOS晶体管或PMOS晶体管以及成为N型通道晶体管或NMOS晶体管，两者可作成具有或不具有移动率增强应力特征或应变诱发特征。熟谙此艺者了解，可描述与拉伸模量有关的应力及应变。电路设计者可用带有应力及不带有应力的PMOS及NMOS晶体管混合及匹配装置类型，以利用各种装置类型的最佳特性以使它们最佳地适合所设计的电路。
在描述以下附图时，会根据本揭示内容的各种示范具体实施例，说明半导体设备结构及用以形成半导体设备的方法。所述制程步骤、程序及材料仅被视为设计成可向本技艺一般技术人员图解说明实施本发明方法的示范具体实施例。不过，应了解，本发明不受限于所述示范具体实施例。半导体设备及半导体设备结构的图示部份可能只包含单一MOS结构，然而熟谙此艺者会了解到，集成电路的实际实作可包含大量的这种结构。制造半导体设备及半导体设备结构的各种步骤为众所周知，因此为求说明简洁，本文只简述许多习知的步骤，或完全省略而不提供众所周知的制程细节。
再参考图1的示意图及以上的对应说明。应了解，即使用于制造半导体设备的制程流程在某一尺度是稳定的，使得在该尺度制造半导体设备时可调整确定的临界电压，但只是把制程流程转移到尺度更小的更先进技术节点并无法产生在更小尺度有等效受控的临界电压的半导体设备。在每个尺度，必须重新开发策略以符合先进的要求。本发明人了解，就取决于栅极长度L的临界电压Vt而言，在代表当前半导体设备(如标准样本设备所示)的记录上，相对于产品的良好组构是由平坦的Vt-L分布给出。
在本揭示内容的数个态样中，有可能减少半导体设备(NMOS设备为较佳，但不限于)的临界电压的反短通道效应，此借由在制程流程的特定位置处实现特定的氟掺杂物分布。以此方式，相较于由栅极长度变化所诱发的习用临界电压变化，可实现临界电压对于栅极长度有期望的相依性，其大幅度地变平坦而不影响长通道临界电压以及使短通道设备效能劣化。
根据本揭示内容的示范具体实施例，增加在半导体设备的基板/栅极电介质介面处的氟浓度。根据本发明的特殊示范具体实施例，氟植入在沉积多晶硅层后执行，在制造MOSFET设备的制程流程中，该多晶硅层用作在栅极电介层结构上方的栅极材料。据信，高剂量氟在MOSFET设备的基板与栅极电介质的介面处沉淀成空氟丛集(vacancy fluorinecluster)，这会抑制在硼杂质邻域中的间隙浓度多余量(interstitialconcentration excess)，例如NMOS半导体设备的基板常引进硼杂质以便形成P阱。接着，受抑制的间隙浓度多余量允许减少硼的热扩散，这导致可正面地修改从介面开始引进基板向下到设备相关部份的硼分布。
图2示意图示用RVT型超低效能NMOS设备做出的示意测量结果，所述RVT型超低效能NMOS设备有约900纳米的宽度以及经受不同的氟植入。图2的图形图示线性临界电压VtLin与栅极长度LG的关系。在不同栅极长度做出数个测量值。在此，借由测量用作标准样本设备的习知半导体设备的VtLin-LG图(特别是在没有氟分布下)而得到用元件符号201表示的曲线。用元件符号203表示的曲线对应至暴露于以约2x1015原子/cm2的剂量的氟植入多晶硅的半导体设备的测量值。用元件符号205表示的曲线对应至多晶硅经受以约2x1015原子/cm2剂量的氟植入的半导体设备。用元件符号207表示的曲线对应至经受约3x1015原子/cm2剂量的氟植入的半导体设备。用元件符号209表示的曲线对应至多晶硅经受约3x1015原子/cm2剂量的氟植入的半导体设备。
图2显示，当增加栅极长度为1微米的半导体设备结构的氟植入剂量时，线性临界电压VtLin会实质增加(这与在说明图1时提及的基本了解相符)。不过，对栅极长度约30纳米或更小的半导体设备结构而言并非如此，其中相对于标准样本设备，线性临界电压VtLin会随着氟植入剂量增加而意外减少。当比较栅极长度约有100纳米的半导体设备结构的曲线201至209的部份与栅极长度约有30纳米的半导体设备结构的曲线201至209的部份时，容易看到，例如，曲线209(对应至氟剂量有3.5x1015原子/cm2的半导体设备结构)的斜度小于栅极长度小于100纳米的标准样本设备的曲线201的斜度。曲线SP111、SP112、SP113代表根据基于实际硅的Spice模型得到的曲线。
因此，熟谙此艺者由图2可明白，对于栅极长度小于100纳米的半导体设备结构，线性临界电压对于栅极长度VtLin(LG)的相依性变平坦，藉此可减少线性临界电压由于栅极长度变化所导致的变化。
图3的图形图示本发明人用RVT型超低效能NMOS设备以不同栅极长度LG测量饱和临界电压VtSAT所得到的测量值。在此，借由测量用作标准样本设备的习知半导体设备的VtLin与LG(特别是在没有氟分布下)而得到用元件符号301表示的曲线。用元件符号303表示的曲线对应至用暴露于以约2x1015原子/cm2剂量的氟植入多晶硅的半导体设备做出的测量值。用元件符号305表示的曲线对应至经受约2x1015原子/cm2剂量的氟植入多晶硅的半导体设备。用元件符号307表示的曲线对应至经受约3x1015原子/cm2剂量的氟植入的半导体设备。用元件符号309表示的曲线对应至经受约3.5x1015原子/cm2剂量的氟植入多晶硅的半导体设备。曲线SP114、SP115、SP116代表根据基于实际硅的Spice模型得到的曲线。
熟谙此艺者可明白，VtLin与VtSAT二者都可以约3.5x1015原子/cm2或更多的剂量得到取决于栅极长度的临界电压充分扁平(flatten)的效果。
图4a至图4d针对例如HVT设备(图4a)、LVT设备(图4b)、RVT设备(图4c)及SLVT设备(图4d)的不同Vt特点以曲线图示VtSAT对于栅极长度LG的相依性。在此，借由测量用作标准样本设备的习知半导体设备的VtLin-LG图(特别是在没有氟分布下)而得到用元件符号401表示的曲线。用元件符号403表示的曲线对应至暴露于以约2x1015原子/cm2剂量的氟植入多晶硅的半导体设备的测量值。用元件符号405表示的曲线对应至经受以约2x1015原子/cm2剂量的氟植入多晶硅的半导体设备。用元件符号407表示的曲线对应至经受以约3x1015原子/cm2剂量的氟植入的半导体设备。用元件符号409表示的曲线对应至经受以约3.5x1015原子/cm2剂量的氟植入多晶硅的半导体设备。曲线SP117至SP1118代表根据基于实际硅的Spice模型得到的曲线。
基本上，VtSAT对于栅极长度LG的相依性随着氟植入剂量递减而改变而较不明显，这可从图4a至图4d看出。特别是，分别对于每个不同Vt特点及相应的NMOS设备，确定栅极长度约1微米的半导体设备的临界电压会实质随着氟植入剂量增加而提高。在栅极长度减到100纳米或更小时，特别是约30纳米或更小，VtSAT倾向随着氟植入剂量增加而实质减少。因此，图4a至图4d显示本揭示内容可提供对所有NMOS设备及Vt特点都有效的一般技术。
图5a至图5d的图形相较于用作标准样本设备的习知半导体设备表示经受氟植入的HVT、LVT、RVT及SLVT型NMOS设备的测量结果(图5a中为方形测量点505，图5b中为545，图5c中为525，图5d中为565)。选择约有3.5x1015原子/cm2的氟植入剂量(图5a中为菱形测量点503，图5b中为543，图5c中为523，图5d中为563)。此外，用栅极长度小于35纳米(特别是，栅极长度26纳米、30纳米及34纳米)的半导体设备进行测量。图5a至图5d的每个图表显示被标准化为不同栅极长度的不同IOFF-IDSAT测量点。方形测量点的平均值用星号表示(在图5a中为元件符号515，图5b中为元件符号555，图5c中为元件符号535，图5d中为元件符号573)。菱形测量点的平均值用星号表示(图5a中为元件符号513，图5b中为元件符号553，图5c中为元件符号533，图5d中为元件符号575)。借由用3.5x1015原子/cm2的植入剂量使氟加入多晶硅，漏极饱和电流IDSAT会增加及/或关闭电流IOFF减少。因此，图5a至图5d的图形表示显示，对于所有的不同NMOS类型，在有或无氟植入分布下，可预期相同的效能，不然的话，可实现效能改善。
用图6a至图6e描述的本揭示内容的各种示范具体实施例是有关于形成半导体设备结构的方法，相较于习知半导体设备，所述半导体设备结构在栅极长度改变时有减少的临界电压变化。
图6a图示在早期制造阶段的半导体设备结构600，其中半导体设备结构600包含硅基板605以及形成于半导体基板605上方的栅极电介层结构610。半导体基板605可为块状基板或可用绝缘体上硅(SOI)组构实作者。栅极电介层结构610可由一层或多层电介质材料层构成，例如氧化硅材料、氮化硅材料、高k电介材料及彼等的组合。
图6b图示在更进一步制造阶段的图6a的半导体设备结构600。栅极材料层615，例如由多晶硅或另一习知栅极材料形成者，是形成于栅极电介层结构610上方。在本发明的示意实施例中，栅极材料层115用习知程序(例如低压化学气相沉积法(LPCVD)等等)沉积于栅极电介层结构610上。栅极材料层615的厚度620可考虑到待于后面阶段执行的氟植入制程的设定而加以选择，以便防止氟直接植入于栅极电介层结构610而破坏栅极电介层结构的晶体结构。这在栅极电介层结构中有高k材料时特别重要，例如在所谓的“先形成栅极”技术中。因此，在某些较佳具体实施例中，栅极材料层615有至少约50纳米的最小厚度620，约100纳米较佳，以及约150纳米更佳。熟谙此艺者会明白，栅极电介层结构605的厚度范围可在约1至50纳米之间。当然，熟谙此艺者会了解，如有必要，厚度620及625以及待于后面阶段执行的氟植入步骤使用的植入能量可配合地调整以确保氟只植入多晶硅层615以避免栅极电介层结构610有任何损伤。
图6c图示在氟植入制程630期间植入氟掺杂物至少于多晶硅层615内时部份完成的半导体设备结构600。在本发明的示意实施例中，掺杂物可由氟或氟化硼构成，例如二氟化硼BF2+、三氟化硼或彼等的混合物。
在一些特定示范具体实施例中，可以用使得氟不会直接植入栅极电介层结构610的剂量及能量植入氟掺杂物。根据本发明的示意实施例，氟剂量至少可约有3x1015原子/cm2。根据本发明的特定示意实施例，氟植入剂量可在约3x1015原子/cm2至约5x1015原子/cm2的范围内。
在本发明的一些特定示范具体实施例中，可选择在1至100keV之间的加速能量(acceleration energies)，这取决于植入物种等等。在本发明的特定示意实施例中，可选择约在1至50keV范围内的加速能量。在较佳实施例中，可选择约在1至25keV范围内的加速能量。在更佳实施例中，可选择约在5至20keV范围内的加速能量。
图6d图示在更进一步制造阶段的半导体设备结构600，其中氟至少植入于多晶硅层615(参考图6c)而产生植入氟的多晶硅645。或者，氟也可植入栅极电介层结构610(参考图6c)以产生植入氟的栅极电介层结构635。熟谙此艺者明白，根据一些示范具体实施例，多晶硅645可配置于栅极电介质610(未图示)上方。或者，多晶硅645可配置于栅极电介层结构635上方。
如图示，在氟植入制程630(图6c)执行后，可应用图案化制程650于如图6d所示的半导体设备结构600以便形成栅极电极结构(图6e)。熟谙此艺者会明白，图案化制程650，例如，可包含以下适当步骤：沉积遮罩层，图案化遮罩层，经由遮罩层执行适当的蚀刻步骤，移除遮罩层，诸如此类。
如图6e所示，可执行额外的习知程序以形成其他的设备组件，包括掺杂阱680、源极及漏极区670、源极及漏极延伸区672、以及覆盖由栅极电介层结构637及栅极材料647构成的栅极层堆叠的侧壁的侧壁间隔体结构660。栅极材料647可对应至其中有氟杂质649(为了便于图解说明，只示意图示)的掺氟多晶硅材料645(图6d)。在本发明的特定示范具体实施例中，栅极电介层结构637可内含氟杂质639。不过，这对本揭示内容不构成任何限制，而且熟谙此艺者会明白，栅极电介层结构637或者可不加入氟杂质639(未图示)。熟谙此艺者会明白，如图6e所示的半导体设备结构的栅极长度(用双箭头674表示)范围可在100纳米或更小，在50纳米或更小的范围内较佳，在35纳米或更小的范围内更佳。
本揭示内容建议在可执行用以活化掺杂物(例如源极/漏极及/或晕环掺杂物)、修复晶体损伤等等的最终退火顺序之前，有从形成栅极材料层(例如，多晶硅沉积步骤(poly deposition step))开始一直到形成源极及漏极(因此在栅极图案化之后)的额外氟植入。熟谙此艺者会明白，在所述制程步骤或顺序期间，不应用高热预算为较佳。例如，较佳为在形成源极及漏极区之前以及在最终退火之前，用等于或小于800℃的温度，600℃为较佳，只形成相对冷的间隔体。
熟谙此艺者会明白，在考量的是NMOS设备结构时，硼植入制程(未图示)可在图6c的植入制程630之前执行。在本发明的示范具体实施例中，硼分布可在形成栅极电介层结构610之前形成于半导体基板605内。
在示范具体实施例中，例如在图6a至图6e说明时提及的至少一个半导体设备结构600的半导体设备，在制造的半导体设备可包含低临界电压NMOS设备及/或超低临界电压NMOS设备及/或正常临界电压NMOS设备及/或高临界电压NMOS设备。
图7根据本揭示内容的特定示范具体实施例示意图示氟分布。具体而言，曲线710描绘氟浓度对于距离Y(由栅极电介层结构720的介面测量至底下半导体基板740)的相依性。栅极材料730描绘于栅极电介层结构720左边。因此，如图7所示的浓度分布是对应至沿着本揭示内容的一段栅极电极沿着其高度方向绘出的氟杂质分布，该高度方向经界定成其取向与半导体基板中有栅极材料配置于其上方的表面的法线方向平行。如图7所示，在离介面约有50纳米或更小处，有约1021原子/cm3的最大氟浓度。在栅极电介层结构720内，氟杂质的浓度可约有1020原子/cm3或更小，以及约高于1019原子/cm3。在介面处，氟浓度急剧下降，用双箭头760表示。
熟谙此艺者会明白，如以上所解释的，栅极电介层结构720中及在介面处的氟浓度分布建议氟沉积成为空氟丛集。
本揭示内容以各种态样提供形成在先进技术节点的半导体设备结构的方法以及在先进技术节点的各个半导体设备结构，亦即，小于100纳米。在一些示范具体实施例中，在图案化栅极电介层结构及多晶硅层用以形成栅极结构以及在栅极结构相对两侧植入源极及漏极区之前，执行氟植入制程用以至少于形成于电介层结构上方的多晶硅层中植入氟。
以上所揭示的特定具体实施例均仅供图解说明，因为熟谙此艺者在受益于本文的教导后显然可以不同但等价的方式来修改及实施本发明。例如，可用不同的顺序完成以上所提出的制程步骤。此外，除非在权利要求书有提及，不希望本发明受限于本文所示的构造或设计的细节。因此，显然可改变或修改以上所揭示的特定具体实施例而所有此类变体都被认为仍然是在本发明的范畴与精神内。

Claims (20)

1.一种形成半导体设备结构的方法，包含：
形成栅极电介层结构于半导体基板的表面上方；
形成多晶硅层于该栅极电介层结构上方；
执行氟植入制程用以至少于该多晶硅层中植入氟；
借由图案化该栅极电介层结构及该多晶硅层而形成栅极结构；以及
在该栅极结构的相对两侧形成源极及漏极区；
其中，该栅极结构沿着从该栅极结构的一侧上的源极/漏极区延伸至该栅极结构的另一侧上的漏极/源极区的方向的最小尺寸小于约100纳米。
2.根据权利要求1所述的方法，其特征在于，该氟植入制程包括具有大于约2x1015原子/cm2的剂量的氟植入步骤。
3.根据权利要求2所述的方法，其特征在于，该剂量约为3x1015原子/cm2。
4.根据权利要求1所述的方法，其特征在于，该最小尺寸小于约50纳米。
5.根据权利要求4所述的方法，其特征在于，该最小尺寸小于约35纳米。
6.根据权利要求1所述的方法，其特征在于，该栅极电介层结构包含高k电介材料、氧化硅材料及功函数调整材料中的至少一者。
7.根据权利要求1所述的方法，更包括：在执行该氟植入制程之前，执行硼植入制程。
8.根据权利要求7所述的方法，其特征在于，在形成该栅极电介层结构之前，执行该硼植入制程。
9.根据权利要求1所述的方法，其特征在于，在形成所述源极及漏极区之前，该半导体设备结构暴露于实质小于约800℃的温度。
10.一种形成具有栅极长度小于35纳米的NMOS设备的方法，包含：
提供具有硼掺杂物分布靠近其表面的半导体基板；
形成栅极电介层结构及多晶硅层于该表面上方；
执行氟植入制程用以建立氟掺杂物分布于该多晶硅和该栅极电介层堆叠中以及于靠近该基板的该表面的该半导体基板内；以及之后
借由对该多晶硅层及该栅极电介层结构施加图案化制程而形成栅极结构。
11.根据权利要求10所述的方法，其特征在于，该氟植入制程的植入能量经选定成靠近该多晶硅层与该栅极电介层结构的介面形成该氟掺杂物分布的最大值。
12.根据权利要求10所述的方法，其特征在于，该栅极电介层结构内的氟浓度大于该基板内的氟浓度。
13.一种半导体设备结构，包含：
半导体基板；
形成于该半导体基板上方的栅极结构，该栅极结构包含栅极层堆叠及侧壁间隔体结构，其中，该栅极层堆叠包含栅极电介层及多晶硅层；以及
形成于该栅极结构的相对两侧的源极及漏极区；
其中，该栅极结构具有实质形成于该栅极层堆叠中的氟掺杂物分布；以及
其中，该栅极层堆叠沿着从该栅极结构的一侧上的源极/漏极区延伸至该栅极结构的另一侧上的漏极/源极区的方向的最小尺寸小于约100纳米。
14.根据权利要求13所述的半导体设备结构，其特征在于，该最小尺寸小于约50纳米。
15.根据权利要求14所述的半导体设备结构，其特征在于，该最小尺寸小于约35纳米。
16.根据权利要求13所述的半导体设备结构，其特征在于，该氟掺杂物分布的最大浓度值靠近该高k电介层与该多晶硅层的介面。
17.根据权利要求16所述的半导体设备结构，其特征在于，该最大浓度值实质约1020原子/cm3至约1021原子/cm3。
18.根据权利要求16所述的半导体设备结构，其特征在于，氟在该栅极电介层中的浓度约1019原子/cm3至约1020原子/cm3，以及氟在该基板中的该浓度约1019原子/cm3或实质小于1019原子/cm3。
19.根据权利要求16所述的半导体设备结构，其特征在于，该半导体设备结构包含低临界电压NMOS设备、超低临界电压NMOS设备、正常临界电压NMOS设备及高临界电压NMOS设备中的至少一者。
20.根据权利要求16所述的半导体设备结构，其特征在于，该栅极电介层至少包含高k电介材料层。
CN201410250079.3A 2013-06-06 2014-06-06 利用氟掺杂形成半导体设备结构的方法及半导体设备结构 Expired - Fee Related CN104241110B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/911,857 2013-06-06
US13/911,857 US9263270B2 (en) 2013-06-06 2013-06-06 Method of forming a semiconductor device structure employing fluorine doping and according semiconductor device structure

Publications (2)

Publication Number Publication Date
CN104241110A true CN104241110A (zh) 2014-12-24
CN104241110B CN104241110B (zh) 2017-04-12

Family

ID=52004760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410250079.3A Expired - Fee Related CN104241110B (zh) 2013-06-06 2014-06-06 利用氟掺杂形成半导体设备结构的方法及半导体设备结构

Country Status (3)

Country Link
US (1) US9263270B2 (zh)
CN (1) CN104241110B (zh)
TW (1) TWI524436B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704959B2 (en) * 2013-05-21 2017-07-11 Massachusetts Institute Of Technology Enhancement-mode transistors with increased threshold voltage
JP6234173B2 (ja) * 2013-11-07 2017-11-22 ルネサスエレクトロニクス株式会社 固体撮像素子の製造方法
US9455321B1 (en) * 2015-05-06 2016-09-27 United Microelectronics Corp. Method for fabricating semiconductor device
US10522344B2 (en) * 2017-11-06 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with doped gate dielectrics
TWI835915B (zh) * 2019-11-05 2024-03-21 聯華電子股份有限公司 金屬閘極電晶體的製作方法
KR102696648B1 (ko) * 2019-12-05 2024-08-19 삼성전자주식회사 이미지 장치 및 그 제조 방법
US11462625B2 (en) * 2020-02-20 2022-10-04 Asahi Kasel Microdevices Corporation Semiconductor device having fluorine in the interface regions between the gate electrode and the channel

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748131A (en) 1987-02-06 1988-05-31 The Aerospace Corporation Method for increasing radiation hardness of MOS gate oxides
US5726087A (en) 1992-04-30 1998-03-10 Motorola, Inc. Method of formation of semiconductor gate dielectric
US5712208A (en) 1994-06-09 1998-01-27 Motorola, Inc. Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
US5683946A (en) 1995-12-01 1997-11-04 National Science Counsil Method for manufacturing fluorinated gate oxide layer
US5605848A (en) 1995-12-27 1997-02-25 Chartered Semiconductor Manufacturing Pte Ltd. Dual ion implantation process for gate oxide improvement
US5767558A (en) 1996-05-10 1998-06-16 Integrated Device Technology, Inc. Structures for preventing gate oxide degradation
US5885861A (en) 1997-05-30 1999-03-23 Advanced Micro Devices, Inc. Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor
US6194259B1 (en) * 1997-06-27 2001-02-27 Advanced Micro Devices, Inc. Forming retrograde channel profile and shallow LLDD/S-D extensions using nitrogen implants
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
JP2002509361A (ja) 1997-12-18 2002-03-26 マイクロン テクノロジー， インク． 半導体製造方法及び電界効果トランジスタ
US6093607A (en) 1998-01-09 2000-07-25 Taiwan Semiconductor Manufacturing Company Method of forming sharp beak of poly by oxygen/fluorine implant to improve erase speed for split-gate flash
US6093659A (en) * 1998-03-25 2000-07-25 Texas Instruments Incorporated Selective area halogen doping to achieve dual gate oxide thickness on a wafer
US6635939B2 (en) * 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
US6432786B2 (en) 2000-08-10 2002-08-13 National Science Council Method of forming a gate oxide layer with an improved ability to resist the process damage
US6445030B1 (en) * 2001-01-30 2002-09-03 Advanced Micro Devices, Inc. Flash memory erase speed by fluorine implant or fluorination
US6596570B2 (en) 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
US6713360B2 (en) 2001-12-28 2004-03-30 Texas Instruments Incorporated System for reducing segregation and diffusion of halo implants into highly doped regions
US6825133B2 (en) 2003-01-22 2004-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Use of fluorine implantation to form a charge balanced nitrided gate dielectric layer
US7416927B2 (en) * 2002-03-26 2008-08-26 Infineon Technologies Ag Method for producing an SOI field effect transistor
US6541321B1 (en) 2002-05-14 2003-04-01 Advanced Micro Devices, Inc. Method of making transistors with gate insulation layers of differing thickness
US20040102013A1 (en) 2002-11-27 2004-05-27 Jack Hwang Codoping of source drains using carbon or fluorine ion implants to improve polysilicon depletion
US6720213B1 (en) 2003-01-15 2004-04-13 International Business Machines Corporation Low-K gate spacers by fluorine implantation
US7018880B2 (en) 2003-12-22 2006-03-28 Texas Instruments Incorporated Method for manufacturing a MOS transistor having reduced 1/f noise
US20050202659A1 (en) 2004-03-12 2005-09-15 Infineon Technologies North America Corp. Ion implantation of high-k materials in semiconductor devices
JP4919586B2 (ja) 2004-06-14 2012-04-18 富士通セミコンダクター株式会社 半導体装置およびその製造方法
KR100640973B1 (ko) * 2004-08-02 2006-11-02 동부일렉트로닉스 주식회사 플래시 메모리 소자의 프로그래밍/소거 방법
US7084024B2 (en) 2004-09-29 2006-08-01 International Business Machines Corporation Gate electrode forming methods using conductive hard mask
US7514310B2 (en) 2004-12-01 2009-04-07 Samsung Electronics Co., Ltd. Dual work function metal gate structure and related method of manufacture
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US7371648B2 (en) 2006-09-01 2008-05-13 Texas Instruments Incorporated Method for manufacturing a transistor device having an improved breakdown voltage and a method for manufacturing an integrated circuit using the same
JP4181195B2 (ja) * 2006-09-14 2008-11-12 株式会社東芝 絶縁膜、およびそれを用いた半導体装置
KR100809338B1 (ko) 2006-09-21 2008-03-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US7553727B2 (en) * 2006-12-20 2009-06-30 Spansion Llc Using implanted poly-1 to improve charging protection in dual-poly process
US20080157215A1 (en) 2006-12-28 2008-07-03 Toshiba America Electronic Components, Inc. Inter-Diffusion Barrier Structures for Dopants in Gate Electrodes, and Method for Manufacturing
US8076228B2 (en) 2007-01-29 2011-12-13 Infineon Technologies Ag Low noise transistor and method of making same
US20090090975A1 (en) 2007-10-09 2009-04-09 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing fluorine doping
DE102008007003B4 (de) 2008-01-31 2015-03-19 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum selektiven Erzeugen von Verformung in einem Transistor durch eine Verspannungsgedächtnistechnik ohne Hinzufügung weiterer Lithographieschritte
JP5235486B2 (ja) 2008-05-07 2013-07-10 パナソニック株式会社 半導体装置
US7867839B2 (en) 2008-07-21 2011-01-11 International Business Machines Corporation Method to reduce threshold voltage (Vt) in silicon germanium (SiGe), high-k dielectric-metal gate, p-type metal oxide semiconductor field effect transistors
JP5314964B2 (ja) * 2008-08-13 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8193586B2 (en) * 2008-08-25 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Sealing structure for high-K metal gate
US7994051B2 (en) 2008-10-17 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Implantation method for reducing threshold voltage for high-K metal gate device
US8232605B2 (en) * 2008-12-17 2012-07-31 United Microelectronics Corp. Method for gate leakage reduction and Vt shift control and complementary metal-oxide-semiconductor device
DE102009047304B4 (de) 2009-11-30 2012-04-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
US9577079B2 (en) * 2009-12-17 2017-02-21 Infineon Technologies Ag Tunnel field effect transistors
DE102010028462B4 (de) 2010-04-30 2015-06-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verspannungsgedächtnistechnik mit geringerer Randzonenkapazität auf der Grundlage von Siliziumnitrid in MOS-Halbleiterbauelementen
CN102376551B (zh) 2010-08-19 2015-12-16 中国科学院微电子研究所 半导体器件结构的制造方法及其结构
US8828834B2 (en) 2012-06-12 2014-09-09 Globalfoundries Inc. Methods of tailoring work function of semiconductor devices with high-k/metal layer gate structures by performing a fluorine implant process
US20140256097A1 (en) 2013-03-05 2014-09-11 Globalfoundries Inc. Methods for forming integrated circuit systems employing fluorine doping

Also Published As

Publication number Publication date
TW201448052A (zh) 2014-12-16
CN104241110B (zh) 2017-04-12
US20140361385A1 (en) 2014-12-11
TWI524436B (zh) 2016-03-01
US9263270B2 (en) 2016-02-16

Similar Documents

Publication Publication Date Title
CN104241110A (zh) 利用氟掺杂形成半导体设备结构的方法及半导体设备结构
CN102362344B (zh) 有具逐渐成形构造的嵌入应变引发材料的晶体管
JP7089144B2 (ja) 側壁誘電体を備えるフィールド緩和酸化物に自己整合されるドリフト領域注入
CN104662666B (zh) 具有屏蔽层的深耗尽型mos晶体管及其方法
TWI606498B (zh) 具鰭式結構之半導體裝置及其製造方法（一）
KR20120035699A (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
US10217838B2 (en) Semiconductor structure with multiple transistors having various threshold voltages
US20140167119A1 (en) Methods of forming a sidewall spacer having a generally triangular shape and a semiconductor device having such a spacer
CN106024600B (zh) 短沟道nfet装置
US9362399B2 (en) Well implant through dummy gate oxide in gate-last process
US6544853B1 (en) Reduction of negative bias temperature instability using fluorine implantation
CN104051506B (zh) 氟掺杂信道硅锗层
Sengupta et al. Channel Profile Design of $\text {E}\delta $ DC MOSFET for High Intrinsic Gain and Low $ V_ {T} $ Mismatch
CN104051339A (zh) 用在hk/mg程序流程的p型半导体装置
Rezzak The effect of shallow trench isolation (STI) topology, sidewall doping and layout-related stress on radiation-induced leakage current
RU2803252C1 (ru) Способ изготовления латерального ДМОП - транзистора с увеличенным значением напряжения пробоя
CN109309006A (zh) 半导体器件及其形成方法
US8962410B2 (en) Transistors with different threshold voltages
CN102110652B (zh) 嵌入式半导体器件的制作方法
CN104752220B (zh) 半导体器件及其制作方法
KR100721958B1 (ko) 반도체 장치 및 그 제조방법
US20050179067A1 (en) Semiconductor device and fabricating method thereof
Amareshbabu Modeling, simulation and fabrication of 100 nm (leff) high performance cmos transistors
JP2004039849A (ja) 半導体集積回路装置の製造方法
Abd Majid et al. Process Optimization of p+ LDD in 130nm Process Technology using TCAD Simulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412

Termination date: 20190606