CN103377901A - 多晶硅栅极的形成方法 - Google Patents

多晶硅栅极的形成方法 Download PDF

Info

Publication number
CN103377901A
CN103377901A CN2012101327365A CN201210132736A CN103377901A CN 103377901 A CN103377901 A CN 103377901A CN 2012101327365 A CN2012101327365 A CN 2012101327365A CN 201210132736 A CN201210132736 A CN 201210132736A CN 103377901 A CN103377901 A CN 103377901A
Authority
CN
China
Prior art keywords
formation method
polysilicon gate
polysilicon
grid
grid layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101327365A
Other languages
English (en)
Inventor
樊杨
肖莉
孟增
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN2012101327365A priority Critical patent/CN103377901A/zh
Publication of CN103377901A publication Critical patent/CN103377901A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种多晶硅栅极的形成方法，包括下列步骤：在晶圆上热氧化生长栅氧化层；在所述栅氧化层上淀积非掺杂多晶硅形成栅极层；对所述栅极层进行P型杂质的离子注入。本发明将传统的栅极材料由传统的掺杂多晶硅替换成非掺杂多晶硅搭配离子注入，多晶硅的晶粒尺寸显著减小。而晶粒尺寸减小后，在单个运算放大器中，对开启电压(Vt)的扰动降低，因此对运算放大器失配的影响大幅减小。由于主流的掺杂炉管(furnace)都可以实现非掺杂淀积，并且离子注入工艺没有技术难度，因此本发明通用性高、成本较低，且几乎不会增加整体的作业时间。

Description

多晶硅栅极的形成方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种多晶硅栅极的形成方法。
背景技术
现有0.35微米以上线宽工艺的MOS器件，往往存在运算放大器(OperationalAmplifier，简称OP)之间电压差较大、引发失配(mis-match)的问题，继而影响产品特性，例如造成显示屏色差等问题。
传统的一种解决方案是从器件和电路设计两方面考虑，器件方面主要监控开启电压(Vt)失配，涉及到栅氧和有效沟长的工艺控制方法。电路设计上的考虑主要在仿真阶段参照生产公司提供的器件模型参数，作期间版图的调整。
然而，由于各个设计公司可能采用不同的设计工具，上述传统方案存在耗费时间多、花费大、通用性不高的问题，并且还不一定能大幅提高产品抗失配的能力。
发明内容
基于此，有必要针对传统的失配解决方案通用性低、成本较高的问题，提供一种通用性高、成本较低的解决失配问题的多晶硅栅极的形成方法。
一种多晶硅栅极的形成方法，包括下列步骤：在晶圆上热氧化生长栅氧化层；在所述栅氧化层上淀积非掺杂多晶硅形成栅极层；对所述栅极层进行P型杂质的离子注入。
在其中一个实施例中，所述热氧化为干氧氧化工艺。
在其中一个实施例中，所述栅氧化层的厚度为
在其中一个实施例中，所述栅极层的厚度为
Figure BDA0000159164620000012
在其中一个实施例中，所述离子注入的能量为20千电子伏，剂量为5*1015。
在其中一个实施例中，所述对栅极层进行P型杂质的离子注入的步骤之后，还包括化学气相淀积硅化钨从而在所述栅极层上形成硅化钨层的步骤，和蚀刻所述栅极层和硅化钨层的步骤。
在其中一个实施例中，所述硅化钨层的厚度为
Figure BDA0000159164620000021
在其中一个实施例中，所述蚀刻所述栅极层和硅化钨层的步骤之后，还包括注入P型离子形成轻掺杂漏结构的步骤。
在其中一个实施例中，所述注入P型离子形成轻掺杂漏结构，还包括淀积并蚀刻形成侧墙的步骤。
在其中一个实施例中，所述侧墙的材质包括正硅酸乙酯，淀积侧墙采用低压化学气相淀积工艺。
上述中多晶硅栅极的形成方法，将传统的栅极材料由传统的掺杂多晶硅替换成非掺杂多晶硅搭配离子注入，多晶硅的晶粒尺寸(grain size)显著减小。而晶粒尺寸减小后，在单个运算放大器中，对开启电压(Vt)的扰动降低，因此对运算放大器失配的影响大幅减小。由于主流的掺杂炉管(furnace)都可以实现非掺杂淀积，并且离子注入工艺没有技术难度，因此通用性高、成本较低，且几乎不会增加整体的作业时间。
附图说明
图1是一实施例中多晶硅栅极的形成方法的流程图；
图2是采用传统方案和本发明方案形成的栅极在透射电子显微镜(TEM)下的照片；
图3是图1是一实施例中多晶硅栅极的形成方法的流程图；
图4是图3所示实施例的工艺完成后晶圆的剖面结构示意图；
图5示出了采用图3所示实施例的工艺生产的产品与采用其它工艺生产的产品输出电压失配状况的实验结果数据比较；
图6是采用I-line和DUV光源形成的栅极的剖面照片；
图7是表示多晶耗尽情况的特性曲线。
具体实施方式
为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图1是一实施例中多晶硅栅极的形成方法的流程图，包括下列步骤：
S110，在晶圆上热氧化生长栅氧化层。
需要指出的是，该晶圆已经完成了阱区、源/漏、场氧等结构的生长。在本实施例中，采用干氧氧化工艺。栅氧化层的厚度为
Figure BDA0000159164620000031
优选为
Figure BDA0000159164620000032
S120，在栅氧化层上淀积非掺杂多晶硅(Undoped Poly)形成栅极层。
淀积完成后需要在后续步骤中进行蚀刻工艺，将栅极层中不需要的部分蚀刻掉。在本实施例中，栅极层的厚度为优选为
Figure BDA0000159164620000034
S130，对栅极层进行P型杂质的离子注入。
在本实施例中，离子注入的能量为20千电子伏，注入剂量为5*1015(个)。在其它实施例中，也可以适当调整注入能量和注入剂量。
传统技术中一般采用淀积掺杂多晶硅(Doping Poly)形成栅极。本发明替换成非掺杂多晶硅搭配离子注入后，多晶硅的晶粒尺寸(grain size)显著减小，如图2所示。晶粒尺寸减小后，在单个运算放大器中，对开启电压(Vt)的扰动降低，因此对运算放大器失配的影响大幅减小。
图3是另一实施例中多晶硅栅极的形成方法的流程图，其与图1所示实施例的区别在于，对栅极层进行P型杂质的离子注入步骤之后，还包括下列步骤：
S240，化学气相淀积硅化钨，从而在栅极层上形成硅化钨层，并蚀刻栅极层和硅化钨层。
在本实施例中，硅化钨层的厚度为
Figure BDA0000159164620000035
优选为
Figure BDA0000159164620000036
S250，注入P型离子形成轻掺杂漏(LDD)结构。
对漏/源区域(即图4中的源/漏区域13)注入P型离子形成轻掺杂漏结构。在本实施例中，注入的离子源采用BF2。
S260，淀积并蚀刻形成侧墙。
侧墙的材质包括正硅酸乙酯(TEOS)，淀积侧墙采用低压化学气相淀积工艺。在本实施例中，淀积一层
Figure BDA0000159164620000037
的正硅酸乙酯并蚀刻形成侧墙。
图4是图3所示实施例的工艺完成后晶圆的剖面结构示意图。包括P型衬底10、P阱12、N阱14、源/漏区域13、栅极层20、硅化钨层30、侧墙40以及场氧50。
图5示出了采用图3所示实施例的工艺生产的产品与采用其它工艺生产的产品输出电压失配状况的实验结果数据比较，图中纵坐标为产品的百分比。以本发明方案的柱状图为例，柱状图中最上面黑色的一根表示失效产品，接下来白色的一根表示输出电压差值为±35毫伏水平的产品，再接下来颜色较深的一根为±30毫伏水平的产品，最下面颜色略浅的第四根(如果有的话)表示±25毫伏水平的产品。从图中可以看出，采用上述多晶硅栅极的形成方法后，运算放大器开启电压失配的现象大幅改善。其中DPOLY 60表示栅极制程为淀积方块电阻(Rs)60欧姆的掺杂多晶硅；DPOLY 60+IMP表示栅极制程为淀积方块电阻60欧姆的掺杂多晶硅，再搭配离子注入工艺；DPOLY 90和D90+IMP同理。BL表示栅极制程为淀积方块电阻110欧姆的掺杂多晶硅。APM和HF分别表示(湿法)蚀刻栅极层和硅化钨层时采用的溶液，其中HF为氢氟酸溶液，APM为包括NH4OH、H2O2、H2O的水溶液。
此外，经实验证明，上述多晶硅栅极的形成方法，同时能够带来较好的防多晶耗尽效果，保证了产品的性能，如图7所示，其中8#曲线为本发明的方案。
上述中多晶硅栅极的形成方法，由于主流的掺杂炉管(furnace)都可以实现非掺杂淀积，并且离子注入工艺没有技术难度，因此通用性高、成本较低，且几乎不会增加整体的作业时间。
另外，发明人经过实验研究发现，改善多晶硅栅极形貌(使阶梯近似于垂直)亦可以进一步提高失配的改善效果。因此在另一个实施例中，可以通过在栅极光刻时使用深紫外(DUV)的曝光光源来获得更好的栅极形貌，最终将失配进一步改善。图6是采用I-line和DUV光源形成的栅极的剖面照片。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种多晶硅栅极的形成方法，包括下列步骤：
在晶圆上热氧化生长栅氧化层；
在所述栅氧化层上淀积非掺杂多晶硅形成栅极层；
对所述栅极层进行P型杂质的离子注入。
2.根据权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述热氧化为干氧氧化工艺。
3.根据权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述栅氧化层的厚度为
Figure FDA0000159164610000011
4.根据权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述栅极层的厚度为
Figure FDA0000159164610000012
5.根据权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述离子注入的能量为20千电子伏，剂量为5*1015。
6.根据权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述对栅极层进行P型杂质的离子注入的步骤之后，还包括化学气相淀积硅化钨从而在所述栅极层上形成硅化钨层的步骤，和蚀刻所述栅极层和硅化钨层的步骤。
7.根据权利要求6所述的多晶硅栅极的形成方法，其特征在于，所述硅化钨层的厚度为
Figure FDA0000159164610000013
8.根据权利要求6所述的多晶硅栅极的形成方法，其特征在于，所述蚀刻所述栅极层和硅化钨层的步骤之后，还包括注入P型离子形成轻掺杂漏结构的步骤。
9.根据权利要求8所述的多晶硅栅极的形成方法，其特征在于，所述注入P型离子形成轻掺杂漏结构，还包括淀积并蚀刻形成侧墙的步骤。
10.根据权利要求9所述的多晶硅栅极的形成方法，其特征在于，所述侧墙的材质包括正硅酸乙酯，淀积侧墙采用低压化学气相淀积工艺。
CN2012101327365A 2012-04-28 2012-04-28 多晶硅栅极的形成方法 Pending CN103377901A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101327365A CN103377901A (zh) 2012-04-28 2012-04-28 多晶硅栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101327365A CN103377901A (zh) 2012-04-28 2012-04-28 多晶硅栅极的形成方法

Publications (1)

Publication Number Publication Date
CN103377901A true CN103377901A (zh) 2013-10-30

Family

ID=49462851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101327365A Pending CN103377901A (zh) 2012-04-28 2012-04-28 多晶硅栅极的形成方法

Country Status (1)

Country Link
CN (1) CN103377901A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943486A (zh) * 2014-04-28 2014-07-23 上海集成电路研发中心有限公司 多晶硅膜层形貌的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199248A (zh) * 1997-05-14 1998-11-18 三菱电机株式会社 半导体器件及其制造方法
US5895244A (en) * 1998-01-08 1999-04-20 Texas Instruments - Acer Incorporated Process to fabricate ultra-short channel nMOSFETs with self-aligned silicide contact
CN1481031A (zh) * 2002-09-06 2004-03-10 台湾积体电路制造股份有限公司 栅极结构及其制造方法及具此栅极结构的金氧半导体元件
CN101192525A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体器件栅极的制造方法
CN101231956A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种实现部分耗尽绝缘体上硅器件体接触的方法
CN102157360A (zh) * 2010-02-11 2011-08-17 中芯国际集成电路制造(上海)有限公司 一种栅极制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199248A (zh) * 1997-05-14 1998-11-18 三菱电机株式会社 半导体器件及其制造方法
US5895244A (en) * 1998-01-08 1999-04-20 Texas Instruments - Acer Incorporated Process to fabricate ultra-short channel nMOSFETs with self-aligned silicide contact
CN1481031A (zh) * 2002-09-06 2004-03-10 台湾积体电路制造股份有限公司 栅极结构及其制造方法及具此栅极结构的金氧半导体元件
CN101192525A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体器件栅极的制造方法
CN101231956A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种实现部分耗尽绝缘体上硅器件体接触的方法
CN102157360A (zh) * 2010-02-11 2011-08-17 中芯国际集成电路制造(上海)有限公司 一种栅极制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943486A (zh) * 2014-04-28 2014-07-23 上海集成电路研发中心有限公司 多晶硅膜层形貌的形成方法
CN103943486B (zh) * 2014-04-28 2018-11-09 上海集成电路研发中心有限公司 多晶硅膜层形貌的形成方法

Similar Documents

Publication Publication Date Title
CN102034707B (zh) 一种igbt的制作方法
CN101593701B (zh) 应变nmos器件以及应变cmos器件的制造方法
CN105185747A (zh) 一种降低cmos图像传感器白像素的集成工艺
CN102543716B (zh) 金属硅化物阻挡层的形成方法
JP2010056552A (ja) 半導体素子およびその製造方法
CN103489830B (zh) 一种集成电路的制作方法
CN103377901A (zh) 多晶硅栅极的形成方法
CN102044438A (zh) Mos晶体管及其制造方法
CN103137622B (zh) 一种用于高压集成电路的半导体器件及其制造方法
CN105355600A (zh) 闪存的制作方法
CN104282538B (zh) 一种制作半导体器件的方法
CN101989550B (zh) Nmos晶体管的制造方法
CN107919346B (zh) 多晶硅电阻的制作方法
CN103295913A (zh) 改善半导体器件负偏压温度不稳定性的方法
CN205752104U (zh) 平面栅功率器件结构
KR20090022360A (ko) 반도체 소자의 콘택 형성방법
CN103578949B (zh) 栅极多晶硅和多晶硅电阻集成制作方法
KR20010003787A (ko) 플래쉬 메모리 소자의 제조 방법
CN101197283B (zh) P型mos晶体管及其形成方法
CN102479787A (zh) 半导体集成电路装置及制造方法与半导体记忆装置的布局
CN108598003B (zh) 一种改善mos管应力效应的方法
JP2010093026A (ja) 半導体装置の製造方法
CN105047566B (zh) 抑制反短沟道效应的方法及nmos器件制备方法
KR20070075092A (ko) 플래시 메모리 소자의 제조방법
CN103367453B (zh) 一种超薄横向双扩散金属氧化物半导体场效应管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131030