CN101192525A

CN101192525A - 金属氧化物半导体器件栅极的制造方法

Info

Publication number: CN101192525A
Application number: CNA2006101188386A
Authority: CN
Inventors: 张海洋; 马擎天; 陈海华
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2006-11-28
Filing date: 2006-11-28
Publication date: 2008-06-04
Anticipated expiration: 2026-11-28
Also published as: CN100517579C

Abstract

一种金属氧化物半导体器件栅极的制造方法，包括：在一半导体基底上形成多晶硅层；在所述多晶硅层上形成覆盖层；对所述多晶硅层进行掺杂并退火；在所述覆盖层上旋涂光刻胶层，并图形化形成栅极图案；刻蚀所述未被栅极图案覆盖的覆盖层和多晶硅层。本发明方法在形成覆盖层后对所述多晶硅层进行掺杂，能够保护在等离子体灰化和湿法清洗时不会对所述多晶硅层造成损伤。

Description

金属氧化物半导体器件栅极的制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种金属氧化物半导体器件栅极的制造方法。

背景技术

金属氧化物半导体器件的制造工艺中，栅极的制造工艺举足轻重，代表整个半导体制造工艺的工艺水准。由于栅极的线宽、电阻率等参数直接影响形成的器件的响应速率、功耗等参数，半导体制造和研发工程师莫不把栅极的线宽及电阻率减小作为主要的任务。例如，专利号为US6875668B2的美国专利通过选择性刻蚀来减小栅极的底部线宽；专利号申请号为97126460.0的中国专利通过在多晶硅上形成掺杂的金属硅化物形成栅极，降低栅极的电阻率，所述公开的专利是通过改善栅极的制造工艺以达到降低电阻率和减小线宽的目的。一般的讲，栅极线宽的减小主要依赖于光刻分辨率的提高，目前，借助于高分辨率的深紫外光源，掩模板修正技术(OPC)，以及浸润式曝光技术，光刻分辨率可以做到65nm，甚至是45nm；栅极电阻率的减小的方法通常为采用掺杂的多晶硅栅极、金属硅化物栅极、金属栅极等。采用对多晶硅栅极进行掺杂改善电阻率的方法是一种有效而简便的方法，即使到了65nm甚至45nm的技术节点，该方法依然适用。现有的一种形成掺杂多晶硅栅极的工艺步骤如下：

如图1所示，首先，提供一半导体衬底10，在所述半导体衬底10上形成一氧化层12，在所述氧化层12上沉积一多晶硅层14。

如图2所示，在所述多晶硅层14上旋涂光刻胶层16，并曝光显影形成开口15，所述开口15区域为后续工艺中待掺杂的区域。

如图3所示，对所述开口15底部的多晶硅层14进行N型离子掺杂，掺杂的浓度和剂量根据器件的电性参数决定。掺杂可改善形成的NMOS器件的栅极的电阻率。

完成对所述多晶硅层14的掺杂后，通过氧气等离子体(O2plasma)灰化去除所述光刻胶层16，然后进行湿法清洗。

如图4所示，在所述多晶硅层14上形成一层无定形碳(amorphous carbon)17，在所述无定型碳上形成一氮氧硅层(SiON)18。然后在所述氮氧硅层18上旋涂光刻胶并图形化形成栅极图形，通过刻蚀将所述栅极图形转移到所述多晶硅层14上，形成如图5所示的栅极14a。

由于N型杂质注入到形成PMOS栅极中会引起PMOS器件漏电流增加的问题，因而对多晶硅进行N型掺杂时需要通过光刻胶层16将形成PMOS的区域覆盖，完成所述N形成掺杂后，需通过灰化和湿法清洗去除作为PMOS区域多晶硅保护层的光刻胶层16，但是，在灰化和湿法清洗过程中，氧气等离子体和湿法的清洗液会破坏并减薄经过掺杂的多晶硅表面，一方面使得形成的NMOS的栅极的厚度减薄，影响器件的电性；另一方面，使得在刻蚀形成NMOS栅极的过程中，在所述掺杂的多晶硅层厚度较薄而又要被刻蚀去除的地方，对底部的有源区衬底造成损伤。

发明内容

因此，本发明的目的在于提供一种金属氧化物半导体器件栅极的制造方法，以解决现有栅极的制造工艺中造成多晶硅层被破坏而厚度减薄的问题。

为达到上述目的，本发明提供的一种金属氧化物半导体器件栅极的制造方法，包括：在一半导体基底上形成多晶硅层；在所述多晶硅层上形成覆盖层；对所述多晶硅层进行掺杂并退火；在所述覆盖层上旋涂光刻胶层，并图形化形成栅极图案；刻蚀未被所述栅极图案覆盖的覆盖层和多晶硅层。

所述覆盖层为氮化硅、碳化硅、无定型碳、氮氧硅化合物中的一种或其组合。

形成所述覆盖层的方法为化学气相沉积、等离子体增强化学气相沉积中的一种。

对所述多晶硅层进行掺杂的步骤如下：

在所述覆盖层上旋涂光致抗蚀剂，并通过图形化形成开口；

透过所述开口和所述覆盖层对所述多晶硅层进行离子注入；

去除所述光致抗蚀剂。

对所述多晶硅层进行N型杂质离子注入。

所述N型杂质离子为磷、砷、锑中的一种。

所述离子注入的剂量为1×10¹³至10¹⁸m^-3。

所述离子注入的能量为：10KeV至100Kev。

去除所述光致抗蚀剂的方法为氧气等离子体灰化。

对所述对晶硅层掺杂后进行500至1500度的快速热退火。

与现有技术相比，本发明具有以下优点：

本发明方法中，在完成沉积覆盖层后透过所述覆盖层对所述多晶硅层进行掺杂，并通过氧气等离子体灰化(ash)和湿法清洗去除在多晶硅层掺杂时形成的光致抗蚀剂层，由于在所述多晶硅层上形成有覆盖层，在对所述光致抗蚀剂层进行氧气等离子体灰化和湿法清洗时，所述氧气等离子体不会直接作用于多晶硅层上，湿法清洗也不会腐蚀所述多晶硅层，因而消除或减小了对所述多晶硅层的损伤，有助于形成厚度达到目标要求的栅极，所述氧气等离子体灰化和湿法清洗不会造成所述多晶硅层厚度减小，因而在刻蚀形成栅极时，也不会对栅极两侧的源漏区域的衬底造成损伤，提高了形成的器件的可靠性。

另外，由于在所述多晶硅上先沉积覆盖层后再进行离子注入，所述覆盖层作为缓冲层也减小了所述离子注入对所述多晶硅层的损伤和破坏，在后续的退火工艺中，可减少热预算。

附图说明

图1至图5为现有一种形成掺杂多晶硅栅极的工艺各步骤相应结构的剖面示意图；

图6为本发明金属氧化物半导体器件栅极的制造方法实施例的流程图；

图7至图16为本发明金属氧化物半导体器件栅极的制造方法实施例各步骤相应结构的剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

图6为本发明金属氧化物半导体器件栅极的制造方法实施例的流程图。如图6所示，首先，提供一半导体基底，所述半导体基底为多晶硅、单晶硅、非晶硅、绝缘层上硅、硅锗组合物、砷化稼中的一种。在所述半导体基底中掺入N型杂质或P型杂质以形成器件的导电沟道。所述半导体基底表面具有一薄氧化层，所述氧化层的厚度为1至100nm，所述氧化层的形成方法为高温热氧化或沉积。该氧化层为后续形成的栅极的栅氧。在所述氧化层上形成一多晶硅层(S100)。所述多晶硅层的形成方法为物理气相沉积、化学气相沉积中的一种，其厚度为800至3000A。

在所述多晶硅层上形成覆盖层(S200)。所述覆盖层为氮化硅、碳化硅、无定型碳、氮氧硅化合物、碳氧硅化合物、碳氮硅化合物中的一种或其组合，形成所述覆盖层的方法为物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、原子层沉积中的一种。本发明所述覆盖层为无定型碳和氮氧硅化合物的堆栈结构。其形成的步骤如下，首先，在所述多晶硅层上沉积一层无定型碳，所述无定型碳的厚度为200至1000A；然后在所述无定型碳上沉积一氮氧硅化合物层，所述氮氧硅化合物层的厚度为100至800A，后续工艺中需要在所述氮氧硅化合物上旋涂光刻胶层并图形化，所述氮氧硅化合物层可作为无机抗反射层减小在光刻过程中反射光对图形化的光刻胶图形的轮廓的影响，有助于形成侧壁较好的轮廓。

完成在所述多晶硅层上沉积覆盖层后，透过所述覆盖层对所述多晶硅层进行掺杂(S300)。对多晶硅层进行掺杂可改变其电阻率，提高所述多晶硅层经光刻刻蚀后形成的栅极的响应速率，并降低功耗。因而，采用多晶硅的栅极可通过N型掺杂改善其电阻率。对于CMOS而言，采用N型掺杂多晶硅栅极的PMOS为埋沟道金属氧化物半导体器件，从而会引起漏电流过大的问题。因而，需要对PMOS进行P型掺杂以改善其电阻率。可见，在对CMOS器件的栅极掺杂时需要有选择性的进行，即对NMOS进行N型掺杂时，需要通过光刻胶对PMOS区域进行遮挡，对PMOS进行P型掺杂时，也需要通过光刻胶对NMOS区域进行遮挡。本实施例中只涉及对NMOS的栅极进行N型掺杂。其步骤如下：在所述覆盖层上旋涂光致抗蚀剂层，并通过图形化形成开口，所述开口区域为形成NMOS的区域；透过所述开口和所述覆盖层对所述多晶硅层进行离子注入；完成所述离子注入后，通过灰化和湿法清洗去除所述光致抗蚀剂层。本实施例中对所述多晶硅进行N型杂质离子注入，所述N型杂质离子为磷、砷、锑中的一种。所述离子注入的剂量为1×10¹³至10¹⁸cm^-3，注入能量为10KeV至100Kev。去除所述光致抗蚀剂层的方法为氧气等离子体灰化和湿法清洗，本实施例中在完成沉积所述覆盖层后对所述多晶硅层进行掺杂，并通过氧气等离子体灰化和湿法清洗去除在对所述多晶硅层掺杂时形成的光致抗蚀剂层，由于在所述多晶硅层上形成有覆盖层，在对所述光致抗蚀剂层进行氧气等离子体灰化和湿法清洗时，所述氧气等离子体不会直接作用于所述多晶硅层上，湿法清洗也不会腐蚀所述多晶硅层，消除或减小对所述多晶硅层的损伤，有助于形成厚度达到目标要求的栅极，所述氧气等离子体灰化和湿法清洗不会造成所述多晶硅层厚度减小，因而在刻蚀形成栅极时，也不会对栅极两侧的源漏区域的衬底造成损伤，提高了形成的器件的可靠性。另外，由于在所述多晶硅上先沉积覆盖层后再进行离子注入，所述覆盖层作为缓冲层也减小了所述离子注入对所述多晶硅层的损伤和破坏，在后续的退火工艺中，可减少热预算。

完成对所述多晶硅层进行离子注入后，对所述经过掺杂的多晶硅层进行退火(S400)，本实施例中所述退火的方法为快速热退火(RTA)。由于在离子注入过程中，高能的离子注入到所述多晶硅层中时会造成所述多晶硅层中晶格的破坏而形成缺陷，且注入的杂质离子也可能游离在所述多晶硅层的晶格间隙位置，需要通过高温退火步骤才能激活。对所述掺杂的多晶硅层进行快速热退火，通过500至1500度的高温，一方面可修复在离子注入过程中破坏的晶格结构；另一方面也可使注入的杂质离子移动至晶格位置而被激活。所述快速热退火一般在氮气或其它惰性气体环境中进行，以保护整个半导体基底不会受到氧化或其它外部环境的污染。

对所述多晶硅层进行快速热退火之后冷却至室温，然后在所述覆盖层上旋涂一光刻胶层，并通过曝光显影形成栅极图案(S500)。

通过刻蚀未被所述栅极图案保护的覆盖层和多晶硅层，在所述多晶硅层中形成栅极(S600)。进一步的在所述栅极两侧形成侧壁保护层，并在所述栅极两侧的基底中进行掺杂形成源极和漏极，即形成了金属氧化物半导体晶体管。本发明方法的实施例中，通过首先在所述多晶硅层形成覆盖层，然后再对所述多晶硅层进行掺杂，保护了所述多晶硅层不受氧气等离子体灰化和湿法清洗的影响，有利于形成可靠性高、稳定性好的金属氧化物半导体器件。

下面接合剖面图对本发明金属氧化物半导体器件栅极制造方法的实施例进行详细描述。图7至图16为本发明金属氧化物半导体器件栅极的制造方法的实施例的各步骤相应结构的剖面示意图。

如图7所示，首先，提供一半导体基底20，所述半导体基底20为多晶硅、单晶硅、非晶硅、绝缘层上硅、硅锗组合物、砷化稼中的一种。在所述半导体基底20中掺入N型杂质或P型杂质以形成器件的导电沟道。所述半导体基底20表面具有一薄氧化层22，所述氧化层22的厚度为1至100nm，所述氧化层22的形成方法为高温热氧化或沉积。该氧化层22为后续形成的栅极的栅氧。

如图8所示，在所述氧化层22上形成一多晶硅层24。所述多晶硅层24的形成方法为物理气相沉积、化学气相沉积中的一种，其厚度为800至3000A。

如图9所示，在所述多晶硅层24上形成覆盖层。所述覆盖层为氮化硅、碳化硅、无定型碳、氮氧硅化合物、碳氧硅化合物、碳氮硅化合物中的一种或其组合，形成所述覆盖层的方法为物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、原子层沉积中的一种。本发明所述覆盖层为无定型碳28和氮氧硅化合物层30的堆栈结构。其形成的步骤如下，首先，在所述多晶硅层24上沉积一层无定型碳28，所述无定型碳28的厚度为200至1000A；然后在所述无定型碳28上沉积一氮氧硅化合物层30，所述氮氧硅化合物层30的厚度为100至800A，后续工艺中需要在所述氮氧硅化合物层30上旋涂光刻胶层并图形化，所述氮氧硅化合物层30可作为无机抗反射层，减小在光刻过程中反射光对图形化的光刻胶图形的轮廓的影响，有助于形成侧壁较好的轮廓。

完成在所述多晶硅层24上沉积覆盖层(本实施例中为无定型碳28和氮氧硅化合物30堆栈结构)后，透过所述覆盖层对所述多晶硅层24进行掺杂。对多晶硅层24进行掺杂可改变其电阻率，提高所述多晶硅层24经光刻刻蚀后形成的栅极的响应速率，并降低功耗。因而，采用多晶硅层的栅极可通过N型掺杂改善其电阻率。对于CMOS而言，采用N型掺杂多晶硅栅极的PMOS为埋沟道金属氧化物半导体器件，会引起漏电流过大的问题。因而，需要对PMOS进行P型掺杂以改善其电阻率。可见，在对CMOs器件的栅极掺杂时需要有选择性的进行，即对NMOS进行N型掺杂时，需要通过光刻胶对PMOS区域进行遮挡，对PMOS进行P型掺杂时，也需要通过光刻胶对NMOS区域进行遮挡。本实施例中只涉及对NMOS的栅极进行N型掺杂。其步骤如下：在所述覆盖层(本实施例中为无定型碳28和氮氧硅化合物30堆栈结构)上旋涂如图10所示的光致抗蚀剂层32，并通过图形化形成开口33，所述开口33区域为形成NMOS的区域；然后，如图11所示，透过所述开口33、氮氧硅化合物层30和无定型碳28对所述多晶硅层24进行离子注入；完成所述离子注入后，如图12所示，通过灰化和湿法清洗去除所述光致抗蚀剂层32。本实施例中对所述多晶硅层24进行N型杂质离子注入，所述N型杂质离子为磷、砷、锑中的一种。所述离子注入的剂量为1×10¹³至10¹⁸m^-3，注入能量为10KeV至100Kev。去除所述光致抗蚀剂层32的方法为氧气等离子体灰化和湿法清洗，本实施例中在完成沉积所述无定型碳28和氮氧硅化合物层30堆栈结构的覆盖层后，对所述多晶硅层24进行掺杂，并通过氧气等离子体灰化和湿法清洗去除在对所述多晶硅层24掺杂时形成的光致抗蚀剂层32，由于在所述多晶硅层24上形成有覆盖层(本实施例中为无定型碳28和氮氧硅化合物30堆栈结构)，在对所述光致抗蚀剂32进行氧气等离子体灰化和湿法清洗时，所述氧气等离子体不会直接作用于所述多晶硅层24上，湿法清洗也不会腐蚀所述多晶硅层24，消除或减小对所述多晶硅层24的损伤，有助于形成厚度达到目标要求的栅极；另一方面，所述氧气等离子体灰化和湿法清洗不会造成所述多晶硅层24厚度减小，因而在刻蚀形成栅极时，也不会对栅极两侧的源漏区域的衬底造成损伤，提高了形成的器件的可靠性。

完成对所述多晶硅层进行离子注入后，对所述经过掺杂的多晶硅层24进行退火(S400)，本实施例中所述退火的方法为快速热退火(RTA)。由于在离子注入过程中，高能的离子注入到所述多晶硅层24中时会造成所述多晶硅层24中晶格的破坏而形成缺陷，且注入的杂质离子也可能游离在所述多晶硅层24的晶格间隙位置，需要通过高温退火步骤才能激活。对所述掺杂的多晶硅层24进行快速热退火，通过500至1500度的高温，一方面可修复在离子注入过程中破坏的晶硅结构；另一方面也可使注入的杂质离子移动至晶格位置而被激活。所述快速热退火一般在氮气或其它惰性气体环境中进行，以保护整个半导体基底不会受到氧化或其它外部环境的污染。

如图13所示，对所述多晶硅层24进行快速热退火之后冷却至室温，然后在所述覆盖层上旋涂一光刻胶层34，并通过曝光显影形成如图14所示的栅极图形34a。

如图15所示，刻蚀未被所述栅极图案34a保护的覆盖层(本实施例中为无定型碳28和氮氧硅化合物30堆栈结构)和多晶硅层24，在所述多晶硅层24中形成栅极24a。进一步的在所述栅极24a两侧形成如图16所示的侧壁保护层(本实施例中所述侧壁保护层为氮化硅层36和氧化层38的N-O结构)，并在所述栅极24a两侧的基底中进行掺杂形成源极和漏极，即形成了金属氧化物半导体晶体管。本发明方法的实施例中，通过首先在所述多晶硅层24上形成覆盖层(本实施例中为无定型碳28和氮氧硅化合物30堆栈结构)，然后再对所述多晶硅层24进行掺杂，保护了所述多晶硅层24不受氧气等离子体灰化和湿法清洗的影响，有利于形成可靠性高、稳定性好的金属氧化物半导体器件。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种金属氧化物半导体器件栅极的制造方法，包括：

在一半导体基底上形成多晶硅层；

在所述多晶硅层上形成覆盖层；

对所述多晶硅层进行掺杂并退火；

在所述覆盖层上旋涂光刻胶层，并图形化形成栅极图案；

刻蚀未被所述栅极图案覆盖的覆盖层和多晶硅层。

2.如权利要求1所述的金属氧化物半导体器件栅极的制造方法，其特征在于：所述覆盖层为氮化硅、碳化硅、无定型碳、氮氧硅化合物中的一种或其组合。

3.如权利要求2所述的金属氧化物半导体器件栅极的制造方法，其特征在于：形成所述覆盖层的方法为化学气相沉积、等离子体增强化学气相沉积中的一种。

4.如权利要求1所述的金属氧化物半导体器件栅极的制造方法，其特征在于，对所述多晶硅层进行掺杂的步骤如下：

在所述覆盖层上旋涂光致抗蚀剂，并通过图形化形成开口；

透过所述开口和所述覆盖层对所述多晶硅层进行离子注入；

去除所述光致抗蚀剂。

5.如权利要求4所述的金属氧化物半导体器件栅极的制造方法，其特征在于：对所述多晶硅层进行N型杂质离子注入。

6.如权利要求5所述的金属氧化物半导体器件栅极的制造方法，其特征在于：所述N型杂质离子为磷、砷、锑中的一种。

7.如权利要求4所述的金属氧化物半导体器件栅极的制造方法，其特征在于：所述离子注入的剂量为1×10¹³至10¹⁸cm^-3。

8.如权利要求4所述的金属氧化物半导体器件栅极的制造方法，其特征在于：所述离子注入的能量为：10KeV至100Kev。

9.如权利要求4所述的金属氧化物半导体器件栅极的制造方法，其特征在于：去除所述光致抗蚀剂的方法为氧气等离子体灰化。

10.如权利要求1所述的金属氧化物半导体器件栅极的制造方法，其特征在于：对所述对晶硅层掺杂后进行500至1500度的快速热退火。