CN105047566B - 抑制反短沟道效应的方法及nmos器件制备方法 - Google Patents
抑制反短沟道效应的方法及nmos器件制备方法 Download PDFInfo
- Publication number
- CN105047566B CN105047566B CN201510488879.3A CN201510488879A CN105047566B CN 105047566 B CN105047566 B CN 105047566B CN 201510488879 A CN201510488879 A CN 201510488879A CN 105047566 B CN105047566 B CN 105047566B
- Authority
- CN
- China
- Prior art keywords
- fluorine ion
- drain region
- doped source
- ion injection
- shallow doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000000694 effects Effects 0.000 title claims abstract description 27
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000002347 injection Methods 0.000 claims abstract description 50
- 239000007924 injection Substances 0.000 claims abstract description 50
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims abstract description 41
- 238000000137 annealing Methods 0.000 claims abstract description 28
- -1 phosphonium ion Chemical class 0.000 claims abstract description 22
- 229910052796 boron Inorganic materials 0.000 claims abstract description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000005764 inhibitory process Effects 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了提供了抑制反短沟道效应的方法及NMOS器件的制备方法，通过在浅掺杂源漏区磷离子注入后，增设一道氟离子注入工序，然后对浅掺杂源漏区进行低温退火长时间处理，所注入的氟离子与栅极边缘区域的空位和间隙原子等结合，能够阻止P型阱区中硼元素的扩散，从而抑制反短沟道效应；并且，氟离子能够抑制热载流子注入，因此，在氟离子注入的同时，不会造成热载流子注入的可靠性变差。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种抑制NMOS器件反短沟道效应的形成方法及NMOS器件制备方法。
背景技术
随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小，随沟道长度的减小，MOSFET器件阈值电压会先增大，当沟道长度进一步减小，阈值电压又会降低，如图1所示，为现有的NMOS器件的沟道长度随阈值电压变化的曲线示意图；虚线后面的称为短沟道效应(short channel effect，以下简称SCE)，虚线前面的称为反短沟道效应(reverse short channel effect，以下简称RSCE)，通常NMOS的RSCE效应更严重；请参阅图2，NMOS器件的制备方法包括：
步骤11：在一半导体衬底中形成浅沟槽隔离结构和有源区；
步骤12：在有源区中形成P型阱区，并且在半导体衬底上形成栅氧层和栅极，然后在栅极侧壁形成氧化修复层；
步骤13：在栅极两侧的P型阱区中进行磷离子注入，以形成浅掺杂源漏区；
步骤14：对浅掺杂源漏区进行高温退火处理；
步骤15：在氧化修复层外壁形成侧墙，然后在浅掺杂源漏区中进行源漏离子注入形成源漏极；
步骤16：在源漏极表面和栅极表面依次形成金属硅化物、金属前介质、通孔、金属插塞和互连金属层。
NMOS器件中引起RSCE的原因如下：NMOS的P型阱区中掺杂元素为硼，在轻掺杂源漏(lightly doped drain，以下简称LDD)之后，在栅极边缘会引入间隙原子和空位，在后续的高温退火中，间隙原子和空穴会增强硼元素扩散，在沟道两端形成高于中间的硼元素分布，导致阈值电压变大，形成RSCE。
对于输入输出(以下简称IO)NMOS器件，阈值电压随沟道长度减小而变大，影响了IO NMOS的性能，减小了设计窗口。由于IO NMOS工作电压比较高，如果注入元素和步骤比较复杂，往往导致HCI可靠性变差(HCI，hot carrier injection：热载流子注入，导致阈值电压漂移)，所以，IO NMOS的LDD注入通常比较简单，一般只有一道LDD。传统抑制IO NMOSRSCE的方法一般为优化后续的热处理工艺，即在IO NMOS LDD注入之后增加一道退火，这道退火温度不是很高，退火时间比较长，这样既可以消除空位和间隙原子，又因为温度不是很高，不至于导致硼扩散。但是当技术节点到90nm以下，IO尺寸很小，仅仅依靠优化退火工艺已经难以进一步抑制RSCE效应。
发明内容
为了克服以上问题，本发明旨在抑制NMOS器件反短沟道效应，通过在浅掺杂源漏区磷离子注入后，增设氟离子注入，来抑制反短沟道效应。
为了实现上述目的，本发明提供了一种抑制NMOS器件的反短沟道效应的方法，包括以下步骤：
步骤01：在一半导体衬底中形成浅沟槽隔离结构和有源区；
步骤02：在所述有源区中形成硼掺杂的P型阱区，并且在所述半导体衬底上形成栅氧层和栅极，然后在所述栅极侧壁形成氧化修复层；
步骤03：在所述栅极两侧的所述P型阱区中进行磷离子注入，以形成浅掺杂源漏区；
步骤04：在所述浅掺杂源漏区中进行氟离子注入；
步骤05：对经所述氟离子注入的所述浅掺杂源漏区进行退火处理。
优选地，所述步骤04中，所述氟离子注入的剂量为1E14/cm2～1E15/cm2，所述氟离子注入的能量为15Kev～25Kev。
优选地，所述步骤04中，所述氟离子注入的角度与竖直方向的夹角为0～16°。
优选地，所述步骤05中，所述退火处理的时间为0.5～1小时，所述退火处理的温度为750～850℃。
优选地，所述步骤03中，所述磷离子倾斜注入到所述浅掺杂源漏区中，并且，所述栅极两侧的所述磷离子注入的角度呈互补。
为了实现上述目的，本发明还提供了一种NMOS器件的制备方法，包括以下步骤：
步骤01：在一半导体衬底中形成浅沟槽隔离结构和有源区；
步骤02：在所述有源区中形成P型阱区，并且在所述半导体衬底上形成栅氧层和栅极，然后在所述栅极侧壁形成氧化修复层；
步骤03：在所述栅极两侧的所述P型阱区中进行磷离子注入，以形成浅掺杂源漏区；
步骤04：在所述浅掺杂源漏区中进行氟离子注入；
步骤05：对经所述氟离子注入的所述浅掺杂源漏区进行退火处理；
步骤06：在所述氧化修复层外壁形成侧墙，然后在浅掺杂源漏区中进行源漏离子注入形成源漏极；
步骤07：在所述源漏极表面和所述栅极表面依次形成金属硅化物、金属前介质、通孔、金属插塞和互连金属层。
优选地，所述步骤04中，所述氟离子注入的剂量为1E14/cm2～1E15/cm2，所述氟离子注入的能量为15Kev～25Kev。
优选地，所述步骤04中，所述氟离子注入的角度与竖直方向的夹角为0～16°。
优选地，所述步骤05中，所述退火处理的时间为0.5～1小时，所述退火处理的温度为750～850℃。
优选地，所述步骤03中，所述磷离子倾斜注入到所述浅掺杂源漏区中，并且，所述栅极两侧的所述磷离子注入的角度呈互补。
本发明的抑制NMOS器件反短沟道效应的方法及NMOS器件的制备方法，通过在浅掺杂源漏区磷离子注入后，增设一道氟离子注入工序，然后对浅掺杂源漏区进行低温退火长时间处理，所注入的氟离子与栅极边缘区域的空位和间隙原子等结合，能够阻止P型阱区中硼元素的扩散，从而抑制反短沟道效应；并且，氟离子能够抑制热载流子注入，因此，在氟离子注入的同时，不会造成热载流子注入的可靠性变差。
附图说明
图1为现有的NMOS器件的沟道长度随阈值电压变化的曲线示意图
图2为现有的NMOS器件的制备方法的流程示意图
图3为本发明的一个较佳实施例的抑制NMOS器件的反短沟道效应的方法的流程示意图
图4-9为本发明的一个较佳实施例的抑制NMOS器件的反短沟道效应的方法的各个制备步骤示意图；其中，图4和图5分别为步骤01和步骤02所对应的NMOS器件结构的俯视示意图，图6为步骤02所对应的NMOS器件结构的截面结构示意图；图7-图9为步骤03-步骤05所对应的NMOS器件结构的截面结构示意图
图10为现有的和本发明的NMOS器件的沟道长度随阈值电压变化的曲线对比图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合附图3-10和具体实施例对本发明的抑制NMOS器件反短沟道效应的方法作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图3，本实施例的抑制NMOS器件的反短沟道效应的方法，包括以下步骤：
步骤01：请参阅图4，在一半导体衬底中形成浅沟槽隔离结构02和有源区01；
具体的，如图4中，浅沟槽隔离结构将每个MOS器件的有源区隔离开来；浅沟槽隔离结构和有源区的制备可以采用现有工艺，这里不再赘述。
步骤02：请参阅图5和图6，在有源区01中形成硼掺杂的P型阱区06，并且在半导体衬底上形成栅氧层04和栅极03，然后在栅极03侧壁形成氧化修复层05；
具体的，在欲形成P型阱区的位置进行中硼离子注入以形成P型阱区06，栅氧层04和栅极03与P型阱区06交叉设置；包括：在半导体衬底上依次沉积栅氧层材料和栅极材料，栅极材料可以为多晶硅；然后，对所述多晶硅和栅氧层材料进行刻蚀，从而形成所需的栅极图形和栅氧层图形。
需要说明的是，本发明中，在形成栅极侧壁的氧化修复层时，也同时在有源区包括P型阱区06表面形成氧化膜。
步骤03：请参阅图7，在栅极03两侧的P型阱区06中进行磷离子注入，以形成浅掺杂源漏区07；
具体的，本实施例中，步骤01和步骤02为制备MOS器件结构的过程；磷离子注入时采用倾斜注入，较佳的，栅极03两侧的磷离子注入的角度呈互补状态，如图6中箭头所示。
步骤04：请参阅图8，在浅掺杂源漏区07中进行氟离子注入；
具体的，氟离子注入后，形成浅掺杂源漏区08；进行氟离子注入时，应当调整成合适的注入剂量、能量和角度，以确保氟离子的注入效率，氟离子注入的角度与竖直方向的夹角为0～16°，较佳的，氟离子垂直入射到浅掺杂源漏区中；本实施例中，氟离子注入的剂量为1E14/cm2～1E15/cm2，氟离子注入的能量为15Kev～25Kev。
步骤05：请参阅图9，对经氟离子注入的浅掺杂源漏区进行退火处理；
具体的，为了避免高温退火时P型阱区中的硼元素向栅极边缘的空位和间隙原子中扩散，本实施例中，采用低温长时间退火处理，退火处理的时间大于0.5小时，退火处理的温度不超900℃，较佳的，退火处理的时间为0.5～1小时，所述退火处理的温度为750～850℃，从而形成退火后的浅掺杂源漏区09。
本发明的其它实施例中，还提供了制备NMOS器件的方法，其包括上述步骤01～步骤05，这里不再赘述；该制备NMOS器件的方法，还包括：
在完成浅掺杂源漏区的退火处理之后，在氧化修复层外壁形成侧墙，然后在浅掺杂源漏区中进行源漏离子注入形成源漏极；
以及，在源漏极表面和栅极表面依次形成金属硅化物、金属前介质、通孔、金属插塞和互连金属层。
在NMOS器件制备完成之后，还可以进行测试，选取本发明的和现有的不同沟道长度的NMOS器件来检测它们的阈值电压，并且进行对比，从而得到如图10所示的曲线，实线为现有工艺制备的NMOS器件的沟道长度随阈值电压变化的曲线示意图，虚线为本实施例的方法所制备的NMOS器件的沟道长度随阈值电压变化的曲线示意图；可见，相比于现有工艺，采用本发明的所制备的NMOS器件的反短沟道效应以及短沟道效应均得到明显抑制。
需要说明的是，上述方法特别应用于输入输出NMOS器件中；由于输入输出NMOS器件区域的尺寸很小，此时，只采用磷离子注入一道离子注入工序很难抑制反短沟道效应，因此采用上述方法可以有效抑制反短沟道效应。
综上所述，本发明的抑制NMOS器件反短沟道效应的方法及NMOS器件的制备方法，通过在浅掺杂源漏区磷离子注入后，增设一道氟离子注入工序，然后对浅掺杂源漏区进行低温退火长时间处理，所注入的氟离子与栅极边缘区域的空位和间隙原子等结合，能够阻止P型阱区中硼元素的扩散，从而抑制反短沟道效应；并且，氟离子能够抑制热载流子注入，因此，在氟离子注入的同时，不会造成热载流子注入的可靠性变差。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
Claims (10)
1.一种抑制NMOS器件的反短沟道效应的方法，其特征在于，包括以下步骤：
步骤01：在一半导体衬底中形成浅沟槽隔离结构和有源区；
步骤02：在所述有源区中形成硼掺杂的P型阱区，并且在所述半导体衬底上形成栅氧层和栅极，然后在所述栅极侧壁形成氧化修复层；
步骤03：在所述栅极两侧的所述P型阱区中进行磷离子注入，以形成浅掺杂源漏区；
步骤04：在所述浅掺杂源漏区中进行氟离子注入，从而使注入的氟离子与栅极边缘区域的空位和间隙原子结合，阻止P型阱区中的硼元素向栅极边缘区域扩散；
步骤05：对经所述氟离子注入的所述浅掺杂源漏区进行退火处理。
2.根据权利要求1所述的方法，其特征在于，所述步骤04中，所述氟离子注入的剂量为1E14/cm2～1E15/cm2，所述氟离子注入的能量为15Kev～25Kev。
3.根据权利要求1所述的方法，其特征在于，所述步骤04中，所述氟离子注入的角度与竖直方向的夹角为0～16°。
4.根据权利要求1所述的方法，其特征在于，所述步骤05中，所述退火处理的时间为0.5～1小时，所述退火处理的温度为750～850℃。
5.根据权利要求1所述的方法，其特征在于，所述步骤03中，所述磷离子倾斜注入到所述浅掺杂源漏区中，并且，所述栅极两侧的所述磷离子注入的角度呈互补。
6.一种NMOS器件的制备方法，其特征在于，包括以下步骤：
步骤01：在一半导体衬底中形成浅沟槽隔离结构和有源区；
步骤02：在所述有源区中形成P型阱区，并且在所述半导体衬底上形成栅氧层和栅极，然后在所述栅极侧壁形成氧化修复层；
步骤03：在所述栅极两侧的所述P型阱区中进行磷离子注入，以形成浅掺杂源漏区；
步骤04：在所述浅掺杂源漏区中进行氟离子注入，从而使注入的氟离子与栅极边缘区域的空位和间隙原子结合，阻止P型阱区中的硼元素向栅极边缘区域扩散；
步骤05：对经所述氟离子注入的所述浅掺杂源漏区进行退火处理；
步骤06：在所述氧化修复层外壁形成侧墙，然后在浅掺杂源漏区中进行源漏离子注入形成源漏极；
步骤07：在所述源漏极表面和所述栅极表面依次形成金属硅化物、金属前介质、通孔、金属插塞和互连金属层。
7.根据权利要求6所述的方法，其特征在于，所述步骤04中，所述氟离子注入的剂量为1E14/cm2～1E15/cm2，所述氟离子注入的能量为15Kev～25Kev。
8.根据权利要求6所述的方法，其特征在于，所述步骤04中，所述氟离子注入的角度与竖直方向的夹角为0～16°。
9.根据权利要求6所述的方法，其特征在于，所述步骤05中，所述退火处理的时间为0.5～1小时，所述退火处理的温度为750～850℃。
10.根据权利要求6所述的方法，其特征在于，所述步骤03中，所述磷离子倾斜注入到所述浅掺杂源漏区中，并且，所述栅极两侧的所述磷离子注入的角度呈互补。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510488879.3A CN105047566B (zh) | 2015-08-11 | 2015-08-11 | 抑制反短沟道效应的方法及nmos器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510488879.3A CN105047566B (zh) | 2015-08-11 | 2015-08-11 | 抑制反短沟道效应的方法及nmos器件制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105047566A CN105047566A (zh) | 2015-11-11 |
| CN105047566B true CN105047566B (zh) | 2018-06-22 |
Family
ID=54454013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510488879.3A Active CN105047566B (zh) | 2015-08-11 | 2015-08-11 | 抑制反短沟道效应的方法及nmos器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105047566B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630385B1 (en) * | 2001-04-27 | 2003-10-07 | Advanced Micro Devices, Inc. | MOSFET with differential halo implant and annealing strategy |
| CN101207041A (zh) * | 2006-12-21 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 在半导体基材上形成金氧半导体元件的方法 |
| CN101661888A (zh) * | 2008-08-25 | 2010-03-03 | 上海华虹Nec电子有限公司 | 半导体器件中源漏注入结构的制备方法 |
| CN102487007A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的形成方法 |
| CN102623341A (zh) * | 2011-01-28 | 2012-08-01 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制造方法 |
-
2015
- 2015-08-11 CN CN201510488879.3A patent/CN105047566B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630385B1 (en) * | 2001-04-27 | 2003-10-07 | Advanced Micro Devices, Inc. | MOSFET with differential halo implant and annealing strategy |
| CN101207041A (zh) * | 2006-12-21 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 在半导体基材上形成金氧半导体元件的方法 |
| CN101661888A (zh) * | 2008-08-25 | 2010-03-03 | 上海华虹Nec电子有限公司 | 半导体器件中源漏注入结构的制备方法 |
| CN102487007A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的形成方法 |
| CN102623341A (zh) * | 2011-01-28 | 2012-08-01 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105047566A (zh) | 2015-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101459082B (zh) | Mos晶体管及其形成方法 | |
| CN101593681B (zh) | 减小nmos器件栅极诱导漏极漏电流的方法 | |
| CN102938375B (zh) | 一种场效应晶体管及形成方法 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| CN104269358A (zh) | 半导体器件的制备方法 | |
| CN101930922B (zh) | Mos晶体管的制作方法 | |
| US9269807B2 (en) | Semiconductor device and method of making the same | |
| CN103000501B (zh) | Nmos晶体管形成方法 | |
| CN102569077B (zh) | 用于制作半导体器件的源/漏区的方法 | |
| CN101930924B (zh) | Mos晶体管的制作方法 | |
| CN101572235B (zh) | N型轻掺杂区域的形成方法及半导体器件的制造方法 | |
| CN105047566B (zh) | 抑制反短沟道效应的方法及nmos器件制备方法 | |
| CN106158657A (zh) | Mos晶体管的形成方法 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| CN102446767B (zh) | Nmos晶体管的制造方法 | |
| CN102867755A (zh) | 一种形成具有低gidl电流的nmos器件的方法 | |
| CN102446769B (zh) | 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法 | |
| CN102468237B (zh) | 半导体器件的制造方法 | |
| CN108281485A (zh) | 半导体结构及其形成方法 | |
| KR20010065303A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| CN105097917A (zh) | Ldmos器件及其制作方法 | |
| CN104867974A (zh) | Ldmos器件及其制作方法 | |
| CN101840861A (zh) | 半导体器件的制造方法 | |
| CN102082085A (zh) | 超浅结结构的形成方法与pmos晶体管的形成方法 | |
| KR100679812B1 (ko) | 모스 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |