JP2010093026A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 トレンチの底部を囲む範囲に不純物含有領域が形成されている半導体装置の製造過程において、意図しない領域に不純物が注入されることを防止できる製造方法を提供すること。
【解決手段】 ｎ型の半導体基板の一部をエッチングしてトレンチ１０を形成するトレンチ形成工程と、そのトレンチ形成工程で形成したトレンチ１０の内部にｐ型の不純物が含まれている酸化膜１２を充填する充填工程と、充填工程で充填した酸化膜の一部をエッチングして除去する除去工程と、除去工程の後に、トレンチ１０内に残存している酸化膜１２を熱処理する熱処理工程を備えている。熱処理工程において、酸化膜１２を囲む範囲のドリフト領域２内にｐ型不純物が固層拡散して、ｐ型の不純物含有領域が形成される。
【選択図】 図５

Description

本発明は、半導体装置の製造方法に関する。

第１導電型の半導体基板と、半導体基板内を伸びるトレンチと、トレンチの底部を囲む範囲に形成されている第２導電型の不純物含有領域を備えている半導体装置が知られている。この半導体装置によると、トレンチの底部を囲む範囲に形成された不純物含有領域によって、半導体装置の耐圧を高めることができる。

この種の半導体装置を製造する方法の従来例を以下に説明する。
まず、ボディ領域等の素子構造が形成されている第１導電型の半導体基板の一部をエッチングして、半導体基板の表面から伸びるトレンチを形成する。次に、半導体基板の表面をトレンチのみが露出するようにレジスト膜等で覆う。次に、トレンチの底部に対して半導体基板の表面から第２導電型の不純物を注入する。次に、トレンチの底部を囲む範囲に注入した不純物を熱処理により拡散させて、トレンチの底部を囲む範囲に第２導電型の不純物含有領域を形成する。次に、トレンチの内部に酸化膜を充填する。次に、トレンチの内部にゲート電極を形成する。その後、半導体基板の裏面に素子の裏面構造を形成し、半導体装置の表面および裏面に電極等を形成することにより、半導体装置が完成する。
この種の半導体装置を製造する方法の従来例としては、特許文献１〜３のものが知られている。

特開２００５−１４２２４３号公報 特開２００５−１１６８２２号公報 特開２００７−１５８２７５号公報

上記した従来の製造方法によると、第２導電型の不純物を注入するときに、トレンチ以外の範囲に不純物が注入されるのを防ぐため、半導体基板の表面にレジスト膜を形成する。しかしながら、不純物の注入条件等によっては意図しない領域に不純物が注入されてしまうことがある。その結果、熱処理したときにトレンチの底部を囲む範囲以外の領域に不純物が拡散し、しきい値電圧の変動、リーク電流の増大、アバランシェ耐量の低下等のデバイス特性上の不具合が生じることがある。

本発明は上記の課題を解決するために提案されたものである。本発明は、トレンチの底部を囲む範囲に不純物含有領域が形成されている半導体装置の製造過程において、意図しない領域に不純物が注入されることを防止できる製造方法を提供することを目的とする。

本発明は、第１導電型の半導体基板と、半導体基板内を伸びるトレンチと、トレンチの底部を囲む範囲に形成されている第２導電型の拡散領域を備えている半導体装置を製造する方法に関する。

本方法は、半導体基板の一部をエッチングしてトレンチを形成するトレンチ形成工程と、トレンチ形成工程で形成したトレンチの内部に第２導電型の不純物が含まれている酸化膜を充填する充填工程と、充填工程で充填した酸化膜の一部をエッチングして除去する除去工程と、除去工程の後に、トレンチ内に残存している酸化膜を熱処理する熱処理工程を備えている。

本方法によると、トレンチの内部に充填した第２導電型の不純物が含まれている酸化膜を熱処理することによって、トレンチの底部を囲む範囲に不純物が拡散される。これによって、トレンチの底部を囲む範囲にのみ不純物含有領域が形成される。半導体基板の表面から不純物を注入することなく不純物含有領域を形成することができるため、意図しない領域に不純物が注入されてしまうことがない。

本発明によると、トレンチの底部を囲む範囲に不純物含有領域が形成されている半導体装置の製造過程において、意図しない領域に不純物が注入されることを防止することができる。

下記に説明する実施例の好ましい特徴を列記する。
（第１特徴）ｐ型の酸化膜の材料としてＢＳＧ（ボロンドープガラス）を用いる。
（第２特徴）シリコンに対して選択比の高いエッチング条件で酸化膜をエッチングする。
（第３特徴）形成する不純物含有領域の深さに応じて酸化膜のエッチング量を制御する。
（第４特徴）形成する不純物含有領域の不純物濃度に応じて酸化膜の不純物濃度を調整する。
（第５特徴）形成する不純物含有領域の不純物濃度に応じて熱処理時間を制御する。

（第１実施例）
図１〜図７に本発明の第１実施例である半導体装置１００を製造する方法を示す。半導体装置１００は、トレンチゲート型のＭＯＳ（Metal Oxide Semiconductor）である。
まず、図１に示すように、シリコンを材料とするｎ⁻型の半導体基板６を用意する。半導体基板６の表面に臨む範囲には、ｐ⁻型のボディ領域４が形成されている。半導体基板６のうちのボディ領域４を除く範囲には、ｎ⁻型のドリフト領域２が形成されている。次に、半導体基板６の表面に、トレンチを形成する範囲が開口しているパターンを備えた絶縁膜８を形成する。

次に、図２に示すように、絶縁膜８のうちトレンチを形成する範囲をＲＩＥ(Reactive Ion Etching)等によりドライエッチングして、半導体基板６に達する開口９を形成する。エッチングガスには炭素を含有しているガスを選択する。エッチング条件として、例えばプロセスガスは、ＣＦ_４：ＣＨＦ_３：Ａｒ＝９：１：１００のガスを用いることができる。ＲＦ周波数は、３８０ｋＨｚ〜１３．５６ＭＨｚを使用することができる。ガス圧力は、３０〜２００ｍＴｏｒｒを使用することができる。

次に、図３に示すように、絶縁膜８をマスクとして開口９の表面からドライエッチングを行なってトレンチ１０を形成する（トレンチ形成工程）。エッチングガスには炭素を含有しているガスを選択する。エッチング条件として、例えば、プロセスガスは、ＨＢｒ：ＮＦ_３：Ｏ_２＝９：１：１００のガスを用いることができる。ＲＦ周波数は、３８０ｋＨｚ〜１３．５６ＭＨｚを使用することができる。ガス圧力は、３０〜２００ｍＴｏｒｒを使用することができる。

次に、図４に示すように、トレンチ１０の内部にｐ型の不純物が含まれている酸化膜１２を成膜する（充填工程）。酸化膜１２の材料として、例えばＴＥＯＳ−Ｏ_２系Ｂ（ＯＣＨ_３）_３（ＴＭＢ）等のように予めｐ型不純物が含有されたＢＳＧ（ボロンドープガラス）を用いることが好ましい。成膜方法として、例えば減圧ＣＶＤ（Chemical Vapor Deposition）法を用いることができる。成膜量は、図４に示すように、トレンチ１０の内部を十分に充填できる量とする。

次に、図５に示すように、トレンチ１０の内部に成膜した酸化膜１２の一部をエッチングして（エッチバック）除去する（除去工程）。このとき、エッチング後に残存する酸化膜１２の上面の深さが形成する不純物含有領域の上面の深さと等しくなるようにエッチング深さを調整する。エッチング方法としては、ＲＩＥ、ＣＤＥ（Chemical Dry Etching）、Ｗ／Ｅ（ウェットエッチング）を用いることができる。

次に、図６に示すように、トレンチ１０内に残存している酸化膜１２を熱処理する。熱処理によって、酸化膜１２に含まれているｐ型の不純物（例えばボロン）が酸化膜１２を囲む範囲（半導体基板６内）に固相拡散する。その結果、酸化膜１２を囲む範囲のドリフト領域２内に不純物含有領域１４が形成される。トレンチ１０内には、ｐ型不純物の含有量が少なくなった酸化膜１２ａが残存する。熱処理の条件として、例えば、Ｎ_２雰囲気下、１０００℃以上とすることができる。熱処理の時間は、不純物含有領域１４を形成する範囲に応じて調整する。熱処理時間を長くすると、不純物がより広い範囲に拡散され、より広い不純物含有領域１４が形成される。

次に、図７に示すように、トレンチ１０の内部であって酸化膜１２ａの表面に不純物を含有しない新たな酸化膜１６を充填する。次に、トレンチ１０の表面に臨む範囲に、側面と底面を酸化膜１６で覆われたゲート電極１８を形成する。その後、ゲート電極１８の表面を絶縁膜（図示しない）で覆い、半導体装置１００の裏面構造（図示しない）を形成する。その後、半導体基板６の表面と裏面の各々にソース電極（図示しない）、ドレイン電極（図示しない）を形成することによって、半導体装置１００が完成する。

本実施例の製造方法によると、半導体基板６の表面から不純物を注入することなくトレンチ１０の底部を囲む範囲に不純物含有領域１４を形成することができる。このため、意図しない領域に不純物が注入されてしまうことがない。このため、しきい値電圧の変動、リーク電流の増大等の不具合を生じることなく、容易に半導体装置の耐圧を高めることができる。

また、従来の製造方法では、意図しない領域に不純物が注入されてしまうことを抑制するために半導体基板の表面に厚いレジスト膜等を形成する必要があった。本実施例の製造方法によると、トレンチを形成するときに必要最小限の厚みの絶縁膜８を形成すればよいため、厚いレジスト膜等を形成する必要がない。このため、寸法制御性を高めることができ、半導体装置の微細化を図ることができる。

さらに、本実施例の製造方法によると、エッチング深さ等の条件を制御することによって、不純物含有領域１４の形成深さおよび形成範囲を容易に制御することができる。このため、最適な半導体装置の設計を容易に行なうことができる。

（第２実施例）
図８〜図１２に本発明の第２実施例である半導体装置２００を製造する方法を示す。半導体装置２００はトレンチゲート型のＭＯＳである。
半導体基板にトレンチを形成するまでの製造過程（第１実施例の図１〜図３に相当）は第１実施例の製造方法と同様であるため、説明を省略する。なお、本実施例では、トレンチ形成工程において、第１実施例の製造方法で形成するトレンチよりも深さの浅いトレンチを形成する（図８参照）。

図８に、半導体基板２６内にトレンチ３０を形成したときの半導体基板２６の断面図を示す。図８に示すように、トレンチ３０を形成した後、トレンチ３０の内壁に不純物を含有しない側壁酸化膜３１を形成する。次に、ＲＩＥにより、トレンチ３０の底部に形成された側壁酸化膜３１のみをエッチングして除去する。その結果、トレンチ３０の側壁にのみ側壁酸化膜３１が残存する。

次に、図９に示すように、トレンチ３０の底部をＲＩＥなどによってエッチングして、トレンチ３０よりも小さな内径のトレンチ深部３０ａをさらに形成する。次に、トレンチ深部３０ａおよびトレンチ３０の内部にｐ型の不純物が含まれている酸化膜３２を成膜する（充填工程）。酸化膜３２の材料として、例えばＴＥＯＳ−Ｏ_２系Ｂ（ＯＣＨ_３）_３（ＴＭＢ）等のように予めｐ型不純物が含有されたＢＳＧ（ボロンドープガラス）を用いることが好ましい。成膜方法として、例えば減圧ＣＶＤ法を用いることができる。成膜量は、図４に示すように、トレンチ３０の内部を十分に充填できる量とする。

次に、図１０に示すように、トレンチ３０の内部に成膜した酸化膜３２をエッチングして除去し（除去工程）、トレンチ深部３０ａにのみ酸化膜１２が充填された状態とする。このとき、エッチング後に残存する酸化膜３２の上面の深さがトレンチ深部３０ａの上面の深さと等しくなるようにエッチング深さを調整する。エッチング方法としては、ＲＩＥ、ＣＤＥ、Ｗ／Ｅを用いることができる。

次に、図１１に示すように、トレンチ深部３０ａ内に残存している酸化膜１２内の不純物を熱処理により拡散させる。これにより、酸化膜３２に含まれているｐ型の不純物（例えばボロン）が酸化膜３２を囲む範囲（半導体基板２６内）に固相拡散する。その結果、酸化膜３２を囲む範囲のドリフト領域２２内に不純物含有領域３４が形成される。トレンチ深部３０ａ内には、ｐ型不純物の含有量が少なくなった酸化膜３２ａが残存する。熱処理の条件として、例えば、Ｎ_２雰囲気下、１０００℃以上とすることができる。熱処理の時間は、不純物含有領域３４を形成する範囲に応じて調整する。熱処理時間を長くすると、不純物がより広い範囲に拡散され、より広い不純物含有領域３４が形成される。

次に、図１２に示すように、トレンチ３０の内部であって酸化膜３２ａの表面に不純物を含有しない新たな酸化膜３６を充填する。次に、トレンチ３０の表面に臨む範囲に、側面と底面を側壁酸化膜３１と酸化膜３６で覆われたゲート電極３８を形成する。その後、ゲート電極３８の表面を絶縁膜（図示しない）で覆い、半導体装置２００の裏面構造（図示しない）を形成する。その後、半導体基板２６の表面と裏面の各々にソース電極（図示しない）、ドレイン電極（図示しない）を形成することによって、半導体装置２００が完成する。

本実施例の製造方法によると、トレンチ深部３０ａに充填された酸化膜３２を囲む範囲のドリフト領域２２内に不純物含有領域３４が形成される。トレンチ深部３０ａはトレンチ３０に比べて内径が小さいため、第１実施例の製造方法で形成される不純物含有領域１４に比べて幅が狭い不純物含有領域３４を形成することができる。

第１実施例および第２実施例の製造方法では、シリコンに対して選択比の高いエッチング条件で酸化膜をエッチングすることが好ましい。除去工程において、半導体基板をエッチングすることなく酸化膜だけを効果的にエッチングすることができる。

第１実施例および第２実施例の製造方法では、形成する不純物含有量領域の深さに応じて酸化膜のエッチング量を制御することが好ましい。エッチング後に残存している酸化膜を囲む範囲に不純物含有領域が形成されるためである。

第１実施例および第２実施例の製造方法では、形成する不純物含有量領域の濃度に応じて酸化膜の不純物濃度を調整することが好ましい。酸化膜の不純物濃度が大きいほど、形成される不純物含有領域の濃度が大きい。このため、酸化膜の不純物濃度を調整することによって、不純物含有領域の濃度を調整することができる。

第１実施例および第２実施例の製造方法では、形成する不純物含有量領域の濃度に応じて熱処理時間を制御することが好ましい。熱処理時間が長いほど、ドリフト領域内の広い範囲に不純物が拡散するためである。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

本発明の第１実施例である半導体装置１００を製造する工程（１）を示す。 半導体装置１００を製造する工程（２）を示す。 半導体装置１００を製造する工程（３）を示す。 半導体装置１００を製造する工程（４）を示す。 半導体装置１００を製造する工程（５）を示す。 半導体装置１００を製造する工程（６）を示す。 半導体装置１００を製造する工程（７）を示す。 本発明の第２実施例である半導体装置２００を製造する工程（１）を示す。 半導体装置１００を製造する工程（２）を示す。 半導体装置１００を製造する工程（３）を示す。 半導体装置１００を製造する工程（４）を示す。 半導体装置１００を製造する工程（５）を示す。

符号の説明

２、２２：ドリフト領域
４、２４：ボディ領域
６、２６：半導体基板
８、２８：絶縁膜
９：開口
１０、３０：トレンチ
３０ａ：トレンチ深部
３１：側壁酸化膜
１２、３２：酸化膜
１２ａ、３２ａ：（熱処理後の）酸化膜
１４、３４：不純物含有領域
１６、３６：酸化膜
１８、３８：ゲート電極

Claims (1)

1. 第１導電型の半導体基板と、その半導体基板内を伸びるトレンチと、そのトレンチの底部を囲む範囲に形成されている第２導電型の不純物含有領域と、を備えている半導体装置を製造する方法であり、
   前記半導体基板の一部をエッチングして前記トレンチを形成するトレンチ形成工程と、
   そのトレンチ形成工程で形成したトレンチの内部に第２導電型の不純物が含まれている酸化膜を充填する充填工程と、
   その充填工程で充填した酸化膜の一部をエッチングして除去する除去工程と、
   その除去工程の後に、前記トレンチ内に残存している前記酸化膜を熱処理する熱処理工程と、
   を備えていることを特徴とする半導体装置の製造方法。
   

Images