CN105355600A - 闪存的制作方法 - Google Patents
闪存的制作方法 Download PDFInfo
- Publication number
- CN105355600A CN105355600A CN201410412986.3A CN201410412986A CN105355600A CN 105355600 A CN105355600 A CN 105355600A CN 201410412986 A CN201410412986 A CN 201410412986A CN 105355600 A CN105355600 A CN 105355600A
- Authority
- CN
- China
- Prior art keywords
- grid
- grid unit
- organic material
- layer
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请公开了一种闪存的制作方法。该闪存包括第一栅极单元和第二栅极单元,第一栅极单元包括第一栅极、第一隔离件、第一源极区和第一漏极区,第二栅极单元包括第二栅极、第二隔离件、第二源极区和第二漏极区,制作方法包括第一栅极单元的制作过程和第二栅极单元的制作过程,在进行第一栅极单元的制作过程时,利用有机材料保护已经制作完成的第二栅极或第二栅极单元;或者在进行第二栅极单元的制作过程时,利用有机材料保护已经制作完成的第一栅极或第一栅极单元。通过本申请,解决了在存储单元上沉积的用于保护单元的物质难以去除的问题,进而达到了快速彻底去除为保护存储单元而沉积的物质的效果。
Description
技术领域
本申请涉及半导体领域,具体而言,涉及一种闪存的制作方法。
背景技术
随着超大规模集成器件的发展,器件的尺寸在不断的缩小,膜的厚度也在不断的减小,在器件的制造的各个环节中面临不同程度的挑战。
对于闪存,由于器件的使用过程中需要对闪存的存储单元区和其外围电路区进行操作,而不同区域需要不同的操作条件,因此存储单元区和其外围电路区的设计规则也明显的不同。例如,存储单元区需要更小的栅极间隔。因为外围电路区需要较高的击穿电压,一般地,充电器件需要较高击穿电压,特别是高压器件,更需要较高的击穿电压,这就要求外围电路区的隔离件的宽度要比存储单元区的宽度宽。在制造器件的过程中,需要分别对存储单元区和外围电路区进行工艺处理,从而得到宽度不同的隔离件。
在传统的工艺中,为了在形成外围电路的隔离件时保护存储单元免受损坏,用SiN或者氧化膜将存储单元区Ⅰ域填满,但是沉积的SiN或者氧化物很难被去除。
针对现有技术中在存储单元上沉积的用于保护存储单元的物质难以去除的问题,目前尚未提出有效的解决方案。
发明内容
为了解决在存储单元上沉积的用于保护存储单元的物质难以去除的问题,本申请提供了一种闪存的制作方法,能够更容易地去除为保护存储单元而沉积的物质。
根据本申请的一个方面,提供了一种闪存的制作方法,该制作方法包括:所述闪存包括第一栅极单元和第二栅极单元,所述第一栅极单元包括第一栅极、第一隔离件、第一源极区和第一漏极区,所述第二栅极单元包括第二栅极、第二隔离件、第二源极区和第二漏极区,所述制作方法包括所述第一栅极单元的制作过程和所述第二栅极单元的制作过程在进行所述第一栅极单元的制作过程时,利用有机材料保护已经制作完成的所述第二栅极或第二栅极单元;或者在进行所述第二栅极单元的制作过程时,利用有机材料保护已经制作完成的所述第一栅极或第一栅极单元。
进一步地,所述制作方法包括:提供衬底;进行所述第一栅极单元的制作过程;在所述第一栅极单元上形成第一有机材料层;在所述第一有机材料层上形成第一氧化层;进行所述第二栅极单元的制作过程;以及去除所述第一氧化层和所述第一有机材料层。
进一步地,所述制作方法包括:提供衬底;在所述衬底上形成第一栅极和第二栅极;在所述第二栅极上形成第二有机材料层;在所述第二有机材料层上形成第二氧化层;进行所述第一栅极单元的制作过程中第一隔离件、第一源极区和第一漏极区的制作,得到所述第一栅极单元;去除所述第二氧化层和所述第二有机材料层;在所述第一栅极单元上形成第三有机材料层;在所述有机材料层上形成第三氧化层;进行所述第二栅极单元的制作过程中第二隔离件、第二源极区和第二漏极区的制作,得到所述第二栅极单元;以及去除所述第三氧化层和所述第三有机材料层。
进一步地,所述有机材料选自(1,4)-萘并烷或(9,10)-蒽并烷。
进一步地,所述制作方法中,去除所述有机材料的过程包括:采用灰化气体对所述有机材料进行灰化,形成灰化残留物;以及去除所述灰化残留物。
进一步地,对所述有机材料进行灰化的过程包括:在80~300℃下,向所述有机材料通入流量为800~1000sccm的所述灰化气体,对所述有机材料进行加压,压力为600~650mT,其中,所述灰化气体包括氧气、氢气和氮气。
进一步地,所述灰化气体包括体积为:氧气17%-45%、氮气50%-80%和3%-5%的氢气。
进一步地,所述制作方法中,去除所述有机材料的过程包括:利用含氢气体对所述有机材料进行软化处理;利用氧化性气体对所述有机材料进行灰化处理;以及去除所述灰化残留物。
进一步地,所述含氢气体为联肼或氢气,所述含氢气体的流量为800~1000sccm;所述氧化性气体包括氧气和氮气,所述氧气的流量为9000~9500sccm,氮气的流量为600~650sccm,所述氧化性气体的压力为600~650mT,温度为200~300℃,时间为40~50秒。
进一步地,去除所述灰化残留物的过程包括:利用溶液对所述灰化残留物进行清洗,其中,所述溶液包括65~75wt%单乙醇胺、3~10wt%对-甲苯磺酸、15~25wt%去离子水、0.5~5wt%没食子酸和1~3wt%苯并三唑。
进一步地,所述溶液包括70wt%单乙醇胺、7wt%对-甲苯磺酸、19.5wt%去离子水、1.5wt%没食子酸和1wt%苯并三唑。
进一步地,所述衬底划分为存储单元区和外围电路区,所述制作方法在去除所述氧化层和所述有机材料之后还包括:在所述第一栅极单元和所述第二栅极单元沉积金属硅化物阻挡层的过程。
进一步地,所述金属硅化物阻挡层的过程包括以下步骤:在所述存储单元区的源极区和漏极区沉积所述金属硅化物阻挡层;以及在所述外围电路区的栅极顶部、源极区和漏极区形成所述金属硅化物阻挡层。
进一步地,所述第一栅极位于所述存储单元区,所述第二栅极位于所述外围电路区,所述第一隔离件的宽度小于所述第二隔离件的宽度。
通过本申请,采用沉积有机材料保护存储单元的方法,解决了在存储单元上沉积的用于保护单元的物质难以去除的问题,进而达到了容易去除为保护存储单元而沉积的物质的效果。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解,本申请的示意性实施方式及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了本申请一种优选实施方式所提供的闪存的制作方法流程图;
图2示出了本申请另一种优选实施方式所提供的闪存的制作方法流程图;
图3示出了本申请的一种实施方式中衬底的结构示意图,其中在该衬底上划分了存储单元区和外围电路区;
图4示出了本申请在图3所示衬底上依次沉积隧穿氧化层、第一多晶硅层、ONO层、第二多晶硅层和氮化硅层后的剖面结构示意图;
图5示出了对图4所示的存储单元区进行漏极轻掺杂并形成第一栅极后的剖面结构示意图;
图6示出了在图5所示的存储单元区进行源漏离子注入形成源极区、漏极区和第一隔离件后的剖面结构示意图;
图7示出了在图6所示的第一栅极单元上和外围电路区的氮化硅层上沉积有机材料层后的剖面结构示意图;
图8示出了在图7所示的第一有机材料层上沉积第一氧化层后的剖面结构示意图;
图9示出了去除图8所示的外围电路区的第一氧化层、第一有机材料层、氮化硅层和第二多晶硅层的剖面结构示意图;
图10示出了对图9所示的外围电路区的氮化硅层、多晶硅掩模层和ONO层进行刻蚀,得到第二栅极后的剖面结构示意图;
图11示出了在图10所示的外围电路区进行漏极轻掺杂并在第二栅极上形成第二隔离件后的剖面结构示意图;
图12示出了对图11所示的外围电路区进行源漏离子注入并去除存储单元区的第一有机材料层后的剖面结构示意图;以及
图13示出了对图12所示的存储单元的第一源极区和第一漏极区以及外围电路区的第二栅极、第二源极区和第二漏极区沉积金属硅化物阻挡层后的剖面结构示意图。
附图标记:
衬底300,隧穿氧化层301,第一多晶硅层302,ONO层303,第二多晶硅层304和氮化硅层305,第一氧化层306,第一有机材料层307,金属硅化物阻挡层308,第一栅极单元100,第一栅极101,第一隔离件102,第一源极区103,第一漏极区104,第一轻掺杂区域105,第二栅极单元200,第二栅极201,第二隔离件202,第二源极区203,第二漏极区204,第二轻掺杂区域205,存储单元区Ⅰ,外围电路区Ⅱ。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施方式及具体实施方式中的特征可以相互组合。下面将参考附图并结合具体实施方式来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所描述的,对于闪存,由于器件的使用过程中需要对闪存的存储单元区和其外围电路区进行操作,而不同区域需要不同的操作条件,因此存储单元区和其外围电路区的设计规则也明显的不同。在传统的工艺中,为了在形成外围电路区的隔离件时保护存储单元区免受损坏,用SiN或者氧化膜将存储单元区域填满,但是沉积的SiN或者氧化物很难被去除。本申请针对上述问题,在本申请一种优选的实施方式中,提供了一种闪存的制作方法。所制作的闪存包括第一栅极单元100和第二栅极单元200,第一栅极单元100包括第一栅极101、第一隔离件102、第一源极区103和第一漏极区104,第二栅极单元200包括第二栅极201、第二隔离件202、第二源极区203和第二漏极区204,上述制作方法包括第一栅极单元100的制作过程和第二栅极单元200的制作过程,在进行第一栅极单元100的制作过程时,利用有机材料保护已经制作完成的第二栅极201或第二栅极单元200;或者在进行第二栅极单元200的制作过程时,利用有机材料保护已经制作完成的第一栅极101或第一栅极单元100。
本申请上述实施方式中的闪存与常规闪存相似,也是包括存储单元区Ⅰ和外围电路区Ⅱ,且第一栅极单元100与第二栅极单元200位于不同的区域中,当第一栅极单元100位于存储单元区Ⅰ时,第二栅极单元200位于外围电路区Ⅱ;而且,本领域技术人员应该知晓的是第一栅极101单元100和第二栅极201单元200的数量互相不受影响,均可以为一个也可以为多个。
采用上述制作方法得到的闪存,采用有机材料代替现有技术的SiN或者氧化物,由于有机材料易于去除而且去除过程中对已经形成的器件几乎不产生影响,因此,无论是先进行存储单元区Ⅰ的栅极单元的制作还是先进行外围电路区Ⅱ的栅极单元的制作,在进行其中一个栅极单元的制作时,利用有机材料作为已经制作完成的栅极或栅极单元的保护层,既能实现对已经完成的栅极或栅极单元实现理想的保护作用,在去除时也不会对已经形成的栅极或栅极单元造成负面影响;而且有机材料的去除比SiN或者氧化物的去除更容易,去除时间更短,因此提高了闪存的制作效率。
下文将以优选实施方式为例,说明本申请提供制作方法的步骤。需要注意的是,图1至图13仅为示意图,其目的在于简洁、清楚地阐述本申请所提出的发明构思。其中,图1和图2示出了本申请优选的制作方法的流程图,图3至图13示出了图1所示的制作方法中完成各步骤后闪存的剖面结构示意图。
图1示出了本申请一种优选实施方式所提供的闪存的制作方法流程图。如图1所示,该制作方法包括:步骤S101,提供衬底300;步骤S102,进行第一栅极单元100的制作过程;步骤S103,在第一栅极单元100上形成第一有机材料层307;步骤S104,在第一有机材料层307上形成第一氧化层306;步骤S105,进行第二栅极单元200的制作过程;以及步骤S106,去除第一氧化层306和第一有机材料层307。
图2示出了本申请一种优选实施方式所提供的闪存的制作方法流程图。如图2所示,该制作方法包括:步骤S201,提供衬底300;步骤S202,在衬底300上形成第一栅极101和第二栅极201;步骤S203,在第二栅极201上形成第二有机材料层;步骤S204,在第二有机材料层上形成第二氧化层;步骤S205,进行第一栅极单元100的制作过程中的第一隔离件102、第一源极区103和第一漏极区104的制作,得到第一栅极单元100;步骤S206,去除第二氧化层和第二有机材料层;步骤S207,在第一栅极单元100上形成第三有机材料层;步骤S208,在第三有机材料层上形成第三氧化层;步骤S209,进行第二栅极单元200的制作过程中的第二隔离件202、第二源极区203和第二漏极区204的制作,得到第二栅极单元200;以及步骤S210,去除第三氧化层和第三有机材料层。
图1和图2所示的两种优选的制作方法,均是采用有机材料层替代SiN或者氧化物作为保护层,均能有效地缩短有机材料的去除时间,提高闪存的制作效率。以下将以图1所示的制作方法结合图3至图13为例,进一步说明本申请的有益效果,其中图3至13中,第一栅极单元100均位于存储单元区Ⅰ,第二栅极单元200均位于外围电路区Ⅱ,但是,附图只是用于解释本申请,并不能限制本申请的保护范围,第一栅极单元100位于外围电路区Ⅱ的位置,第二栅极单元200位于存储电路区Ⅰ的位置的技术方案仍在本申请的保护范围之内,那么相应地,第一栅极单元100所处的位置变为存储电路器,第二栅极单元200所处的位置变为外围电路区。
首先,提供如图3所示的衬底300。且该衬底300可以划分为存储单元区Ⅰ和外围电路区Ⅱ,衬底300可以为以下所提到的材料中的至少一种:硅、砷化镓、绝缘体、上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
然后,进行第一栅极单元100的制作,该制作过程优选采用本领域的常规工艺流程进行制作,如首先在衬底300上形成第一栅极101;在第一栅极101的侧壁上形成第一隔离件102;在第一栅极101两侧形成第一源漏极的源极区和漏极区,得到包括第一栅极101、第一隔离件102、第一源极区103和第一漏极区104的第一栅极单元100。以下就上述过程结合附图进行说明。在图3所示的衬底300上依次沉积隧穿氧化层301、第一多晶硅层302、ONO层303、第二多晶硅层304和氮化硅层305,形成具有如图4所示剖面的结构。本领域技术人员可以根据器件的需要对上述隧穿氧化层301、第一多晶硅层302、ONO层303、第二多晶硅层304和氮化硅层305进行调整或者沉积上述各层的等同材料或者替代材料,并且不局限于上述结构。形成的隧穿氧化层301、第一多晶硅层302、ONO层303、第二多晶硅层304和氮化硅层305可以在存储单元区Ⅰ,也可以在外围电路区Ⅱ。
在衬底300上形成如图4所示的隧穿氧化层301、第一多晶硅层302、ONO层303、第二多晶硅层304和氮化硅层305之后,对隧穿氧化层301、第一多晶硅层302、ONO层303、第二多晶硅层304和氮化硅层305进行刻蚀,形成如图5所示的第一栅极101(为了附图的简洁,仅在图5中示出了存储单元区的标号Ⅰ和外围电路区的标号Ⅱ,其它附图中的存储单元区和外围电路区的位置参照图5)。上述刻蚀过程优选采用干法刻蚀。图5中第一栅极101为存储单元区Ⅰ的栅极,但该步骤并不限于在存储单元区Ⅰ形成第一栅极101。本申请优选在图5所示的衬底300上形成第一栅极101之前,在外围电路区Ⅱ的氮化硅层305上形成一层光刻胶,用来保护外围电路区Ⅱ的隧穿氧化层301、第一多晶硅层302、ONO层303、第二多晶硅层304和氮化硅层305在刻蚀得到第一栅极101的过程中免受损伤;并且,光刻胶在刻蚀过程中容易去除,不会对存储单元区Ⅰ的栅极结构造成影响。
本领域技术人员应该知晓的是,在完成第一栅极101的刻蚀之后对图5中的第一栅极101的两侧进行轻掺杂注入(LDD),形成第一轻掺杂区域105,得到具有图5所示剖面的结构。其中,轻掺杂注入的过程优选包括:在真空、低温条件下,使掺杂离子加速,然后将掺杂离子注入到栅极两侧的衬底300内,形成第一轻掺杂区域。第一轻掺杂区域具有较低的电阻率,能够抑制存储器的短沟道效应,减少漏电流的产生,提高存储器的性能。优选地,掺杂离子包括砷、磷,掺杂离子的浓度为1E+14至1E+15/cm3。
在得到图5所示的结构之后,在图5所示的第一栅极101的侧壁上形成如图6所示的第一隔离件102。第一隔离件102的隔离材料可以为硅的氮化物或者硅的氧化物。在两个栅极之间的区域沉积隔离材料,然后对沉积的隔离材料进行刻蚀,刻蚀优选采用干法刻蚀,经过刻蚀之后得到第一栅极101侧壁上的第一隔离件102。在形成第一隔离件102之后,在相邻第一隔离件102之间的区域进行离子注入形成第一源极区103和第一漏极区104,得到包括第一栅极101、第一隔离件102、第一源极区103和第一漏极区104的第一栅极单元100,得到如图6所示的结构剖面图。其中,离子注入的离子可以为重掺杂硼离子,也可以为磷离子,离子注入的方法可以采用本领域的常规方法进行,本领域技术人员可以根据实际需求进行选择。
在第一栅极单元100制作完成之后,进行第二栅极单元200的制作,为了保护第一栅极单元在第二栅极单元200的制作过程中免受损伤,在图6所示的第一栅极单元100上和外围电路区Ⅱ的氮化硅层301上沉积第一有机材料层307,得到如图7所示的结构。因为有机材料容易去除,并且具有保护栅极免受刻蚀损伤的作用,所以沉积在第一栅极单元100上,既保护第一栅极单元100免受刻蚀损伤,又在需要去除的时候容易被去除。其中,沉积的第一有机材料层307能够作为底部抗反射涂层(bottomanti-reflectivecoating,简称为BARC),用来在曝光的过程中减少底部光的反射,进而实现提高曝光的能量效率,达到更好的曝光效果。本领域技术人员应该知道的是,底部抗反射涂层主要有两种涂层材料:有机抗反射涂层和无机抗反射涂层。无机抗反射涂层是在硅片表面利用等离子增强化学气相沉积形成,一般无机抗反射涂层采用的无机材料为:TiN或SiN。本申请优选采用有机抗反射涂层作为底部抗反射涂层,有机抗反射涂层是在硅片表面旋涂或者沉积有机材料所形成的,依靠有机材料层直接接收入射光线。在沉积有机材料的过程中,优选对衬底300上的存储单元区Ⅰ和外围电路区Ⅱ同时沉积有机材料,形成有机材料层,有机材料优选(1,4)-萘并烷或(9,10)-蒽并烷中的一种。需要说明的是,外围电路区Ⅱ的氮化硅层305的上方也沉积第一有机材料层307。
本申请优选在沉积形成第一有机材料层307之后,利用原子层沉积的方法在图7所示的第一有机材料层307上沉积形成图8所示的第一氧化层306,用于进一步保护第一栅极单元100免受损伤。
在完成沉积氧化层之后,将如图8所示的外围电路区Ⅱ的第一有机材料层307、第一氧化层306、氮化硅层305及第二多晶硅层304去除,在衬底300上还保留隧穿氧化层301、第一多晶硅层302、ONO层303、第二多晶硅层304和第二多晶硅层304,得到如图9所示的剖面结构。对衬底300上外围电路区Ⅱ的氮化硅层305上的第一有机材料层307、第一氧化层306以及氮化硅层305、第二多晶硅层304去除的方法优选采用干法刻蚀。
然后,进行第二栅极单元200的制作过程,优选对图9所示的第一多晶硅层302、ONO层303进行刻蚀,得到如图10所示的第二栅极201。本领域技术人员应该知晓的是,第二栅极201可以是一个,也可以是多个。图中示出的第二栅极201为外围电路区Ⅱ的栅极,当然第二栅极201也可以是存储单元区Ⅰ的栅极,以下将第二栅极201作为外围电路区Ⅱ的栅极为例进行说明。如图9所示,外围电路区Ⅱ的第二栅极201的宽度要大于存储单元区Ⅰ的第一栅极101的宽度,并且,外围电路区Ⅱ相邻两个第二栅极201之间的距离也大于存储单元区Ⅰ的相邻两个第一栅极101的宽度。这就如背景技术中提到的,外围电路区Ⅱ需要更高的击穿电压,所以外围电路区Ⅱ需要的栅极宽度以及栅极之间的距离要大于存储单元区Ⅰ的栅极宽度和栅极之间的距离。
在完成第二栅极201的制作之后,在图10的相邻第二栅极201之间进行隔离材料的沉积和干法刻蚀,形成第二隔离件202,得到如图11所示的结构。本申请优选形成第二隔离件202的方法与形成第一隔离件102的方法相同,且隔离材料优选SiN,然后对隔离材料进行干法刻蚀,得到如图11所示的第二隔离件202。在对隔离材料进行刻蚀的过程中,存储单元区Ⅰ的第一氧化层306会被一起刻蚀掉,因此,在图10所示的剖面结构中没有显示存储单元区Ⅰ上的第一氧化层306。在形成第二隔离件202之前,优选在第二栅极201的两侧进行轻掺杂注入,得到外围电路区Ⅱ的第二轻掺杂区域205。
在完成第二隔离件202的制作之后,对图11所示的外围电路区Ⅱ进行源漏离子注入,以形成图12所示的第二源极区203和第二漏极区204,至此得到包括第二栅极201、第二隔离件202、第二源极区203和第二漏极区204的第二栅极单元200。其中,离子注入的离子可以为重掺杂硼离子,也可以为磷离子,离子注入的方法可以采用本领域的常规方法进行,本领域技术人员可以根据实际需求进行选择。
在完成第二栅极单元200的制作后,对图11所示的存储单元区Ⅰ的第一有机材料层307进行去除,得到具有图12所示的剖面结构的器件。
在本申请一种优选的实施方式中,去除第一有机材料层307的方法优选采用灰化气体对第一有机材料层307进行灰化,然后优选对灰化残留物进行湿法去除。灰化去除第一有机材料层307的时间较短,并且对灰化残留物进行湿法去除能够更加彻底的去除杂质,从而保护形成的器件免受灰化杂质的损伤。
采用灰化气体对第一有机材料层307进行灰化的过程包括:在80~350℃下,向第一有机材料层307通入流量为800~1000sccm的灰化气体,对第一有机材料层307进行加压,压力优选600~650mT,其中,灰化气体优选包括三氧化硫气体以及由臭氧、氢气、氮氧化物和卤化物组成的组中的任意一种。优选地,灰化气体包括氧气、氢气和氮气,该会话气体包括体积为:氧气17%-45%、氮气50%-80%和3%-5%的氢气。进一步优选,上述灰化气体包括体积为:5%~99%的三氧化硫和1%~95%的由臭氧、氢气、氮氧化物和卤化物组成的组中的任意一种气体。其中,氮氧化物选自氧化二氮(N2O)、一氧化氮(NO)、三氧化二氮(N2O3)和二氧化氮(NO2)。卤化物选自四氟甲烷(CF4)、氯(Cl2)、三氧化氯(NF3)、六氟乙烷(C2F6)和甲基三氟化物(CHF3)。
在本申请另一种优选的实施方式中,去除第一有机材料层307的方法优选利用含氢气体对第一有机材料层307进行软化处理;利用氧化性气体对第一有机材料层307进行灰化处理;以及去除灰化残留物。
优选在向第一有机材料层307通入的含氢气体为联肼、氢气或者其他含有氢成分的气体,含氢气体的流量为800~1000sccm,反应压力位600-650mT,温度为250℃,通入气体的时间持续约45秒。例如,含氢气体的流量可以为800sccm、820sccm、840sccm、860sccm、880sccm、900sccm、920sccm、940sccm、960sccm、980sccm、1000sccm,压力为600~650mT,600mT、610mT、620mT、630mT、640mT、650mT,射频功率源的功率为2500W。
然后采用氧化性气体对第一有机材料层307进行灰化,灰化的温度优选在80℃~350℃之间,进一步优选250℃。灰化速率优选为大于0.5μm/min。其中,氧化气体为氧气和氮气的混合气体,氧气的流量为9000~9500sccm,氮气的流量为600~650sccm,氧化气体的压力为600~650mT,进一步优选氧气的流量为9000sccm,9050sccm、9100sccm、9150sccm、9200sccm、9250sccm、9300sccm、9350sccm、9400sccm、9450sccm、9500sccm,温度为200~300℃,优选温度为250℃,时间为40~50秒,优选时间为45秒。
在上述对第一有机材料层307进行灰化的步骤之后,去除灰化残留物,其中,去除灰化残留物的过程包括:利用溶液对灰化残留物进行清洗,其中,溶液包括65~75wt%单乙醇胺、3~10wt%对-甲苯磺酸、15~25wt%去离子水、0.5~5wt%没食子酸和1~3wt%苯并三唑。优选地,对灰化残留物进行清洗的溶液包括70wt%单乙醇胺、7wt%对-甲苯磺酸、19.5wt%去离子水、1.5wt%没食子酸和1wt%苯并三唑。
通过对存储单元区Ⅰ的有机材料进行灰化,能够去除沉积的有机材料,由于有机材料比SiN等材料更容易去除,对有机材料进行灰化所使用的时间更短,节约了时间成本。并且,灰化之后的残留物也能够通过溶液去除,提高了去除有机材料的彻底性。
在去除有机材料之后,该方法还包括:在图12所示的第一栅极单元100和第二栅极单元200沉积金属硅化物阻挡层308,得到如图13所示的结构。形成金属硅化物阻挡层308的过程包括以下步骤:步骤S101,在第一栅极单元100的源极区和漏极区沉积金属硅化物阻挡层308;步骤S102,在第二栅极单元200的栅极顶部、源极区和漏极区形成金属硅化物阻挡层308。
优选第一栅极单元100为存储单元区Ⅰ的栅极单元,第一栅极单元100为外围电路区Ⅱ的栅极单元。
金属硅化物阻挡层308可以通过硅化物来降低器件连接电阻。在完成栅极刻蚀及源漏注入后,以溅射的方式在器件上淀积一层金属层(一般为Ti,Co或者Ni),溅射的方式可以优选磁控溅射。然后进行第一次快速升温退火处理,使多晶硅表面与淀积的金属发生反应,形成金属硅化物。根据退火温度的设定,使得其他绝缘层(氮化物或者氧化物)上的淀积金属不能跟绝缘层反应产生不希望的硅化物,因此,上述金属硅化物阻挡层308的形成过程是一种自对准的过程。然后再用一种选择性强的刻蚀液(例如NH4OH/H2O2/H2O或H2SO4/H2O的混合液)进行湿法刻蚀清除不需要的金属淀积层,留下栅极及其他需要做硅化物的金属硅化物阻挡层308。另外,还可以经历多次退火,形成更低阻值的硅化物连接。金属硅化物阻挡层308可以同时形成有源区接触的硅化物,减低其接触孔的欧姆电阻,在深亚微米器件中,减少由于尺寸降低带来的相对接触电阻的上升。
通过以上对制作方法的详细描述,可以看出本申请提供的制作方法具有如下优势:
1、采用沉积有机材料保护已经形成的栅极单元或栅极的方法,解决了在栅极单元上沉积的用于保护单元的物质难以去除的问题,进而达到了快速彻底去除为保护栅极单元而沉积的物质的效果;
2、采用分别形成第一栅极单元和第二栅极单元的方法,既能够在形成第一栅极单元的时候不损伤第二栅极单元,在形成第二栅极单元的时候不损伤第一栅极单元,又能够在同一个衬底上形成两个栅极宽度不同和栅极之间距离不同的栅极单元。
以上所述仅为本申请的优选实施方式而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (6)
1.一种闪存的制作方法,所述闪存包括第一栅极单元和第二栅极单元,所述第一栅极单元包括第一栅极、第一隔离件、第一源极区和第一漏极区,所述第二栅极单元包括第二栅极、第二隔离件、第二源极区和第二漏极区,所述制作方法包括所述第一栅极单元的制作过程和所述第二栅极单元的制作过程,其特征在于,
在进行所述第一栅极单元的制作过程时,利用有机材料保护已经制作完成的所述第二栅极或第二栅极单元;或者
在进行所述第二栅极单元的制作过程时,利用有机材料保护已经制作完成的所述第一栅极或第一栅极单元
2.根据权利要求1所述的制作方法,其特征在于,所述制作方法包括:
提供衬底;
进行所述第一栅极单元的制作过程;
在所述第一栅极单元上形成第一有机材料层;
在所述第一有机材料层上形成第一氧化层;
进行所述第二栅极单元的制作过程;以及
去除所述第一氧化层和所述第一有机材料层。
3.根据权利要求1所述的制作方法,其特征在于,所述制作方法包括:
提供衬底;
在所述衬底上形成第一栅极和第二栅极;
在所述第二栅极上形成第二有机材料层;
在所述第二有机材料层上形成第二氧化层;
进行所述第一栅极单元的制作过程中第一隔离件、第一源极区和第一漏极区的制作,得到所述第一栅极单元;
去除所述第二氧化层和所述第二有机材料层;
在所述第一栅极单元上形成第三有机材料层;
在所述第三有机材料层上形成第三氧化层;
进行所述第二栅极单元的制作过程中第二隔离件、第二源极区和第二漏极区的制作,得到所述第二栅极单元;以及
去除所述第三氧化层和所述第三有机材料层。
4.根据权利要求2或3所述的制作方法,其特征在于,所述衬底划分为存储单元区和外围电路区,所述制作方法在去除所述氧化层和所述有机材料之后还包括:在所述第一栅极单元和所述第二栅极单元沉积金属硅化物阻挡层的过程。
5.根据权利要求4所述的制作方法,其特征在于,所述金属硅化物阻挡层的过程包括以下步骤:
在所述存储单元区的源极区和漏极区沉积所述金属硅化物阻挡层;以及
在所述外围电路区的栅极顶部、源极区和漏极区形成所述金属硅化物阻挡层。
6.根据权利要求4所述的制作方法,其特征在于,所述第一栅极位于所述存储单元区,所述第二栅极位于所述外围电路区,所述第一隔离件的宽度小于所述第二隔离件的宽度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410412986.3A CN105355600A (zh) | 2014-08-20 | 2014-08-20 | 闪存的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410412986.3A CN105355600A (zh) | 2014-08-20 | 2014-08-20 | 闪存的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105355600A true CN105355600A (zh) | 2016-02-24 |
Family
ID=55331539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410412986.3A Pending CN105355600A (zh) | 2014-08-20 | 2014-08-20 | 闪存的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105355600A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019100847A1 (en) * | 2017-11-23 | 2019-05-31 | Yangtze Memory Technologies Co., Ltd. | Protective structure and fabrication methods for the peripheral circuits of three-dimensional memory |
CN110391138A (zh) * | 2018-04-18 | 2019-10-29 | 上海格易电子有限公司 | 一种存储器的离子注入方法 |
US10756113B2 (en) | 2017-11-23 | 2020-08-25 | Yangtze Memory Technologies Co., Ltd. | Protective structure and fabrication methods for the peripheral circuits of a three-dimensional memory |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6133096A (en) * | 1998-12-10 | 2000-10-17 | Su; Hung-Der | Process for simultaneously fabricating a stack gate flash memory cell and salicided periphereral devices |
US20040217411A1 (en) * | 2002-02-20 | 2004-11-04 | Renesas Technology Corp. | Non-volatile semiconductor memory device and manufacturing method therefor |
CN1855425A (zh) * | 2005-04-26 | 2006-11-01 | 美格纳半导体有限会社 | 用于制造半导体装置的方法 |
CN103311286A (zh) * | 2012-03-13 | 2013-09-18 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
CN105374753A (zh) * | 2014-07-07 | 2016-03-02 | 中芯国际集成电路制造(上海)有限公司 | 一种存储器的制造方法 |
-
2014
- 2014-08-20 CN CN201410412986.3A patent/CN105355600A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6133096A (en) * | 1998-12-10 | 2000-10-17 | Su; Hung-Der | Process for simultaneously fabricating a stack gate flash memory cell and salicided periphereral devices |
US20040217411A1 (en) * | 2002-02-20 | 2004-11-04 | Renesas Technology Corp. | Non-volatile semiconductor memory device and manufacturing method therefor |
CN1855425A (zh) * | 2005-04-26 | 2006-11-01 | 美格纳半导体有限会社 | 用于制造半导体装置的方法 |
CN103311286A (zh) * | 2012-03-13 | 2013-09-18 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
CN105374753A (zh) * | 2014-07-07 | 2016-03-02 | 中芯国际集成电路制造(上海)有限公司 | 一种存储器的制造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019100847A1 (en) * | 2017-11-23 | 2019-05-31 | Yangtze Memory Technologies Co., Ltd. | Protective structure and fabrication methods for the peripheral circuits of three-dimensional memory |
CN110520992A (zh) * | 2017-11-23 | 2019-11-29 | 长江存储科技有限责任公司 | 用于三维存储器的外围电路的保护性结构以及制作方法 |
US10756113B2 (en) | 2017-11-23 | 2020-08-25 | Yangtze Memory Technologies Co., Ltd. | Protective structure and fabrication methods for the peripheral circuits of a three-dimensional memory |
US11404442B2 (en) | 2017-11-23 | 2022-08-02 | Yangtze Memory Technologies Co., Ltd. | Protective structure and fabrication methods for the peripheral circuits of a three-dimensional memory |
CN110391138A (zh) * | 2018-04-18 | 2019-10-29 | 上海格易电子有限公司 | 一种存储器的离子注入方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102737974B (zh) | 制造多个栅极结构的方法 | |
US9691621B2 (en) | Silicide region of gate-all-around transistor | |
CN104752214B (zh) | 鳍式场效应管的形成方法 | |
CN109979880B (zh) | 半导体结构及其形成方法 | |
US8124507B2 (en) | Semiconductor device and method for fabricating the same | |
CN107919324B (zh) | 半导体器件的形成方法 | |
CN104733313A (zh) | 鳍式场效应晶体管的形成方法 | |
CN104752180A (zh) | 半导体器件的形成方法 | |
CN105355600A (zh) | 闪存的制作方法 | |
CN104900520A (zh) | 半导体器件的形成方法 | |
CN105261566A (zh) | 半导体结构的形成方法 | |
CN103296068B (zh) | Cmos及其形成方法 | |
CN104465486A (zh) | 半导体器件的形成方法 | |
CN102034708B (zh) | 沟槽型dmos晶体管的制作方法 | |
CN113380624A (zh) | 一种半导体器件及其制造方法 | |
CN109786327B (zh) | 半导体器件及其形成方法 | |
CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
KR20090103055A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
CN211480035U (zh) | 一种半导体器件 | |
CN109148370B (zh) | 半导体结构及其形成方法 | |
CN110571266B (zh) | Finfet器件及其制备方法 | |
CN105826272A (zh) | 半导体器件及其形成方法 | |
CN105336774A (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
CN104867974A (zh) | Ldmos器件及其制作方法 | |
CN116799005B (zh) | 一种半导体结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160224 |