CN105977208A - 一种改进控制栅接触窗区域形貌的方法 - Google Patents
一种改进控制栅接触窗区域形貌的方法 Download PDFInfo
- Publication number
- CN105977208A CN105977208A CN201610596097.6A CN201610596097A CN105977208A CN 105977208 A CN105977208 A CN 105977208A CN 201610596097 A CN201610596097 A CN 201610596097A CN 105977208 A CN105977208 A CN 105977208A
- Authority
- CN
- China
- Prior art keywords
- control gate
- contact hole
- hard mask
- mask layer
- gate contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000006872 improvement Effects 0.000 title claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims abstract description 10
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims abstract description 5
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 238000004140 cleaning Methods 0.000 claims abstract description 4
- 238000012876 topography Methods 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 16
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000000197 pyrolysis Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种改进控制栅接触窗区域形貌的方法，包括：第一步骤：在晶圆中形成有源区；第二步骤：进行刻蚀以形成存储单元的字线；第三步骤：执行控制栅多晶硅层的沉积；第四步骤：在控制栅多晶硅层上形成硬掩膜层；第五步骤：在硬掩膜层涂覆光刻胶并进行光刻以定义出需要打开的区域，其中将控制栅连接区域以及外围区域上的光刻胶刻蚀掉以打开控制栅连接区域以及外围区域；第六步骤：利用光刻后的光刻胶来刻蚀硬掩膜层，从而去除打开的控制栅连接区域及外围区域中的硬掩膜层；第七步骤：执行清洗以去除剩余的硬掩膜层。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种改进控制栅接触窗区域形貌的方法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。
闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
在制造闪存器件的工艺中，需要形成控制栅接触窗。在现有技术的形成控制栅接触窗的工艺中，在执行用于将相邻控制栅接触窗进行刻蚀分离的工艺之后，控制栅接触窗区域形貌会形成一些缺陷。
具体地说，在现有技术中，用于将相邻控制栅接触窗进行刻蚀分离的工艺的关键尺寸一般例如是0.12um，使用的光刻胶(PR，Photoresist)的厚度一般已经到达例如3800A，该厚度已经达到了三倍于上述关键尺寸(0.12um)，光刻胶已经不适于做得更厚了。在该厚度的光刻胶的情况下，仍不足以防止出现如下所述的控制栅边角缺陷。而且，更严重的是，这种控制栅边角缺陷会在后续工艺中影响到控制栅连接性能。
图1示意性地示出了现有技术中执行用于将相邻控制栅接触窗进行刻蚀分离的工艺之后的控制栅接触窗区域形貌的截面图，而且图2示意性地示出了现有技术中执行用于将相邻控制栅接触窗进行刻蚀分离的工艺之后的控制栅接触窗区域形貌的俯视图。如图1和图2所示，其中黑色“×”标记了不合格的控制栅接触窗区域形貌，而且其中虚线圆圈所示部分显示出控制栅边角区域的被刻蚀工艺损害而产生的控制栅边角缺陷。
由此，希望能够提供一种能够改进控制栅接触窗区域形貌的方法，期望能够有效缓解或者消除如图1和图2所示的控制栅边角区域的由于被刻蚀工艺损害而产生的控制栅边角缺陷。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改进控制栅接触窗区域形貌的方法，从而有效缓解或者消除如图1和图2所示的控制栅边角区域的由于被刻蚀工艺损害而产生的控制栅边角缺陷。
为了实现上述技术目的，根据本发明，提供了一种改进控制栅接触窗区域形貌的方法，包括：
第一步骤：在晶圆中形成有源区；
第二步骤：进行刻蚀以形成存储单元的字线；
第三步骤：执行控制栅多晶硅层的沉积；
第四步骤：在控制栅多晶硅层上形成硬掩膜层；
第五步骤：在硬掩膜层涂覆光刻胶并进行光刻以定义出需要打开的区域，其中将控制栅连接区域以及外围区域上的光刻胶刻蚀掉以打开控制栅连接区域以及外围区域；
第六步骤：利用光刻后的光刻胶来刻蚀硬掩膜层，从而去除打开的控制栅连接区域及外围区域中的硬掩膜层；
第七步骤：执行清洗以去除剩余的硬掩膜层。
优选地，所述硬掩膜层是LPTEOS硬掩膜层。
优选地，在第一步骤中，晶圆中闪存单元区域的有源区中形成有ONO结构。
优选地，ONO结构的厚度介于600A-800A之间。
优选地，LPTEOS硬掩膜层的厚度介于300A～500A之间。
优选地，在第四步骤中，通过低压热解正硅酸乙酯生成LPTEOS硬掩膜层，其中淀积温度介于650-750摄氏度之间，反应压力控制在400Pa(3T)以下。
优选地，在第六步骤中，在控制栅接触窗区域中，将要形成控制栅接触窗的区域上的控制栅多晶硅被刻蚀掉。
优选地，在第六步骤中，在闪存单元区域中，闪存单元区域上的硬掩膜层未被刻蚀。
优选地，在第六步骤中，外围区域中控制栅多晶硅层被完全刻蚀掉。
优选地，在第七步骤，使用氢氟酸执行清洗。
本发明通过增加LPTEOS硬掩膜层来缓冲刻蚀，由此提供了一种能够改进控制栅接触窗区域形貌的方法，能够有效缓解或者消除如图1和图2所示的控制栅边角区域的由于被刻蚀工艺损害而产生的控制栅边角缺陷。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了现有技术中执行用于将相邻控制栅接触窗进行刻蚀分离的工艺之后的控制栅接触窗区域形貌的截面图。
图2示意性地示出了现有技术中执行用于将相邻控制栅接触窗进行刻蚀分离的工艺之后的控制栅接触窗区域形貌的俯视图。
图3示意性地示出了根据本发明优选实施例的一种改进控制栅接触窗区域形貌的方法的流程图。
图4示意性地示出了根据本发明优选实施例的一种改进控制栅接触窗区域形貌的方法得到的控制栅接触窗区域截面图。
图5示意性地示出了根据本发明优选实施例的根据本发明优选实施例的一种改进控制栅接触窗区域形貌的方法得到的闪存单元区域截面图。
图6示意性地示出了根据本发明优选实施例的根据本发明优选实施例的一种改进控制栅接触窗区域形貌的方法得到的外围区域截面图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
为了更好地解释本发明的原理，首先简要介绍现有技术中与控制栅接触窗区域形貌相关的工艺流程。
在现有技术中，与控制栅接触窗区域形貌相关的工艺流程一般是：先形成有源区，随后进行刻蚀以形成存储单元的字线，随后进行控制栅多晶硅层的沉积，此后涂覆光刻胶并进行光刻以定义出需要打开的区域(控制栅连接区域以及外围区域被打开)，此后进行控制栅晶硅层的刻蚀，在控制栅晶硅层刻蚀后去除光刻胶，最后利用氢氟酸进行残留物的清除。
图3示意性地示出了根据本发明优选实施例的一种改进控制栅接触窗区域形貌的方法的流程图。
如图3所示，根据本发明优选实施例的一种改进控制栅接触窗区域形貌的方法包括：
第一步骤S1：在晶圆中形成有源区；此步骤可以采用现有技术中的任何适当技术来实现。
其中，晶圆中闪存单元区域的有源区中形成有ONO(Oxide-Nitride-Oxide，二氧化硅/氮化硅/二氧化硅)结构，作为存储器的存储结构。优选地，ONO结构的厚度介于600A-800A之间。
第二步骤S2：进行刻蚀以形成存储单元的字线；同样的，此步骤可以采用现有技术中的任何适当技术来实现。
第三步骤S3：执行控制栅多晶硅层的沉积；同样的，此步骤可以采用现有技术中的任何适当技术来实现。
第四步骤S4：在控制栅多晶硅层上形成硬掩膜层；具体地，所述硬掩膜层由LPTEOS形成，即是LPTEOS硬掩膜层。
LPTEOS，即低压正硅酸乙酯(TEOS)，是通过低压热解正硅酸乙酯生成的，淀积温度介于650-750摄氏度之间，反应压力控制在400Pa(3T)以下；而在实际的工艺中，例如，反应压力优选地控制在67Pa(500mT)以下。
优选地，LPTEOS硬掩膜层的厚度介于300A～500A之间。
第五步骤S5：在硬掩膜层涂覆光刻胶并进行光刻以定义出需要打开的区域，其中将控制栅连接区域以及外围区域上的光刻胶刻蚀掉以打开控制栅连接区域以及外围区域；
第六步骤S6：利用光刻后的光刻胶来刻蚀硬掩膜层，从而去除打开的控制栅连接区域及外围区域中的硬掩膜层；第六步骤S6之后得到的结构如图4、图5和图6所示。
图4示意性地示出了根据本发明优选实施例的一种改进控制栅接触窗区域形貌的方法得到的控制栅接触窗区域截面图。如图4所示，在控制栅接触窗区域100中，硅片上依次形成有浮栅层10、控制栅多晶硅层20和硬掩膜层30，其中将要形成控制栅接触窗的区域101上的控制栅多晶硅被刻蚀掉。
图5示意性地示出了根据本发明优选实施例的根据本发明优选实施例的一种改进控制栅接触窗区域形貌的方法得到的闪存单元区域截面图。如图5所示，在闪存单元区域200中，硅片上依次形成有浮栅层10、控制栅多晶硅层20和硬掩膜层30，其中闪存单元区域200上的硬掩膜层30未被刻蚀。
图6示意性地示出了根据本发明优选实施例的根据本发明优选实施例的一种改进控制栅接触窗区域形貌的方法得到的外围区域截面图。如图6所示，外围区域300中控制栅多晶硅层被完全刻蚀掉；由此，例如，在外围区域300中，硅片上依次形成有浮栅层10、氮化硅层40和LPTEOS介质层50(需要说明的是，该LPTEOS介质层50是原本处于被刻蚀掉的控制栅多晶硅层20下方的一个层)。
第七步骤S7：执行清洗以去除剩余的硬掩膜层30。例如，可以使用氢氟酸执行清洗。
本发明通过增加LPTEOS硬掩膜层来缓冲刻蚀，由此提供了一种能够改进控制栅接触窗区域形貌的方法，能够有效缓解或者消除如图1和图2所示的控制栅边角区域的由于被刻蚀工艺损害而产生的控制栅边角缺陷。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种改进控制栅接触窗区域形貌的方法，其特征在于包括：
第一步骤：在晶圆中形成有源区；
第二步骤：进行刻蚀以形成存储单元的字线；
第三步骤：执行控制栅多晶硅层的沉积；
第四步骤：在控制栅多晶硅层上形成硬掩膜层；
第五步骤：在硬掩膜层涂覆光刻胶并进行光刻以定义出需要打开的区域，其中将控制栅连接区域以及外围区域上的光刻胶刻蚀掉以打开控制栅连接区域以及外围区域；
第六步骤：利用光刻后的光刻胶来刻蚀硬掩膜层，从而去除打开的控制栅连接区域及外围区域中的硬掩膜层；
第七步骤：执行清洗以去除剩余的硬掩膜层。
2.根据权利要求1所述的改进控制栅接触窗区域形貌的方法，其特征在于，所述硬掩膜层是LPTEOS硬掩膜层。
3.根据权利要求2所述的改进控制栅接触窗区域形貌的方法，其特征在于，在第一步骤中，晶圆中闪存单元区域的有源区中形成有ONO结构。
4.根据权利要求3所述的改进控制栅接触窗区域形貌的方法，其特征在于，ONO结构的厚度介于600A-800A之间。
5.根据权利要求2至4之一所述的改进控制栅接触窗区域形貌的方法，其特征在于，LPTEOS硬掩膜层的厚度介于300A～500A之间。
6.根据权利要求2至4之一所述的改进控制栅接触窗区域形貌的方法，其特征在于，在第四步骤中，通过低压热解正硅酸乙酯生成LPTEOS硬掩膜层，其中淀积温度介于650-750摄氏度之间，反应压力控制在400Pa(3T)以下。
7.根据权利要求1或2所述的改进控制栅接触窗区域形貌的方法，其特征在于，在第六步骤中，在控制栅接触窗区域中，将要形成控制栅接触窗的区域上的控制栅多晶硅被刻蚀掉。
8.根据权利要求1或2所述的改进控制栅接触窗区域形貌的方法，其特征在于，在第六步骤中，在闪存单元区域中，闪存单元区域上的硬掩膜层未被刻蚀。
9.根据权利要求1或2所述的改进控制栅接触窗区域形貌的方法，其特征在于，在第六步骤中，外围区域中控制栅多晶硅层被完全刻蚀掉。
10.根据权利要求1或2所述的改进控制栅接触窗区域形貌的方法，其特征在于，在第七步骤，使用氢氟酸执行清洗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610596097.6A CN105977208A (zh) | 2016-07-27 | 2016-07-27 | 一种改进控制栅接触窗区域形貌的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610596097.6A CN105977208A (zh) | 2016-07-27 | 2016-07-27 | 一种改进控制栅接触窗区域形貌的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105977208A true CN105977208A (zh) | 2016-09-28 |
Family
ID=56950851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610596097.6A Pending CN105977208A (zh) | 2016-07-27 | 2016-07-27 | 一种改进控制栅接触窗区域形貌的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105977208A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112635478A (zh) * | 2020-12-07 | 2021-04-09 | 华虹半导体(无锡)有限公司 | 缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法、终端和存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020036317A1 (en) * | 2000-09-26 | 2002-03-28 | Michiharu Matsui | Nonvolatile semiconductor memory device having element isolating region of trench type and method of manufacturing the same |
| CN1677678A (zh) * | 2004-03-29 | 2005-10-05 | 力晶半导体股份有限公司 | 快闪存储单元及其制造方法 |
| CN101290911A (zh) * | 2007-04-17 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器及其制作方法 |
| CN102637645A (zh) * | 2011-02-10 | 2012-08-15 | 上海宏力半导体制造有限公司 | 存储器制备方法 |
| CN103887224A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
-
2016
- 2016-07-27 CN CN201610596097.6A patent/CN105977208A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020036317A1 (en) * | 2000-09-26 | 2002-03-28 | Michiharu Matsui | Nonvolatile semiconductor memory device having element isolating region of trench type and method of manufacturing the same |
| CN1677678A (zh) * | 2004-03-29 | 2005-10-05 | 力晶半导体股份有限公司 | 快闪存储单元及其制造方法 |
| CN101290911A (zh) * | 2007-04-17 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器及其制作方法 |
| CN102637645A (zh) * | 2011-02-10 | 2012-08-15 | 上海宏力半导体制造有限公司 | 存储器制备方法 |
| CN103887224A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112635478A (zh) * | 2020-12-07 | 2021-04-09 | 华虹半导体(无锡)有限公司 | 缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法、终端和存储介质 |
| CN112635478B (zh) * | 2020-12-07 | 2022-10-04 | 华虹半导体(无锡)有限公司 | 缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法、终端和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7179717B2 (en) | Methods of forming integrated circuit devices | |
| US7344942B2 (en) | Isolation regions for semiconductor devices and their formation | |
| CN104681493A (zh) | 半导体结构的形成方法 | |
| CN102593062B (zh) | 分栅式闪存结构制造方法以及分栅式闪存结构 | |
| CN104979295A (zh) | 嵌入式分栅闪存器件的制造方法 | |
| US7829412B2 (en) | Method of manufacturing flash memory device | |
| KR100894764B1 (ko) | 반도체 소자의 제조 방법 | |
| CN104867831B (zh) | 一种半导体器件结构的制作方法 | |
| CN106024590A (zh) | 缩小控制栅接触窗区域尺寸的方法 | |
| CN105977208A (zh) | 一种改进控制栅接触窗区域形貌的方法 | |
| CN110544694B (zh) | Eeprom结构及其制备方法 | |
| CN103943625B (zh) | 一种nand闪存器件及其制造方法 | |
| CN105513954A (zh) | 半导体器件的形成方法 | |
| WO2018090898A1 (zh) | 存储器及其制作方法 | |
| CN105097702B (zh) | 闪存制造方法 | |
| CN106876399A (zh) | 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法 | |
| US9171915B1 (en) | Method for fabricating semiconductor device | |
| CN103295968A (zh) | 半导体器件的制备方法 | |
| CN106803509A (zh) | 一种解决分栅快闪存储器编程串扰失效的工艺制造方法 | |
| TWI689083B (zh) | 非揮發性記憶體的製造方法 | |
| KR20100078261A (ko) | 플래시 메모리 소자의 제조방법 | |
| CN109686665A (zh) | 半导体器件隔离侧墙制造方法 | |
| CN105070718B (zh) | 一种降低sonos存储器串联电阻的方法 | |
| KR100620219B1 (ko) | 메모리 소자의 제조방법 | |
| CN107425002A (zh) | 控制栅接触窗的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160928 |
|
| RJ01 | Rejection of invention patent application after publication |