TWI689083B - 非揮發性記憶體的製造方法 - Google Patents

非揮發性記憶體的製造方法 Download PDF

Info

Publication number
TWI689083B
TWI689083B TW107137264A TW107137264A TWI689083B TW I689083 B TWI689083 B TW I689083B TW 107137264 A TW107137264 A TW 107137264A TW 107137264 A TW107137264 A TW 107137264A TW I689083 B TWI689083 B TW I689083B
Authority
TW
Taiwan
Prior art keywords
logic
transistor
gate
dielectric layer
logic gate
Prior art date
Application number
TW107137264A
Other languages
English (en)
Other versions
TW201933582A (zh
Inventor
王騰鋒
Original Assignee
大陸商成都銳成芯微科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商成都銳成芯微科技股份有限公司 filed Critical 大陸商成都銳成芯微科技股份有限公司
Publication of TW201933582A publication Critical patent/TW201933582A/zh
Application granted granted Critical
Publication of TWI689083B publication Critical patent/TWI689083B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明涉及一種非揮發性記憶體的製造方法，包括步驟：在基底上形成閘氧化層；將邏輯閘極多晶矽通過至少兩次沉積過程後，形成存儲單元的疊層電容；通過蝕刻工藝移除多餘的邏輯閘極多晶矽，形成存儲電晶體和周邊邏輯電晶體。本發明所述方法，通過至少兩次沉積形成存儲電晶體的疊層電容，於標準邏輯工藝中製造出記憶體，使得記憶體的製造工藝更簡單，與邏輯工藝相容性好，成本低。

Description

非揮發性記憶體的製造方法
本發明涉及記憶體技術領域，特別涉及一種非揮發性記憶體的製造方法。
非揮發性記憶體，又稱非易失性記憶體，簡稱NVM，是指記憶體所存儲的資訊在電源關掉之後依然能長時間存在，不易丟失，因其具有可多次寫入、擦除、斷電後不消失的特點，在電子設備中得到廣泛應用。目前常用的非揮發性記憶體有兩種結構，一種是具有隧穿氧化物的可擦除且可程式唯讀存儲體(EPROM with Tunnel Oxide，ETOX) ，另一種是在存儲單元的一側串接選擇電晶體而形成的兩電晶體(2T) 結構。隨著片上系統SOC的發展，嵌入式記憶體得到廣泛應用。然而，目前的工藝中，存儲單元與標準邏輯器件的製作工藝通常是分開進行的，導致工藝步驟複雜，且基於標準邏輯製程需要增加十幾道光罩，增加成本，進而也減少競爭力。
本發明的目的在於改善現有技術中所存在的上述不足，提供一種新的非揮發性記憶體的製造方法。
為了實現上述發明目的，本發明實施例提供了以下技術方案：
一種非揮發性記憶體的製造方法，包括步驟：
在基底上形成閘氧化層；
將邏輯閘極多晶矽通過至少兩次沉積過程後，形成存儲單元的疊層電容；
通過蝕刻工藝移除除選擇電晶體區域、存儲電晶體區域以外的其他區域的邏輯閘極多晶矽，形成選擇電晶體和存儲電晶體。
上述方法，通過將記憶體的製造過程融合於標準邏輯製程中，可以簡化記憶體的製造工藝，降低成本，也可以增強記憶體與邏輯器件的相容性。
作為一種較優的實施方式，所述將邏輯閘極多晶矽通過兩次沉積過程後形成存儲單元的疊層電容，包括以下步驟：
第一次沉積邏輯閘極多晶矽，並移除存儲單元區域的部分邏輯閘極多晶矽，形成存儲電晶體的浮置閘極；
生成閘間介電層，形成存儲電晶體的閘間介電層；
移除選擇電晶體區域的閘間介電層；
第二次沉積邏輯閘極多晶矽，形成存儲電晶體的控制閘極，兩次沉積形成選擇電晶體的閘極。
在更優的方案中，第一次沉積的邏輯閘極多晶矽和第二次沉積的邏輯閘極多晶矽的總厚度等於標準邏輯閘極多晶矽的厚度。通過限制存儲單元的疊層電源的厚度與標準邏輯閘極多晶矽的厚度相等，可以增強記憶體與周邊邏輯器件之間的相容性。
在進一步優化的方案中，所述移除選擇電晶體區域的閘間介電層的步驟通過以下步驟代替：移除選擇電晶體區域和周邊邏輯電晶體區域的閘間介電層；
所述通過蝕刻工藝移除除選擇電晶體區域、存儲電晶體區域以外的其他區域的邏輯閘極多晶矽，形成選擇電晶體和存儲電晶體的步驟通過以下步驟代替：通過蝕刻工藝移除除選擇電晶體區域、存儲電晶體區域、周邊邏輯電晶體區域以外的其他區域的邏輯閘極多晶矽，形成選擇電晶體、存儲電晶體和周邊邏輯電晶體。在該進一步優化的方案中，生成選擇電晶體、存儲電晶體的同時，也生成了周邊邏輯電晶體。
上述方法是同時生成存儲電晶體、選擇電晶體的雙電晶體式記憶體的製造方法，本發明同時提供了生成具有隧穿氧化物的可擦除且可程式唯讀存儲體結構的製造方法，如下：
一種非揮發性記憶體的製造方法，包括步驟：
在基底上形成閘氧化層；
將邏輯閘極多晶矽通過至少兩次沉積過程後，形成存儲單元的疊層電容；
通過蝕刻工藝移除除存儲電晶體區域以外的其他區域的邏輯閘極多晶矽，形成存儲電晶體。
作為一種較優的實施方式，將邏輯閘極多晶矽通過兩次沉積過程後，形成存儲單元的疊層電容，包括以下步驟：
第一次沉積邏輯閘極多晶矽，並移除存儲單元區域的部分邏輯閘極多晶矽，形成存儲電晶體的浮置閘極；
生成閘間介電層，形成存儲電晶體的閘間介電層；
第二次沉積邏輯閘極多晶矽，形成存儲電晶體的控制閘極。
進一步地，第一次沉積的邏輯閘極多晶矽和第二次沉積的邏輯閘極多晶矽的總厚度等於標準邏輯閘極多晶矽的厚度。
在一個實施方案中，在基底上形成閘氧化層之前，還包括步驟：在存儲單元區域形成隧穿介電層。一般地，存儲電晶體可以直接採用閘氧化層作為隧穿介電層，但是在某些情況下，可能閘氧化層的厚度不夠，此時可以事先在基底形成一層隧穿介電層。若不用閘氧化層作為存儲電晶體的隧穿介電層，則在標準邏輯製程的形成閘氧化層步驟之前，先形成一層隧穿介電層材料，作為存儲電晶體的隧穿介電層。隧穿介電層與閘氧化層可以採用相同的材料生成。
作為一種實施方式，在所述移除存儲單元區域的部分邏輯閘極多晶矽的步驟中，採用一道光罩通過蝕刻工藝移除存儲單元區域的部分邏輯閘極多晶矽。
作為一種實施方式，在所述移除周邊邏輯電晶體區域的閘間介電層的步驟中，通過乾法或濕法蝕刻工藝移除周邊邏輯電晶體區域的閘間介電層。
作為一種實施方式，閘間介電層為氧化物或氮化物，或者其它符合閘間介電層材質要求的其它材質。
與現有技術相比，本發明所述非揮發性記憶體的製造方法，通過將標準邏輯閘極的多晶矽分兩次及以上沉積來形成存儲單元的疊層電容（浮置閘極與控制閘極），兩次沉積後的多晶矽厚度與標準邏輯閘極相同，這種生產工藝是將記憶體的生產過程融入於邏輯器件的生產工藝過程中，生產邏輯器件的工藝步驟也是生產記憶體的步驟，因此使得記憶體的生產工藝更簡單，與邏輯器件的相容性也更好，也降低了記憶體的製造成本。
下面將結合本發明實施例中附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。通常在此處附圖中描述和示出的本發明實施例的元件可以以各種不同的配置來佈置和設計。因此，以下對在附圖中提供的本發明的實施例的詳細描述並非旨在限制要求保護的本發明的範圍，而是僅僅表示本發明的選定實施例。基於本發明的實施例，本領域技術人員在沒有做出創造性勞動的前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
請參閱圖1，在本發明第一實施例中，提供的非揮發性記憶體的製造方法，包括以下步驟：
S101，在淺溝道隔離工藝和井區形成工藝之後，經過閘氧化材料形成工藝，在基底50上形成閘氧化層60。
可參照圖3，淺溝道隔離工藝之後，在基底50上形成了隔離溝道（STI）20和有效區域（active area）30；在井區形成工藝之後，在基底50上會形成井區（圖中未標示）。
一般地，存儲電晶體可以直接採用閘氧化層，但是在某些情況下，可能閘氧化層的厚度不夠，此時則可以在形成閘氧化層之前，在基底上先形成一層隧穿介電層。隧穿介電層與閘氧化層可以採用相同的材料生成。
S102，第一次沉積邏輯閘極多晶矽，並移除存儲單元區域的部分邏輯閘極多晶矽，形成存儲電晶體的浮置閘極。移除存儲單元區域的部分邏輯閘極多晶矽的過程，可以採用一道光罩通過蝕刻工藝進行移除。經過本步驟之後形成的結構如圖2和圖3所示，圖3中，在存儲電晶體區域，第一次沉積的邏輯閘極多晶矽10即為存儲電晶體的浮置閘極，也就是說，經過本方法生成的存儲電晶體的浮置閘極為邏輯閘極多晶矽材料。
在圖2中，兩個虛線框分別表示存儲電晶體區域（圖2中位於上方的虛線框）和選擇電晶體區域（圖2中位於下方的虛線框），存儲單元區域包括存儲電晶體區域和選擇電晶體區域，本步驟中所述的移除存儲單元區域的部分邏輯閘極多晶矽，就是指移除存儲單元區域中的一部分邏輯閘極多晶矽，如圖2所示，圖2中的空白區域即為被移除的部分邏輯閘極多晶矽（在被移除之前）所覆蓋的區域，從圖2中可以看出，空白區域垂直於存儲電晶體區域和選擇電晶體區域。
S103，生成閘間介電層70，在存儲電晶體區域，閘間介電層即為存儲電晶體的閘間介電層。閘間介電層可採用氧化物或氮化物。
在本實施例中，若生成單晶體管式記憶體，則在步驟S103中，只需要生成閘間介電層即可，若生成雙電晶體式記憶體，由於選擇電晶體的結構中不存在閘間介電層，因此在步驟S103中，生成閘間介電層之後，還要移除選擇電晶體區域的閘間介電層，如圖4所示，可以僅在存儲電晶體區域保留閘間介電層，作為存儲電晶體的閘間介電層。存儲電晶體的截面圖如圖5所示。移除選擇電晶體區域的閘間介電層，可以通過乾法或濕法蝕刻工藝進行移除。
需要說明的是，為了更形象地進行展示，在圖4和5中標示出了漏極摻雜區40，但是在工藝流程中，摻雜區40是在步驟S105之後形成的。
S104，第二次沉積邏輯閘極多晶矽，在存儲電晶體區域，第二次沉積的邏輯閘極多晶矽即形成存儲電晶體的控制閘極。若為雙電晶體式記憶體，則兩次沉積的邏輯閘極多晶矽形成選擇電晶體的閘極。如圖6和圖7所示，第一次沉積的邏輯閘極多晶矽10、第二次沉積的邏輯閘極多晶矽10’分別構成存儲電晶體的浮置閘極和控制閘極，第一次沉積的邏輯閘極多晶矽10和第二次沉積的邏輯閘極多晶矽10’整體構成選擇電晶體的閘極。圖6中的虛線框分別標示出了選擇電晶體中的閘極區域（左邊虛線框），存儲電晶體中浮置閘極、閘間介電層、控制閘極的區域（右邊虛線框）。
第一次沉積的邏輯閘極多晶矽和第二次沉積的邏輯閘極多晶矽的總厚度等於標準邏輯閘極多晶矽的厚度，即是說，針對於存儲電晶體而言，浮置閘極和控制閘極的總厚度等於標準邏輯閘極多晶矽的厚度，針對於選擇電晶體而言，選擇電晶體的閘極的厚度等於標準邏輯閘極多晶矽的厚度，以確保對標準邏輯器件不產生影響，增強記憶體與標準邏輯器件之間的相容性，如圖6所示。
S105，通過多晶矽蝕刻工藝移除除存儲電晶體區域以外的其他區域的邏輯閘極多晶矽，形成存儲電晶體。針對於雙電晶體式記憶體，則在本步驟中，需要通過蝕刻工藝移除除選擇電晶體區域和存儲電晶體區域以外的其他區域的邏輯閘極多晶矽，形成選擇電晶體和存儲電晶體，如圖8所示。生成的選擇電晶體包括閘氧化層和閘極，存儲電晶體包括閘氧化層、浮置閘極、閘間介電層、控制閘極，浮置閘極和控制閘極均為邏輯閘極多晶矽材料。
容易理解的，在生成存儲電晶體和選擇電晶體時，若步驟S103中，移除閘間介電層時，僅有存儲電晶體區域保留了閘間介電層，則經過步驟S105之後可直接生成存儲電晶體和選擇電晶體；若步驟S103中，移除閘間介電層時，存儲電晶體區域和其他區域（非選擇電晶體區域）都保留了閘間介電層，如圖6所示（圖6中，存儲電晶體區域的周邊區域也保留了閘間介電層），則經過步驟S105之後，還需要移除多餘的閘間介電層，才能生成存儲電晶體和選擇電晶體，如圖8所示。換言之，步驟S103中移除選擇電晶體區域的閘間介電層，或者後文中所述移除選擇電晶體區域和周邊邏輯電晶體區域的閘間介電層，可以用步驟移除除存儲電晶體區域以外的其他區域的閘間介電層代替。
需要說明的是，在上述方法中，是通過兩次沉積形成存儲單元的疊層電容，作為其他實施方式，也可以通過三次及以上沉積形成存儲單元的疊層電容，例如在形成存儲電晶體的浮置閘極時，通過兩次沉積並移除存儲單元區域的部分邏輯閘極多晶矽。另外，上述方法中，限定第一次沉積的邏輯閘極多晶矽和第二次沉積的邏輯閘極多晶矽的總厚度等於標準邏輯閘極多晶矽的厚度的目的，是進一步增強記憶體與邏輯器件的相容性，對於要求不高的情況，也可以不必如此限定。
標準邏輯製程的順序是：STI淺溝道隔離à井區形成à閘氧化層à邏輯多晶矽沉積à邏輯多晶矽蝕刻à………，上述製造方法是在標準邏輯製程的基礎上，把邏輯多晶矽沉積分成兩步來做，並在第一步邏輯多晶矽沉積之後通過一道光罩在存儲單元區域進行多晶矽蝕刻形成存儲電晶體的浮置閘極，之後形成閘間介電層，及移除除存儲電晶體區域外的閘間介電層，然後進行第二次邏輯多晶矽沉積，最後經邏輯多晶矽蝕刻來形成選擇電晶體、存儲電晶體，以及後面第二實施例中所述的周邊邏輯電晶體，以及周邊其它器件。
即是說，上述方法中，記憶體的生產過程融合於標準邏輯製程中，在生產標準邏輯器件的過程中即可同時生產出記憶體，簡化了記憶體的生產過程，降低了成本，也提高了記憶體與邏輯器件之間的相容性。換言之，由於記憶體是融合於標準邏輯製程中生成的，因此通過上述方法可同時生成周邊邏輯電晶體和周邊其他邏輯器件，只需要在上述方法的某些步驟中進行簡單變化。
以同時生成周邊邏輯電晶體為例，具體的，在本發明第二實施例中，在第一實施例所述方法的步驟S103中，移除閘間介電層時，還需要移除周邊邏輯電晶體區域的閘間介電層。在步驟S105中，不能把周邊邏輯電晶體區域的邏輯多晶矽移除了，因為在步驟S104中，在周邊邏輯電晶體區域，兩次沉積的邏輯閘極多晶矽構成了周邊邏輯電晶體的邏輯閘極，如圖9所示，圖9中虛線框區域即為周邊邏輯電晶體的邏輯閘極區域。即是說，在步驟S105中，通過蝕刻工藝移除除選擇電晶體區域、存儲電晶體區域、周邊邏輯電晶體區域以外的其他區域的邏輯閘極多晶矽，最終形成選擇電晶體、存儲電晶體和周邊邏輯電晶體，如圖10所示。
以上所述，僅為本發明的具體實施方式，但本發明的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本發明的保護範圍之內。
(10)‧‧‧第一次沉積的邏輯閘極多晶矽(10’)‧‧‧第二次沉積的邏輯閘極多晶矽(20)‧‧‧隔離溝道(30)‧‧‧有效區域(40)‧‧‧摻雜區(50)‧‧‧基底(60)‧‧‧閘氧化層(70)‧‧‧閘間介電層
為了更清楚地說明本發明實施例的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹， 應當理解，以下附圖僅示出了本發明的某些實施例，因此不應被看作是對範圍的限定，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他相關的附圖。 圖1為本發明實施例提供的生成雙電晶體式非揮發性記憶體的流程圖。 圖2為圖1所示方法中經過步驟S102之後形成的結構的俯視圖。 圖3為圖2沿A-A方向的剖視圖。 圖4為經過步驟S103之後形成的結構沿圖2所示B-B方向的剖視圖。 圖5為經過步驟S103之後在存儲電晶體區域形成的結構沿圖2所示A-A方向的剖視圖。 圖6為經過步驟S104之後形成的結構沿圖2所示B-B方向的剖視圖。 圖7為經過步驟S104之後在存儲電晶體區域形成的結構沿圖2所示A-A方向的剖視圖。 圖8為經過步驟S105之後形成的選擇電晶體和存儲電晶體沿圖2所示B-B方向的剖視圖。 圖9為第二實施例所述方法中經過步驟S104之後形成的周邊邏輯電晶體區域結構沿圖2所示A-A方向的剖視圖。 圖10為第二實施例所述方法中經過步驟S105之後形成的周邊邏輯電晶體沿圖2所示B-B方向的剖視圖。

Claims (14)

  1. 一種非揮發性記憶體的製造方法，包括有下述步驟：在基底上形成閘氧化層；將邏輯閘極多晶矽通過至少兩次沉積過程後，形成存儲單元的疊層電容；通過蝕刻工藝移除除了選擇電晶體區域、存儲電晶體區域以外的其他區域的邏輯閘極多晶矽，形成選擇電晶體和存儲電晶體；其中，其邏輯柵極多晶矽係通過兩次沉積過程後，形成存儲單元的疊層電容；其中，所述將邏輯閘極多晶矽通過兩次沉積過程後，形成存儲單元的疊層電容，係包括以下步驟：第一次沉積邏輯閘極多晶矽，並移除存儲單元區域的部分邏輯閘極多晶矽，形成存儲電晶體的浮置閘極；生成閘間介電層，形成存儲電晶體的閘間介電層；移除選擇電晶體區域的閘間介電層；第二次沉積邏輯閘極多晶矽，形成存儲電晶體的控制閘極，兩次沉積形成選擇電晶體的閘極。
  2. 如請求項1所述非揮發性記憶體的製造方法，其中，該第一次沉積的邏輯閘極多晶矽和該第二次沉積的邏輯閘極多晶矽的總厚度等於標準邏輯閘極多晶矽的厚度。
  3. 如請求項1所述非揮發性記憶體的製造方法，其中，在基底上形成閘氧化層之前，還包括步驟：在存儲單元區域形成隧穿介電層。
  4. 如請求項1所述非揮發性記憶體的製造方法，其中，所述移除存儲單元區域的部分邏輯閘極多晶矽的步驟中，採用一道光罩通過蝕刻工藝移除存儲單元區域的部分邏輯閘極多晶矽。
  5. 如請求項1所述非揮發性記憶體的製造方法，其中，所述移除選擇電晶體區域的閘間介電層的步驟中，通過乾法或濕法蝕刻工藝移除選擇電晶體區域的閘間介電層。
  6. 一種非揮發性記憶體的製造方法，包括有下述步驟：在基底上形成閘氧化層；第一次沉積邏輯閘極多晶矽，並移除存儲單元區域的部分邏輯閘極多晶矽，形成存儲電晶體的浮置閘極；生成閘間介電層，形成存儲電晶體的閘間介電層；移除選擇電晶體區域和周邊邏輯電晶體區域的閘間介電層；第二次沉積邏輯閘極多晶矽，形成存儲電晶體的控制閘極，兩次沉積形成選擇電晶體的閘極；通過蝕刻工藝移除除了選擇電晶體區域、存儲電晶體區域、周邊邏輯電晶體區域以外的其他區域的邏輯閘極多晶矽，形成選擇電晶體、存儲電晶體和周邊邏輯電晶體。
  7. 一種非揮發性記憶體的製造方法，包括有下述步驟：在基底上形成閘氧化層；第一次沉積邏輯閘極多晶矽，並移除存儲單元區域的部分邏輯閘極多晶矽，形成存儲電晶體的浮置閘極；生成閘間介電層，形成存儲電晶體的閘間介電層；移除除了存儲電晶體區域以外的其他區域的閘間介電層； 第二次沉積邏輯閘極多晶矽，形成存儲電晶體的控制閘極，兩次沉積形成選擇電晶體的閘極；通過蝕刻工藝移除除了選擇電晶體區域、存儲電晶體區域以外的其他區域的邏輯閘極多晶矽，形成選擇電晶體和存儲電晶體。
  8. 一種非揮發性記憶體的製造方法，包括有下述步驟：在基底上形成閘氧化層；將邏輯閘極多晶矽通過至少兩次沉積過程後，形成存儲單元的疊層電容；通過蝕刻工藝移除除了存儲電晶體區域以外的其他區域的邏輯閘極多晶矽，形成存儲電晶體；其中，其邏輯柵極多晶矽係通過兩次沉積過程後，形成存儲單元的疊層電容；其中，所述將邏輯閘極多晶矽通過兩次沉積過程後，形成存儲單元的疊層電容，係包括以下步驟：第一次沉積邏輯閘極多晶矽，並移除存儲單元區域的部分邏輯閘極多晶矽，形成存儲電晶體的浮置閘極；生成閘間介電層，形成存儲電晶體的閘間介電層；第二次沉積邏輯閘極多晶矽，形成存儲電晶體的控制閘極。
  9. 如請求項8所述非揮發性記憶體的製造方法，其中，第一次沉積的邏輯閘極多晶矽和第二次沉積的邏輯閘極多晶矽的總厚度等於標準邏輯閘極多晶矽的厚度。
  10. 如請求項8所述非揮發性記憶體的製造方法，其中，在基底上形成閘氧化層之前，還包括步驟：在存儲單元區域形成隧穿介電層。
  11. 如請求項8所述非揮發性記憶體的製造方法，其中，所述移除存儲單元區域的部分邏輯閘極多晶矽的步驟中，採用一道光罩通過蝕刻工藝移除存儲單元區域的部分邏輯閘極多晶矽。
  12. 如請求項8所述非揮發性記憶體的製造方法，其中，閘間介電層為氧化物或氮化物。
  13. 一種非揮發性記憶體的製造方法，包括有下述步驟：在基底上形成閘氧化層；第一次沉積邏輯閘極多晶矽，並移除存儲單元區域的部分邏輯閘極多晶矽，形成存儲電晶體的浮置閘極；生成閘間介電層，形成存儲電晶體的閘間介電層；移除周邊邏輯電晶體區域的閘間介電層；第二次沉積邏輯閘極多晶矽，形成存儲電晶體的控制閘極；通過蝕刻工藝移除除存儲電晶體區域、周邊邏輯電晶體區域以外的其他區域的邏輯閘極多晶矽，形成存儲電晶體和周邊邏輯電晶體。
  14. 如請求項13所述非揮發性記憶體的製造方法，其中，所述移除周邊邏輯電晶體區域的閘間介電層的步驟中，通過乾法或濕法蝕刻工藝移除周邊邏輯電晶體區域的閘間介電層。
TW107137264A 2017-11-02 2018-10-22 非揮發性記憶體的製造方法 TWI689083B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2017/109171 WO2019084883A1 (zh) 2017-11-02 2017-11-02 非挥发性存储器的制造方法
??PCT/CN2017/109171 2017-11-02
WOPCT/CN2017/109171 2017-11-02

Publications (2)

Publication Number Publication Date
TW201933582A TW201933582A (zh) 2019-08-16
TWI689083B true TWI689083B (zh) 2020-03-21

Family

ID=66332758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137264A TWI689083B (zh) 2017-11-02 2018-10-22 非揮發性記憶體的製造方法

Country Status (4)

Country Link
US (1) US11296194B2 (zh)
CN (1) CN111316439B (zh)
TW (1) TWI689083B (zh)
WO (1) WO2019084883A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116454088B (zh) * 2023-06-12 2023-09-15 成都锐成芯微科技股份有限公司 系统级芯片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127329A (zh) * 2006-08-17 2008-02-20 海力士半导体有限公司 快闪存储器件及其制造方法
CN106653758A (zh) * 2015-10-28 2017-05-10 中芯国际集成电路制造(上海)有限公司 快闪存储器的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647482B1 (ko) * 2004-09-16 2006-11-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN101685820A (zh) * 2008-09-23 2010-03-31 力晶半导体股份有限公司 存储器元件及其制造方法、半导体元件
CN104465523B (zh) * 2013-09-24 2017-08-25 中芯国际集成电路制造(北京)有限公司 闪存存储器的制造方法
CN106356374B (zh) * 2015-07-13 2020-11-27 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127329A (zh) * 2006-08-17 2008-02-20 海力士半导体有限公司 快闪存储器件及其制造方法
CN106653758A (zh) * 2015-10-28 2017-05-10 中芯国际集成电路制造(上海)有限公司 快闪存储器的制作方法

Also Published As

Publication number Publication date
US11296194B2 (en) 2022-04-05
US20200243653A1 (en) 2020-07-30
CN111316439A (zh) 2020-06-19
TW201933582A (zh) 2019-08-16
WO2019084883A1 (zh) 2019-05-09
CN111316439B (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
US7670907B2 (en) Isolation regions for semiconductor devices and their formation
US8716084B2 (en) Memory array with an air gap between memory cells and the formation thereof
US20060270181A1 (en) Methods of forming integrated circuit devices
US9831354B2 (en) Split-gate flash memory having mirror structure and method for forming the same
TW201709537A (zh) 半導體裝置
US10418370B2 (en) Flash memory having water vapor induced air gaps and fabricating method thereof
US8618597B2 (en) Transistor constructions and processing methods
KR100953050B1 (ko) 비휘발성 메모리 소자 및 그의 제조 방법
US7115458B2 (en) Gate coupling in floating-gate memory cells
TWI689083B (zh) 非揮發性記憶體的製造方法
JP4605956B2 (ja) 半導体装置の製造方法
TWI685084B (zh) 新型非揮發性記憶體及其製造方法
JPH11307655A (ja) 非揮発性半導体素子の製造方法
JP2008091861A (ja) フラッシュメモリ素子の製造方法
JP2001351993A (ja) 半導体記憶装置及びその製造方法
TWI532149B (zh) 半導體裝置及其製作方法
KR100958627B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
JP2015211138A (ja) 半導体装置およびその製造方法
US8564043B2 (en) EEPROM cell structure and a method of fabricating the same
KR20010064595A (ko) 플래시 메모리 장치 제조방법
JP2013062415A (ja) 半導体記憶装置およびその製造方法
KR20110077614A (ko) 플래시 메모리 소자의 제조방법
KR20050011108A (ko) 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법
KR20080038894A (ko) 반도체 메모리 소자의 제조방법 및 그 구조