CN116454088B - 系统级芯片及其制备方法 - Google Patents

系统级芯片及其制备方法 Download PDF

Info

Publication number
CN116454088B
CN116454088B CN202310685324.2A CN202310685324A CN116454088B CN 116454088 B CN116454088 B CN 116454088B CN 202310685324 A CN202310685324 A CN 202310685324A CN 116454088 B CN116454088 B CN 116454088B
Authority
CN
China
Prior art keywords
gate oxide
transistor
peripheral logic
mos transistor
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310685324.2A
Other languages
English (en)
Other versions
CN116454088A (zh
Inventor
宁丹
向建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ruilin Microelectronics Co ltd
Chengdu Analog Circuit Technology Inc
Original Assignee
Shanghai Ruilin Microelectronics Co ltd
Chengdu Analog Circuit Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ruilin Microelectronics Co ltd, Chengdu Analog Circuit Technology Inc filed Critical Shanghai Ruilin Microelectronics Co ltd
Priority to CN202310685324.2A priority Critical patent/CN116454088B/zh
Publication of CN116454088A publication Critical patent/CN116454088A/zh
Application granted granted Critical
Publication of CN116454088B publication Critical patent/CN116454088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及一种系统级芯片及其制备方法，其中系统级芯片包含：嵌入式存储模块、及其外围的数字模块，嵌入式存储模块中包含至少一个嵌入式存储单元，数字模块中包含第一MOS晶体管和至少一个标准单元；其中所述的标准单元包含第二MOS晶体管，所述的嵌入式存储单元包含第三MOS晶体管，第一、第二、和第三MOS晶体管各自包含一个栅极及其下方的栅氧层，其中第二和第三MOS晶体管的栅氧层厚度相同，都比第一MOS晶体管的栅氧层薄。本发明系统级芯片中外围标准单元和存储单元中的中栅氧晶体管，具有更小的面积、更低的工作电压、更小的功耗。

Description

系统级芯片及其制备方法
技术领域
本发明涉及一种系统级芯片及其制备方法，具体涉及一种包含数字模块和嵌入式存储模块的系统级芯片及其制备方法。
背景技术
系统级芯片（SOC）包含存储模块及其外围的数字模块。其中存储模块包括嵌入式和非嵌入式。嵌入式存储模块中包含嵌入式存储单元，存储单元中包含存储晶体管。外围的数字模块中包含逻辑晶体管（也可以称为外围逻辑晶体管）和标准单元，标准单元中也包含逻辑晶体管（也可以称为外围逻辑晶体管）。
外围逻辑晶体管和存储晶体管，有厚栅氧层和薄栅氧层的不同类型。厚栅氧层晶体管通常有5v器件，薄栅氧层晶体管通常有1.5v或1.8v器件。厚栅氧层晶体管器件可以称为高压晶体管器件，薄栅氧层晶体管器件可以称为低压晶体管器件。
外围标准单元和嵌入式存储单元，通常选用高压器件例如5v晶体管、或低压晶体管例如1.5v晶体管。它们分别有以下不足：高压晶体管的栅氧层较厚、阈值电压较高、面积较大、单位电容较小、而且不适用于较低电压例如5v以下；而低压晶体管的抗压性较小、而且不适用于较高电压例如1.5v以上。
因此，行业内需求结构和综合性能更优的新型晶体管，用于系统级芯片的外围标准单元和嵌入式存储单元中。
发明内容
本发明的主要目的在于提供一种系统级芯片及其制备方法，旨在以便捷高效低成本的方法，同时制备出性能更好的外围逻辑晶体管和存储晶体管。
本发明的第一方面涉及一种系统级芯片，包含：数字模块和嵌入式存储模块，数字模块中包含至少一个第一MOS晶体管和至少一个标准单元，嵌入式存储模块中包含至少一个嵌入式存储单元；其中所述的标准单元包含至少一个第二MOS晶体管，所述嵌入式存储单元包含至少一个第三MOS晶体管，所述的第一MOS晶体管、第二MOS晶体管、和第三MOS晶体管各自包含一个栅极及其下方的栅氧层，其中第二MOS晶体管和第三MOS晶体管的栅氧层厚度相同，都比第一MOS晶体管的栅氧层薄。
在一个优选的实施方式中，其中所述的第二MOS晶体管和第三MOS晶体管的栅氧层的厚度比第一MOS晶体管的少至少10埃，更优选少至少20埃。
在另一个优选的实施方式中，所述的第二MOS晶体管与第三MOS晶体管的栅氧层在同一制备工艺平台中的同一道步骤中形成。
在另一个优选的实施方式中，所述的数字模块还包含第四MOS晶体管，第四MOS晶体管包含一个栅极及其下方的栅氧层，其中所述第二MOS晶体管的栅氧层比第四MOS晶体管的栅氧层厚。更优选所述第二MOS晶体管的栅氧层的厚度比第四MOS晶体管的厚至少5埃。
在再一个优选的实施方式中，所述第二MOS晶体管和第三MOS晶体管的栅氧层厚度为30-190埃。
在再一个优选的实施方式中，所述的嵌入式存储单元是嵌入式非易失性存储单元，更优选是嵌入式多次可编程可擦除存储单元、或嵌入式闪存存储单元。
在再一个优选的实施方式中，所述的标准单元是反相器、与非门、或非门、三态缓冲区、锁存器、触发器、寄存器、选择器、或全加器。
本发明的另一个方面涉及一种制备本发明上述系统级芯片的方法，包含以下步骤：在第一MOS晶体管的栅氧层形成后，在欲形成第二MOS晶体管和第三MOS晶体管的区域，将已形成的栅氧层减薄，同时形成第二MOS晶体管与第三MOS晶体管的栅氧层。
本发明的有益效果是：本发明系统级芯片中外围标准单元和存储单元中的中栅氧晶体管，具有更小的面积、更低的工作电压、更小的功耗。
实施方式
系统级芯片包含数个模块，每个模块包含多个半导体器件，例如晶体管。有的模块还包含一些由半导体器件（例如晶体管）组成的单元。
本发明的系统级芯片包含嵌入式存储模块、及其外围的数字模块。数字模块中包含的第一和第四MOS晶体管、和标准单元包含的第二MOS晶体管，也可以分别称为厚栅氧和薄栅氧的外围逻辑晶体管、和中栅氧外围逻辑晶体管。嵌入式存储模块中存储单元所包含的第三MOS晶体管，也可以称为中栅氧存储晶体管。
数字模块中的上述第一和第四MOS晶体管，优选不包含在数字模块中的标准单元内。
在本发明的系统级芯片中，中栅氧外围逻辑晶体管的栅氧层厚度，与中栅氧存储晶体管的相同，但比厚栅氧外围逻辑晶体管的薄。当数字模块还包含薄栅氧外围逻辑晶体管时，它的栅氧层比厚栅氧外围逻辑晶体管的薄、又比薄栅氧外围逻辑晶体管的厚，即：介于数字模块中的第一和第四MOS晶体管的栅氧层厚度之间。
本发明的中栅氧外围逻辑晶体管，其栅氧层厚度比数字模块中的厚栅氧外围逻辑晶体管的薄。这样，其与厚栅氧外围逻辑晶体管（即常规外围标准单元中通常采用的高压晶体管）相比，具有更好的性能，即：允许更小的栅线宽（晶体管的沟道长度），能减小面积；具有更低的阈值电压，能满足中等或低工作电压要求；具有更好的器件特性例如更大的驱动能力（驱动电流）、和更大的单位电容。
此外，中栅氧外围逻辑晶体管，其栅氧层厚度比数字模块中的薄栅氧外围逻辑晶体管的厚。这样，其与薄栅氧外围逻辑晶体管（即常规外围标准单元中通常采用的低压晶体管）相比，具有更高的抗压性，能满足稍高或中等工作电压的要求。
相似地，本发明的中栅氧存储晶体管与厚栅氧存储晶体管相比，可以降低操作工作电压、减小面积、降低功耗；与薄栅氧存储晶体管相比，具有更高的抗压性，能满足稍高或中等工作电压的要求。
在本发明中，中栅氧外围逻辑晶体管（第二MOS晶体管）的栅氧层厚度，优选比厚栅氧外围逻辑晶体管（第一MOS晶体管）的少至少10埃，更优选少至少20埃，再优选少至少30埃。
在数字模块还包含薄栅氧外围逻辑晶体管（第四MOS晶体管）的情形下，中栅氧外围逻辑晶体管的栅氧层厚度，优选比薄栅氧外围逻辑晶体管的多至少5埃，更优选多至少10埃，再优选多至少20埃，再优选多至少30埃，最优选多至少50埃。
中栅氧存储晶体管具有与上述中栅氧外围逻辑晶体管相同的栅氧层厚度的优选特征。
在本发明中，外围逻辑晶体管和存储晶体管的栅氧层厚度的具体尺寸没有特别限制，根据具体应用而定。优选具有以下尺寸。
厚栅氧外围逻辑晶体管（第一MOS晶体管）的栅氧层厚度> 60埃，优选70-300埃，更优选80-260埃，再优选90-220埃，最优选100-180埃。
中栅氧外围逻辑晶体管（第二MOS晶体管）和中栅氧存储晶体管（第三MOS晶体管）的栅氧层厚度，优选为30-190埃，更优选40-150埃，更优选50-110埃，再优选55-100埃，最优选60-90埃。
薄栅氧外围逻辑晶体管（第四MOS晶体管）的栅氧层厚度，优选为10-40埃，更优选12-38，再优选15-35，最优选18-32埃。
在本发明中，中栅氧外围逻辑晶体管和中栅氧存储晶体管的栅线宽（沟道长度），优选比厚栅氧外围逻辑晶体管的小。在数字模块包含厚栅氧和薄栅氧两种外围逻辑晶体管的情形下，中栅氧外围逻辑晶体管的栅线宽（沟道长度）优选比厚栅氧外围逻辑晶体管的小、又比薄栅氧外围逻辑晶体管的大，介于两者之间。
在本发明中，外围逻辑晶体管和存储晶体管的栅线宽（沟道长度）的具体尺寸没有特别限制，根据具体应用而定，优选具有以下尺寸。
厚栅氧外围逻辑晶体管的栅线宽（沟道长度），优选为0.11-12.00µm，更优选0.15-7.00µm，再优选0.20-2.00µm，最优选0.30-0.8µm。
中栅氧外围逻辑晶体管和中栅氧存储晶体管的栅线宽（沟道长度），优选为0.05-10.00µm，更优选0.08-5.00µm，再优选0.11-1.00µm，最优选0.13-0.60µm。
薄栅氧外围逻辑晶体管的栅线宽（沟道长度），优选为0.01-5.00µm，更优选0.03-1.00µm，再优选0.05-0.5µm，最优选0.07-0.20µm。
在本发明的系统级芯片中，数字模块中的外围逻辑晶体管和存储模块中的存储晶体管，在同一制备工艺平台中制备形成。即：厚栅氧外围逻辑晶体管，与中栅氧外围逻辑晶体管和中栅氧存储晶体管，在同一制备工艺平台中制备形成。在数字模块中还包含薄栅氧外围逻辑晶体管的情形下，薄栅氧外围逻辑晶体管也在同一制备工艺平台中制备形成。其中对于中栅氧外围逻辑晶体管与中栅氧存储晶体管，它们的栅氧层在同一制备工艺中，由同一道步骤一同形成；另外，它们的阱注入、栅形成、和源漏极的轻掺杂和重掺杂的步骤，分别随同厚栅氧外围逻辑晶体管的相应步骤，而一起形成。只是当这些晶体管的类型不同时，阱注入、和源漏极掺杂的离子类型不同而己。这样的制备方法非常便捷，既能提高效率，又能降低成本。而业界已知的芯片中新晶体管器件的形成，通常需要额外的栅氧层形成步骤、以及额外的阱注入和源漏极掺杂步骤，本发明的技术方案降低了工艺复杂度、并节省了光罩层次。
也可以说，在基逻辑工艺的嵌入式存储模块的平台，本发明利用存储单元中的遂穿氧化层作为中栅氧外围逻辑晶体管的栅极氧化层，并与该工艺平台中的厚栅氧标准逻辑器件共用阱注入工序、源漏极的轻掺杂和重掺杂工序等，形成一种新型晶体管或晶体管电容。新型晶体管具有更薄的栅氧层厚度，更低的阈值电压，可以在更低操作电压下工作，该器件具有更小的设计规则，基于该工艺平台的标准单元使用该新型器件会具有更小的面积，可以大幅降低客户产品成本。
本发明的系统级芯片可以采用本行业内常规的多种标准逻辑工艺平台制备，例如180nm、150nm、130nm、110nm、90nm、55nm、或40nm工艺平台。其中180nm工艺可以制备出5v或3.3v晶体管器件、或同时制备出1.8v和5v的晶体管器件、或同时制备出1.8v和3.3v晶体管器件。110nm工艺可以制备出5v晶体管器件、或同时制备出1.5v和5v的晶体管器件。
这些工艺一般依次包括以下常规步骤：形成浅沟槽隔离区、先后分别形成厚栅氧和薄栅氧的晶体管所在的阱、形成厚栅氧层、形成薄栅氧层（具体包括：用掩膜板覆盖薄栅氧的晶体管区域以外的其他区域，接着在未覆盖掩膜板的薄栅氧的晶体管区域，减薄已形成的厚栅氧层，形成薄栅氧层）、形成栅极、先后分别形成薄栅氧和厚栅氧的晶体管的源漏极的轻掺杂区域、形成栅极侧壁保护层、形成薄栅氧和厚栅氧的晶体管的源漏极的重掺杂区域、形成金属硅化物、形成后段金属互联层。
在数字模块中不包含薄栅氧外围逻辑晶体管的情形下，以上步骤中不包含与薄栅氧晶体管相关的步骤。
更具体地说，在系统级芯片中的数字模块不包含薄栅氧外围逻辑晶体管的情形下，本发明的中栅氧外围逻辑晶体管和中栅氧存储晶体管的形成步骤如下。
在制备本发明系统级芯片的工艺中，中栅氧外围逻辑晶体管和中栅氧存储晶体管所在的阱、栅极、和源漏极，分别随同厚栅氧外围逻辑晶体管的阱、栅极、和源漏极的形成，由同一道步骤一起形成。只是当中栅氧外围逻辑晶体管的类型与中栅氧存储晶体管或厚栅氧外围逻辑晶体管的类型不同时，其阱注入和源漏极掺杂区注入的离子类型与后者不同。
中栅氧外围逻辑晶体管和中栅氧存储晶体管的栅氧层相同，而且由同一道步骤一同形成。但其与厚栅氧外围逻辑晶体管的栅氧层不同，而且形成有先后。即：在形成阱和栅极的步骤之间，在形成栅氧层的步骤中，当厚栅氧外围逻辑晶体管的栅氧层形成后，用掩膜板覆盖欲形成中栅氧外围逻辑晶体管和中栅氧存储晶体管的区域以外的其他区域，接着在未覆盖掩膜板的中栅氧外围逻辑晶体管和中栅氧存储晶体管的区域内，减薄已经形成的厚栅氧层，形成新的较薄的中栅氧层，至所需求的厚度。
其中在未覆盖掩膜板的区域内减薄已形成的厚栅氧层、并形成新的中栅氧层的具体方式，包含：在未覆盖掩膜板的区域，实施光照，并进行蚀刻，完全脱除已经形成的栅氧层，然后再在该区域进行热氧化，生成新的栅氧层，达到所需的新栅氧层的厚度。或者该具体方式包含：在未覆盖掩膜板的区域，实施光照，并进行蚀刻，部分脱除已经形成的栅氧层，至留存的栅氧层达到所需的新栅氧层的厚度。优选第一种方式。因为在第二种方式中，部分脱除栅氧层，会在留存的栅氧层内残留有蚀刻物质，影响新栅氧层的性能。
在系统级芯片的数字模块中还包含薄栅氧外围逻辑晶体管的情形下，在制备工艺中，中栅氧外围逻辑晶体管和中栅氧存储晶体管的阱、栅氧层、栅极、源漏极掺杂区的形成，仍然如上所述。薄栅氧外围逻辑晶体管的栅氧层这样形成：在形成栅氧层的步骤中，在厚栅氧外围逻辑晶体管和中栅氧外围逻辑晶体管的栅氧层形成之后，用掩膜板覆盖欲形成薄栅氧外围逻辑晶体管区域以外的其他区域，接着，在未覆盖掩膜板的薄栅氧外围逻辑晶体管区域，减薄已在该区域内形成的栅氧层，形成新的薄栅氧外围逻辑晶体管所需求的栅氧层厚度。然后再形成栅极。
其中在未覆盖掩膜板区域内减薄已形成的栅氧层、并形成新栅氧层的具体方式，与上述的相同。
本发明的嵌入式存储单元优选嵌入式非易失性存储单元，更优选嵌入式多次可编程可擦除存储单元、或嵌入式闪存存储单元。
本发明中所述的数字模块内的标准单元优选反相器、与非门、或非门、三态缓冲区、锁存器、触发器、寄存器、选择器、或全加器。
下面以实施例的方式，具体说明本发明的系统级芯片及其制备方法、以及其中的中栅氧外围逻辑晶体管和中栅氧存储晶体管的制备方法、及其结构和性能。
采用110nm逻辑工艺，制备一个系统级芯片。它包含嵌入式多次可编程可擦除存储模块、及其外围的数字模块。所述存储模块包含至少一个嵌入式多次可编程可擦除存储单元，该存储单元包含一个中栅氧存储晶体管。所述数字模块包含：至少一个厚栅氧外围逻辑晶体管、至少一个薄栅氧外围逻辑晶体管、和至少一个标准单元。其中至少一个标准单元是反相器。所述反相器包含两个结构和成分基本相同仅仅类型相反的中栅氧外围逻辑晶体管，即一个NMOS中栅氧外围逻辑晶体管、和一个PMOS中栅氧外围逻辑晶体管。
其中所述的厚栅氧外围逻辑晶体管、薄栅氧外围逻辑晶体管、反相器中的NMOS中栅氧外围逻辑晶体管、和中栅氧存储晶体管，都是NMOS晶体管，位于P阱中，各自具有N型源漏极，其中每个源漏极各自包含一个N轻掺杂区和一个N重掺杂区。它们的栅氧层厚度分别为：139±5埃、25±5埃、85±5埃、和85±5埃，分别适用于5v、1.5v、3.3v、和3.3v的工作电压，也可以分别称为5v晶体管器件、1.5v晶体管器件、3.3v晶体管器件、和3.3v晶体管器件。反相器中的PMOS中栅氧外围逻辑晶体管位于N阱中，具有P型源漏极，其中每个源漏极各自包含一个P轻掺杂区和一个P重掺杂区，其栅氧层厚度与NMOS的相同，也为85±5埃。
相对于常规的外围标准单元通常采用的厚栅氧/或薄栅氧的外围逻辑晶体管（例如5v/1.5v晶体管器件），该实施例的NMOS和PMOS中栅氧外围逻辑晶体管的栅氧层厚度比厚栅氧外围逻辑晶体管的薄，其阈值较低，可以用于比5v更低的3.3v工作电压，满足较低工作电压的要求；同时其栅氧层厚度比薄栅氧外围逻辑晶体管的厚，抗压性增强，适用于比1.5v更高的3.3v工作电压。
该实施例中的厚栅氧和薄栅氧的外围逻辑晶体管、NMOS和PMOS中栅氧外围逻辑晶体管、和中栅氧存储晶体管的栅线宽（沟道长度），分别为：0.6µm、0.11µm、0.35µm、和0.35µm。NMOS中栅氧外围逻辑晶体管的栅线宽与PMOS的相同。其中中栅氧外围逻辑晶体管的栅线宽（沟道长度）比厚栅氧外围逻辑晶体管的小。相对于常规的外围标准单元通常采用的厚栅氧外围逻辑晶体管，该实施例的中栅氧外围逻辑晶体管可以减小面积尺寸。中栅氧存储晶体管也可以减小存储单元的面积尺寸。
此外，在该实施例，厚栅氧和薄栅氧的外围逻辑晶体管、NMOS和PMOS中栅氧外围逻辑晶体管、和中栅氧存储晶体管的沟道饱和电流分别为：570µA/µm、425µA/µm、530 µA/µm、-260µA/µm、和530 µA/µm。其中中栅氧外围逻辑晶体管的沟道饱和电流比薄栅氧外围逻辑晶体管的大。相对于常规外围标准单元通常采用的薄栅氧外围逻辑晶体管，在相同操作电压下，该实施例的中栅氧外围逻辑晶体管具有更大的驱动能力（驱动电流）。
该实施例的系统级芯片采用常规的110nm逻辑工艺平台制备。依次包括以下步骤：形成浅沟槽隔离区、形成PMOS中栅氧外围逻辑晶体管所在的N阱、形成厚栅氧外围逻辑晶体管和NMOS中栅氧外围逻辑晶体管和中栅氧存储晶体管所在的P阱、形成薄栅氧外围逻辑晶体管所在的P阱、形成栅氧层（包括：先后分别形成厚栅氧外围逻辑晶体管的栅氧层、PMOS和NMOS中栅氧外围逻辑晶体管和中栅氧存储晶体管的栅氧层、和薄栅氧外围逻辑晶体管的栅氧层）、形成所述四个晶体管的栅极、形成薄栅氧外围逻辑晶体管的N型源漏极的轻掺杂区域、形成厚栅氧外围逻辑晶体管和NMOS中栅氧外围逻辑晶体管和中栅氧存储晶体管的N型源漏极的轻掺杂区域以及PMOS中栅氧外围逻辑晶体管的P型源漏极的轻掺杂区、形成栅极侧壁保护层、形成所述四个晶体管的源漏极的重掺杂区域、形成金属硅化物、形成后段金属互联层。
其中，中栅氧外围逻辑晶体管和中栅氧存储晶体管基本随同厚栅氧外围逻辑晶体管（高压晶体管）一同形成。NMOS中栅氧外围逻辑晶体管和中栅氧存储晶体管所在的阱、栅极、和源漏极，分别随同厚栅氧外围逻辑晶体管的阱、栅极、和源漏极，由同一步骤一起形成。PMOS中栅氧外围逻辑晶体管的N阱先于厚栅氧外围逻辑晶体管的P阱形成，其栅极和源漏极也分别随同厚栅氧外围逻辑晶体管，在同一步骤中一起形成。
但是中栅氧外围逻辑晶体管和中栅氧存储晶体管的栅氧层，与厚栅氧外围逻辑晶体管的栅氧层的形成不同。各晶体管的栅氧层的形成步骤具体如下。
在形成阱和栅极的步骤之间，在形成栅氧层的步骤中，先形成厚栅氧外围逻辑晶体管的厚度为139±5埃的栅氧层。然后，用掩膜板覆盖欲形成中栅氧外围逻辑晶体管和中栅氧存储晶体管区域以外的其他区域，接着在未覆盖掩膜板的中栅氧外围逻辑晶体管和中栅氧存储晶体管的区域，实施光照，并进行蚀刻，完全脱除已经形成的厚栅氧层，然后再在该区域进行热氧化，生成新的厚度85±5埃的中栅氧外围逻辑晶体管和中栅氧存储晶体管的栅氧层。随后，直接形成薄栅氧外围逻辑晶体管的栅氧层。即：用掩膜板覆盖欲形成薄栅氧外围逻辑晶体管区域以外的其他区域，接着，在未覆盖掩膜板的薄栅氧外围逻辑晶体管区域，实施光照，并进行蚀刻，完全脱除在该区域已形成的栅氧层，然后再在该区域进行热氧化，生成新的厚度25±5埃的薄栅氧外围逻辑晶体管的栅氧层。
本发明以便捷高效低成本的方法，同时制备出了性能更好的新型中栅氧外围逻辑晶体管和中栅氧存储晶体管，分别用于系统级芯片的外围数字模块和嵌入式存储模块中。

Claims (7)

1.一种系统级芯片，包含：数字模块和嵌入式存储模块，其特征在于，数字模块中包含至少一个第一MOS晶体管和至少一个标准单元，嵌入式存储模块中包含至少一个嵌入式存储单元；
其中所述的标准单元包含至少一个第二MOS晶体管，所述嵌入式存储单元包含至少一个第三MOS晶体管，所述的第一MOS晶体管、第二MOS晶体管、和第三MOS晶体管各自包含一个栅极及其下方的栅氧层，其中所述的第二MOS晶体管和第三MOS晶体管的栅氧层的厚度比第一MOS晶体管的少至少10埃；
所述的数字模块还包含第四MOS晶体管，第四MOS晶体管包含一个栅极及其下方的栅氧层，其中所述第二MOS晶体管的栅氧层的厚度比第四MOS晶体管的多至少5埃。
2.如权利要求1所述的系统级芯片，其特征在于，其中所述的第二MOS晶体管与第三MOS晶体管的栅氧层在同一制备工艺平台中的同一道步骤中形成。
3.如权利要求1-2中任一项所述的系统级芯片，其特征在于，其中所述第二MOS晶体管和第三MOS晶体管的栅氧层厚度为30-190埃。
4.如权利要求1-2中任一项所述的系统级芯片，其特征在于，其中所述的嵌入式存储单元是嵌入式非易失性存储单元。
5.如权利要求4所述的系统级芯片，其特征在于，其中所述的嵌入式非易失性存储单元是嵌入式多次可编程可擦除存储单元、或嵌入式闪存存储单元。
6.如权利要求1-2中任一项所述的系统级芯片，其特征在于，其中所述的标准单元是反相器、与非门、或非门、三态缓冲区、锁存器、触发器、寄存器、选择器、或全加器。
7.一种制备权利要求1所述系统级芯片的方法，其特征在于，包含以下步骤：在第一MOS晶体管的栅氧层形成后，在欲形成第二MOS晶体管和第三MOS晶体管的区域，将已形成的栅氧层减薄，同时形成第二MOS晶体管与第三MOS晶体管的栅氧层。
CN202310685324.2A 2023-06-12 2023-06-12 系统级芯片及其制备方法 Active CN116454088B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310685324.2A CN116454088B (zh) 2023-06-12 2023-06-12 系统级芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310685324.2A CN116454088B (zh) 2023-06-12 2023-06-12 系统级芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN116454088A CN116454088A (zh) 2023-07-18
CN116454088B true CN116454088B (zh) 2023-09-15

Family

ID=87130510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310685324.2A Active CN116454088B (zh) 2023-06-12 2023-06-12 系统级芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN116454088B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0768673A2 (en) * 1995-07-19 1997-04-16 Texas Instruments Incorporated Improvements in or relating to integrated circuits
CN1545707A (zh) * 2001-08-25 2004-11-10 非易失性半导体存储器及其操作方法
CN1617336A (zh) * 2003-11-13 2005-05-18 株式会社瑞萨科技 半导体集成电路装置
JP2005192234A (ja) * 2001-06-05 2005-07-14 Renesas Technology Corp 半導体集積回路装置と半導体装置の製造方法
JP2007012694A (ja) * 2005-06-28 2007-01-18 Toshiba Corp スタンダードセル方式の半導体集積回路装置
TW200711055A (en) * 2005-09-08 2007-03-16 Ememory Technology Inc Non-volatile memory device
CN104009005A (zh) * 2013-02-26 2014-08-27 赛普拉斯半导体公司 嵌入的基于sonos的存储单元
CN104134666A (zh) * 2013-04-30 2014-11-05 飞思卡尔半导体公司 半导体器件的标准单元
CN111316439A (zh) * 2017-11-02 2020-06-19 成都锐成芯微科技股份有限公司 非挥发性存储器的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1005079B1 (en) * 1998-11-26 2012-12-26 STMicroelectronics Srl Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry
CN100590853C (zh) * 2006-12-15 2010-02-17 中芯国际集成电路制造(上海)有限公司 半导体存储器及其形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0768673A2 (en) * 1995-07-19 1997-04-16 Texas Instruments Incorporated Improvements in or relating to integrated circuits
JP2005192234A (ja) * 2001-06-05 2005-07-14 Renesas Technology Corp 半導体集積回路装置と半導体装置の製造方法
CN1545707A (zh) * 2001-08-25 2004-11-10 非易失性半导体存储器及其操作方法
CN1617336A (zh) * 2003-11-13 2005-05-18 株式会社瑞萨科技 半导体集成电路装置
JP2007012694A (ja) * 2005-06-28 2007-01-18 Toshiba Corp スタンダードセル方式の半導体集積回路装置
TW200711055A (en) * 2005-09-08 2007-03-16 Ememory Technology Inc Non-volatile memory device
CN104009005A (zh) * 2013-02-26 2014-08-27 赛普拉斯半导体公司 嵌入的基于sonos的存储单元
CN104134666A (zh) * 2013-04-30 2014-11-05 飞思卡尔半导体公司 半导体器件的标准单元
CN111316439A (zh) * 2017-11-02 2020-06-19 成都锐成芯微科技股份有限公司 非挥发性存储器的制造方法

Also Published As

Publication number Publication date
CN116454088A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
US8697521B2 (en) Structure and method for making low leakage and low mismatch NMOSFET
CN111066153B (zh) 鳍式场效晶体管技术中的半导体布局
US6297082B1 (en) Method of fabricating a MOS transistor with local channel ion implantation regions
DE102014222289A1 (de) Verfahren zum Bilden von Gatestrukturen mit mehreren Austrittsarbeitsfunktionen und die sich ergebenden Produkte
JPH11317459A (ja) デュアル・ゲ―ト酸化物デュアル仕事関数ｃｍｏｓの製造方法
US6894356B2 (en) SRAM system having very lightly doped SRAM load transistors for improving SRAM cell stability and method for making the same
CN112349722B (zh) 半导体器件结构及其制备方法
US6342413B1 (en) Method of manufacturing semiconductor device
CN100369251C (zh) 半导体元件及其制作方法
US6268250B1 (en) Efficient fabrication process for dual well type structures
US20190355583A1 (en) Method of forming drain extended mos transistors for high voltage circuits
CN102184923A (zh) 硅纳米线晶体管器件可编程阵列及其制备方法
CN116454088B (zh) 系统级芯片及其制备方法
US7867858B2 (en) Hybrid transistor based power gating switch circuit and method
KR100212173B1 (ko) 반도체 소자의 제조방법
US20030218218A1 (en) SRAM cell with reduced standby leakage current and method for forming the same
JPH05283626A (ja) 半導体集積回路装置
CN109166853B (zh) 一种嵌入式闪存结构的形成方法
CN1143260A (zh) 半导体器件及其制造方法
US6699756B1 (en) Four-transistor static-random-access-memory and forming method
CN102881691B (zh) P型otp器件及制作方法
US8114729B2 (en) Differential poly doping and circuits therefrom
JP3228171B2 (ja) 半導体記憶装置の製造方法
US6156609A (en) EEPROM device manufacturing method
US20090166738A1 (en) Ram cell including a transistor with floating body for information storage having asymmetric drain/source extensions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant