CN104134666A - 半导体器件的标准单元 - Google Patents

半导体器件的标准单元 Download PDF

Info

Publication number
CN104134666A
CN104134666A CN201410181587.0A CN201410181587A CN104134666A CN 104134666 A CN104134666 A CN 104134666A CN 201410181587 A CN201410181587 A CN 201410181587A CN 104134666 A CN104134666 A CN 104134666A
Authority
CN
China
Prior art keywords
active region
diffused layer
border
dummy diffused
standard cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410181587.0A
Other languages
English (en)
Other versions
CN104134666B (zh
Inventor
安基特·贾殷
维卡斯·特里帕蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN104134666A publication Critical patent/CN104134666A/zh
Application granted granted Critical
Publication of CN104134666B publication Critical patent/CN104134666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件的标准单元。半导体器件的标准单元具有第一和第二相对边界以及第三和第四相对边界，并且包括形成于半导体衬底内的第一有源区域和第二有源区域。所述第一有源区域和第二有源区域是分别与所述第一边界和第二边界的第一预定距离(a)。栅电极形成于所述第一有源区域和第二有源区域之上。第一虚拟扩散层和第二虚拟扩散层沿着所述第三边界形成，并且分别是与所述第一边界和第二边界的第一预定距离(a)和与所述第一有源区域和第二有源区域的第二预定距离(b)。第三虚拟扩散层和第四虚拟扩散层沿着所述第四边界形成，并且分别是与所述第一边界和第二边界的第一预定距离(a)和与所述第一有源区域和第二有源区域的第三预定距离(b')。

Description

半导体器件的标准单元
技术领域
本发明涉及半导体器件，更具体地说，涉及在半导体器件内使用的标准单元。
背景技术
系统级设计人员经常使用市售的设计工具，包括电子设计自动化(EDA)和计算机辅助设计(CAD)工具来将不同的逻辑功能集成到集成电路(IC)中。IC的例子包括微处理器、微控制器单元(MCU)、片上系统(SoC)以及专用集成电路(ASIC)。使用标准单元方法，逻辑功能在IC中得到实现。标准单元包括多个晶体管，即，被用于实现逻辑功能的互补金属氧化物半导体(CMOS)器件。逻辑功能可包括布尔函数(例如，“与”、“或”和“非”)、存储函数(例如，触发器、锁存器和缓冲器)以及数字组合函数(例如，复用器和解复用器)。
每一个标准单元具有预定几何形状(宽度和高度)。EDA和CAD设计工具包括库(称为标准单元库)，它存储了这些逻辑功能的标准单元定义。在半导体器件的设计期间，设计工具基于逻辑设计和工艺参数(即，标准单元的尺寸和宽度)从单元库选择了一个或多个标准单元，并把单元放置在行和列中。一旦完成放置，半导体器件设计被模拟、验证并随后将其转移到芯片(即，形成于硅内)。
图1A-图1C是第一到第三常规标准单元102a-102c(统称为标准单元102)的示意性布局图。第一标准单元102a可以是逻辑“与”功能，第二标准单元102b是逻辑“或”功能，而第三标准单元102c是逻辑“非”功能。
第一标准单元102a包括形成于衬底(未示出)之上的第一有源区域和第二有源区域104a、104b(统称为有源区域104)。栅(聚)电极条106a被部署在第一有源区域和第二有源区域104a、104b之上。栅电极条106a形成了带有第一有源区域104a的第一MOS器件以及带有第二有源区域104b的第二MOS器件。如那些本领域所属技术人员了解的，在标准单元102内，每一个栅电极106形成了带有一个有源区域104的P-类型MOS(PMOS)器件和带有相对有源区域104的N-类型MOS(NMOS)器件。
类似地，第二标准单元102b包括形成于衬底之上的第三有源区域和第四有源区域104c和104d，并且栅电极条106b和106c被部署在第三有源区域和第四有源区域104c和104d之上以形成第三MOS器件和第四MOS器件。第三标准单元102c还具有形成于衬底之上的第五和第六有源区域104e和104f，并且栅电极条106d、106e和106f被部署在第五和第六有源区域104e和104f之上以形成第五MOS器件和第六MOS器件。
每一个标准单元102具有在预定距离沿着其外周延伸的边界。边界包括第一边界、第二边界、第三边界和第四边界。第一边界和第二边界位于标准单元102的相对端上。第三边界和第四边界也位于标准单元102的相对端上。如可以看到的，第一边界到第四边界类似于矩形的边。第一有源区域104a处于与第一边界的距离(a)处，并且第二有源区域104b处于与第二边界的距离(a')处。第一有源区域和第二有源区域104a和104b处于与第三边界的距离(b)处并且处于与第四边界的距离(b')处。第三有源区域104c处于与第一边界的距离(c)处，并且第四有源区域104d处于与第二边界的距离(c')处。第三有源区域和第四有源区域104c和104d处于与第三边界的距离(d)处和处于与第四边界的距离(d')处。第五有源区域104e处于与第一边界的距离(e)处，并且第六有源区域104f处于与第二边界的距离(e')处。第五和第六有源区域104e和104f处于与第三边界的距离(f)处和处于与第四边界的距离(f')处。
栅电极106和对应的有源区域104之间的区域被填充有浅槽隔离(STI)区域。当MOS器件彼此靠近形成的时候，所需的STI量较少，反之亦然。由于STI引入压缩应力，所以更宽的STI增加了PMOS器件的性能，并降低了NMOS器件的性能，而窄的STI表现出完全相反的效果。
在器件设计期间，设计工具将标准单元102放置在行和列中以实现相应的逻辑功能。例如，如图2A所示，第一和第二标准单元102a和102b水平地邻接，即，第一标准单元102a的第四边界与第二标准单元102b的第三边界重叠。第一有源区域和第二有源区域104a和104b与重叠边界的距离(b')基本上不同于第三有源区域和第四有源区域104c和104d与重叠边界的距离(d)。这种差异影响了由不同宽度的STI所提供的应力影响，这就恶化了载流子迁移率和饱和电流，并引入延迟和泄露，从而降低了MOS器件的整体性能。当第一和第二标准单元102a和102b垂直地邻接的时候，即，如图2B所示，当第一标准单元102a的第二边界与第二标准单元102b的第一边界重叠的时候，该问题仍然存在。为了避免由于垂直邻接的应力影响，虚拟扩散层108形成于重叠边界(如图2B所示)之上。然而，虚拟扩散层108增大了标准单元以及IC的面积开销。
鉴于上述情况，就需要减少由STI的变化宽度引起的应力改变、改进载流子迁移率和饱和电流、减少延迟和泄露、改进标准单元的整体性能并且克服现有标准单元的上述局限性的标准单元设计。
附图说明
当结合附图阅读的时候，本发明的优选实施例的以下详细描述将被更好的理解。本发明通过举例的方式被说明并且不受限于附图，在附图中相同的参考符号表示相同的元素。
图1A、图1B和图1C是常规标准单元的示意性布局图。
图2A和图2B是描绘了水平和垂直地邻接的常规标准单元的示意性布局图。
图3A、图3B和图3C是根据本发明的实施例的标准单元的示意性布局图。
图4A和图4B是根据本发明的实施例的描绘了水平和垂直地邻接的标准单元的示意性布局图。
图5是根据本发明的实施例的多晶体管标准单元的示意性布局图。
具体实施方式
附图的详细描述旨在作为本发明的当前优选实施例的描述，而并非旨在表示可以实施本发明的唯一形式。但应了解，相同或等同功能可以通过不同实施例来实现，其中这些实施例旨在被包括在本发明的精神和范围内。
在本发明的实施例中，提供了一种半导体器件。所述半导体器件包括矩形标准单元，所述矩形标准单元被限定在半导体衬底内并且具有第一边界、第二边界、第三边界和第四边界。所述第一边界和第二边界处于所述标准单元的相对端上，并且所述第三边界和第四边界处于所述标准单元的相对端上。所述标准单元包括多个有源区域，所述多个有源区域包括形成于所述半导体衬底内的第一有源区域和第二有源区域。所述第一有源区域和第二有源区域分别具有与所述第一边界和第二边界的第一间隔距离(a)。至少一个栅电极条形成于所述第一有源区域和第二有源区域之上。第一虚拟扩散层和第二虚拟扩散层形成于所述半导体衬底内，其中所述第一虚拟扩散层和第二虚拟扩散层沿着所述第三边界延伸并且分别具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第一有源区域和第二有源区域的第二间隔距离(b)。同样，第三虚拟扩散层和第四虚拟扩散层形成于所述半导体衬底内，其中所述第三虚拟扩散层和第四虚拟扩散层沿着所述第四边界延伸并且分别具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第一有源区域和第二有源区域的第三间隔距离(b')。
在本发明的另一个实施例中，提供了一种半导体器件。所述半导体器件包括矩形标准单元，所述矩形标准单元被限定在半导体衬底内并且具有第一边界、第二边界、第三边界和第四边界。所述第一边界和第二边界处于所述标准单元的相对端上，并且所述第三边界和第四边界处于所述标准单元的相对端上。所述标准单元包括多对有源区域，所述多个有源区域对包括形成于所述半导体衬底内的第一对有源区域和第二对有源区域。每一对有源区域包括分别具有与所述第一边界和第二边界的第一间隔距离(a)的第一有源区域和第二有源区域。至少一个栅电极条形成于所述第一对有源区域和第二对有源区域中的每一个之上。第一虚拟扩散层和第二虚拟扩散层形成于所述半导体衬底内。所述第一虚拟扩散层和第二虚拟扩散层沿着所述第三边界延伸并且分别具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第一对有源区域的第二间隔距离(b)。第三虚拟扩散层和第四虚拟扩散层形成于所述半导体衬底内。所述第三虚拟扩散层和第四虚拟扩散层沿着所述第四边界延伸并且分别具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第二对有源区域的第三间隔距离(b')。
在本发明的又一个实施例中，提供了一种半导体器件。所述半导体器件包括第一矩形标准单元和第二矩形标准单元，所述第一矩形标准单元和第二矩形标准单元被限定在半导体衬底内并且每一个具有第一边界、第二边界、第三边界和第四边界。所述第一边界和第二边界处于所述第一标准单元和第二标准单元中的每一个的相对端上，并且所述第三边界和第四边界处于所述第一标准单元和第二标准单元中的每一个的相对端上。所述第一标准单元和第二标准单元相邻接以便所述第一标准单元的第四边界与所述第二标准单元的所述第三边界重叠以形成重叠边界。所述第一标准单元包括第一有源区域和第二有源区域，所述第一有源区域和第二有源区域形成于所述半导体衬底内并且分别具有与所述第一边界和第二边界的第一间隔距离(a)。第一栅电极条形成于所述第一有源区域和第二有源区域之上。第一虚拟扩散层和第二虚拟扩散层形成于所述半导体衬底内，其中所述第一虚拟扩散层和第二虚拟扩散层沿着所述第三边界延伸并且分别具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第一有源区域和第二有源区域的第二间隔距离(b)。第三虚拟扩散层和第四虚拟扩散层形成于所述半导体衬底内，其中所述第三虚拟扩散层和第四虚拟扩散层沿着所述重叠边界延伸并且分别具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第一有源区域和第二有源区域的第三间隔距离(b')。所述第二标准单元包括第三有源区域和第四有源区域，所述第三有源区域和第四有源区域形成于所述半导体衬底内并且分别具有与所述第一边界和第二边界的第一间隔距离(a)和与所述第三虚拟扩散层和第四虚拟扩散层的第四间隔距离(c)。第二栅电极条形成于所述第三有源区域和第四有源区域之上。第五虚拟扩散层和第六虚拟扩散层形成于所述半导体衬底内，其中所述第五虚拟扩散层和第六虚拟扩散层沿着所述第四边界延伸并且具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第三有源区域和第四有源区域的第五间隔距离(c')。
本发明的各种实施例提供了半导体器件的标准单元。所述半导体器件具有第一边界、第二边界、第三边界和第四边界，其中所述第一边界和第二边界彼此相对并且所述第三边界和第四边界彼此相对。所述标准单元包括多个有源区域，所述多个有源区域包括了成于所述半导体衬底内的第一有源区域和第二有源区域。至少一个栅电极形成于所述第一有源区域和第二有源区域之上。所述第一有源区域和第二有源区域在于所述第一边界和第二边界的预定距离处形成。而且，第一虚拟扩散层和第二虚拟扩散层沿着所述第三边界形成，并且分别处于与所述第一边界和第二边界的所述第一预定距离处和处于与所述第一有源区域和第二有源区域的第二预定距离处。类似地，第三虚拟扩散层和第四虚拟扩散层沿着所述第四边界形成，并且处于与所述第一边界和第二边界的所述第一预定距离处和处于与所述第一有源区域和第二有源区域的第三预定距离处。当两个这样的标准单元垂直地邻接的时候(通过重叠第一标准单元的所述第二边界和第二标准单元的所述第一边界)，所述第一标准单元和第二标准单元的第二有源区域和第一有源区域与重叠边界等距，这就减小了由STI区域(在有源区域、栅电极和虚拟扩散层之间填充的)的不同宽度引起的应力影响并改进了载流子迁移率和饱和电流。标准单元的延迟和泄露也被降低了，这就改进了标准单元的整体性能。
当两个这样的标准单元水平地邻接的时候(通过重叠第一标准单元的所述第二边界和第二标准单元的所述第一边界)，处于重叠边界之上的虚拟扩散层减小了由所述第一有源区域和第二有源区域以及第三有源区域和第四有源区域与重叠边界的不同距离而引起的应力影响，并进一步改进了标准单元的性能。
参照图3A-图3C，图3A-图3C示出了根据本发明的实施例的第一至第三标准单元302a-302c的示意性布局图。在本发明的各种实施例中，第一至第三标准单元302a-302c表示逻辑函数，包括布尔函数(例如，“与”、“或”和“非”)、存储函数(触发器、锁存器和缓冲器)以及数字组合函数(例如，复用器和解复用器)。如从附图中可以看到的，标准单元302a通常形状是矩形，并且因此具有4个边，标示为1-4。
第一标准单元302a包括形成于半导体衬底(未示出)之上的第一有源区域和第二有源区域304a和304b。栅电极条306a被部署在有源区域304a和304b之上。栅电极条306a形成了带有第一有源区域304a的第一MOS器件以及带有第二有源区域304b的第二MOS器件。每一个栅电极306形成了带有有源区域304的P-类型MOS(PMOS)器件和带有相对有源区域304的N-类型MOS(NMOS)器件。一对PMOS和NMOS器件被称为互补-MOS(CMOS)晶体管，并且标准单元可包括多个CMOS晶体管。形成PMOS和NMOS器件的过程是那些本领域所属技术人员公知的。
类似地，第二标准单元302b包括形成于所述衬底之上的第三有源区域和第四有源区域304c和304d。栅电极条306b和306c被部署在第三有源区域和第四有源区域304c和304d之上并与其形成了第三和第四MOS器件。第三标准单元302c包括形成于所述衬底之上的第五和第六有源区域304e和304f。栅电极条306d、306e和306f被部署在第五和第六有源区域304e和304f之上并与其形成了第五和第六MOS器件。
每一个标准单元302具有沿着其外围在预定距离处延伸的边界。所述边界包括位于标准单元302相对端上的第一边界和第二边界以及同样位于标准单元302其他相对端上的第三边界和第四边界。第一标准单元302a进一步包括4个虚拟扩散层308a-308d，其中虚拟扩散层308a和308b沿着第三边界被部署，并且虚拟扩散层308c和308d沿着第四边界被部署。类似地，第二标准单元302b包括4个虚拟扩散层308e-308h，其中虚拟扩散层308e和308f沿着第三边界被部署，并且虚拟扩散层308g和308h沿着第四边界被部署。第三标准单元302c包括4个虚拟扩散层308i-308l，其中虚拟扩散层308i和308j沿着第三边界被部署，并且虚拟扩散层308k和308l沿着第四边界被部署。在本发明的各种实施例中，虚拟扩散层308具有关于部署它们的边界对称的宽度。
对于第一标准单元302a，虚拟扩散层308a和308c处于与第一边界的距离(a)处，并且虚拟扩散层308b和308d处于与第二边界的距离(a)处。第一有源区域和第二有源区域304a和304b分别处于与第一边界和第二边界的距离(a)处。第一有源区域和第二有源区域304a和304b分别处于与虚拟扩散层308a和308b的距离(b)处和处于与虚拟扩散层308c和308d的距离(b’)处。对于第二标准单元302b，虚拟扩散层308e和308g处于与第一边界的距离(a)处，并且虚拟扩散层308f和308h处于与第二边界的距离(a)处。第三有源区域和第四有源区域304c和304d分别处于与第一边界和第二边界的距离(a)处、分别与虚拟扩散层308e和308f的距离(c)处和与虚拟扩散层308g和308h的距离(c')处。对于第三标准单元302c，虚拟扩散层308i和308k处于与第一边界的距离(a)处，并且虚拟扩散层308j和308l处于与第二边界的距离(a)处。第五和第六有源区域304e和304f分别处于与第一边界和第二边界的距离(a)处、与虚拟扩散层308i和308j的距离(d)处和与虚拟扩散层308k和308l的距离(d')处。
在有源区域304、对应的栅电极306和虚拟扩散层308之间的区域被填充有浅沟槽(STI)区域。填充STI的过程在本领域是公知的。
在半导体器件设计期间，多个标准单元302垂直且水平地邻接以形成列和行来实现电路设计。图4A示出了第一和第二标准单元302a和302b的垂直邻接，即第一标准单元302a的第二边界与第二标准单元302b的第一边界重叠。在这种情况下，第二和第三有源区域304b和304c与重叠边界等距(a)，这就减小了由STI的不同宽度引起的应力影响(沿着垂直方向)并改进了载流子迁移率和饱和电流，并减小了标准单元302的延迟和泄露电流，从而改进了标准单元302的整体性能。
图4B中示出了第一和第二标准单元302a和302b的水平邻接，其中第一标准单元302a的第四边界与第二标准单元302b的第三边界重叠。对于水平邻接，两个虚拟扩散层(图5中所示的402a和402b)沿着重叠边界被部署并且具有与虚拟扩散层308c和308d或308e和308f的排列相同的排列。虚拟扩散层402a和402b进一步减小了由第一有源区域和第二有源区域104a和104b以及第三有源区域和第四有源区域104c和104d与重叠边界的不同距离引起的应力影响(沿着水平方向)并进一步改进了MOS器件的整体性能。
图5是根据本发明的替代实施例的多晶体管标准单元502的示意性布局图。标准单元502包括形成于半导体衬底(未示出)之上的第一至第六有源区域504a-504f。被部署在第一有源区域和第二有源区域504a和504b之上的栅电极条506a形成了第一对PMOS和NMOS器件，即第一CMOS晶体管。被部署在第二和第三有源区域504c和504d之上的栅电极条506b和506c形成了第二对PMOS和NMOS器件，即第二CMOS晶体管。被部署在第四和第五有源区域504e和504f之上的栅电极条506d-506f形成了第三对PMOS和NMOS器件，即第三CMOS晶体管。标准单元502进一步包括4个虚拟扩散层508a-508d上，其中虚拟扩散层508a和508b沿着第三边界被部署，并且虚拟扩散层508c和508d沿着第四边界被部署。虚拟扩散层508a和508c处于与第一边界的距离(a)处，并且虚拟扩散层508b和508d处于与第二边界的距离(a)处。第一、第三、第五有源区域504a、504c和504e处于与第一边界的距离(a)处，并且第二、第四、第六有源区域508b、504d和504f处于与第二边界的距离(a)处。第一有源区域和第二有源区域504a和504b处于与虚拟扩散层508a和508b的距离(b)处，并且第五和第六有源区域504e和504f处于与虚拟扩散层508c和508d的距离(b')处。第三有源区域和第四有源区域504c和504d分别处于与第一有源区域和第二有源区域504a和504b的距离(c)处、以及处于与第五和第六有源区域504e和504f的距离(c')处。对于本领域所属技术人员来说将显而易见的是，标准单元502可以包括多于三个CMOS晶体管。
在此使用的术语是仅仅为了描述特定实施例并且不旨在限定本发明的示例实施例。如在此使用的，单数形式“一”、“一个”和“所述”也旨在包括复数形式，除非上下文明确表示。进一步将了解，如在此使用的术语“包括”和/或“具有”指定了规定特征、整数、步骤、操作、元件和/或组件的存在，但是没有排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组合的存在。应了解，虽然术语第一、第二等等以及水平和垂直被用于描述各种元件，但是这些元件不应受限于这些术语。这些术语仅被用于将一个元件和另一个元件区分开。例如，在不脱离本发明的示例实施例的范围的情况下，第一元件可以被叫做第二元件，并且同样，第二元件也可以被叫做第二元件。如在此使用的，术语“和/或”包括一个或多个关联列出的术语的任何组合和所有组合。
虽然说明并描述了本发明的各种实施例，但是将清楚的是，本发明不仅限于这些实施例。如权利要求中所描述的，在不脱离本发明的精神和范围的情况下，各种修改、变化、变体、替换以及等同物对本领域所属技术人员来说将是显而易见的。

Claims (19)

1.一种半导体器件，包括：
矩形标准单元，所述矩形标准单元被限定在半导体衬底内并且具有第一边界、第二边界、第三边界和第四边界，其中所述第一边界和第二边界处于所述标准单元的相对端上，并且其中所述第三边界和第四边界处于所述标准单元的相对端上，所述标准单元包括：
多个有源区域，所述多个有源区域包括形成于所述半导体衬底内的第一有源区域和第二有源区域，并且分别具有与所述第一边界和第二边界的第一间隔距离(a)；
至少一个栅电极条，所述至少一个栅电极条形成于所述第一有源区域和第二有源区域之上；
第一虚拟扩散层和第二虚拟扩散层，所述第一虚拟扩散层和第二虚拟扩散层形成于所述半导体衬底内，其中所述第一虚拟扩散层和第二虚拟扩散层沿着所述第三边界延伸并且分别具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第一有源区域和第二有源区域的第二间隔距离(b)；以及
第三虚拟扩散层和第四虚拟扩散层，所述第三虚拟扩散层和第四虚拟扩散层形成于所述半导体衬底内，其中所述第三虚拟扩散层和第四虚拟扩散层沿着所述第四边界延伸并且分别具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第一有源区域和第二有源区域的第三间隔距离(b')。
2.根据权利要求1所述的半导体器件，进一步包括浅槽隔离(STI)区域，所述浅槽隔离(STI)区域在所述第一有源区域和所述第一虚拟扩散层和第三虚拟扩散层之间、以及在所述第二有源区域和所述第二虚拟扩散层和第四虚拟扩散层之间填充。
3.根据权利要求1所述的半导体器件，其中所述第一虚拟扩散层和第二虚拟扩散层具有关于所述第三边界对称的宽度。
4.根据权利要求1所述的半导体器件，其中所述第三虚拟扩散层和第四虚拟扩散层具有关于所述第四边界对称的宽度。
5.根据权利要求1所述的半导体器件，其中所述第一有源区域和第二有源区域具有相反导电性。
6.根据权利要求5所述的半导体器件，其中所述至少一个栅电极条和所述第一有源区域形成了第一金属氧化物半导体(MOS)器件，并且所述至少一个栅电极条和所述第二有源区域形成了第二MOS器件。
7.根据权利要求6所述的半导体器件，其中所述第一MOS器件和第二MOS器件各自包括P-类型MOS(PMOS)器件和N-类型MOS(NMOS)器件中的至少一个。
8.一种半导体器件，包括：
矩形标准单元，所述矩形标准单元被限定在半导体衬底内并且具有第一边界、第二边界、第三边界和第四边界，其中所述第一边界和第二边界处于所述标准单元的相对端上，并且所述第三边界和第四边界处于所述标准单元的相对端上，所述标准单元包括：
多对有源区域，所述多个有源区域对包括形成于所述半导体衬底内的第一对有源区域和第二对有源区域，其中每一对有源区域包括分别具有与所述第一边界和第二边界的第一间隔距离(a)的第一有源区域和第二有源区域；
至少一个栅电极条，所述至少一个栅电极条形成于所述第一对有源区域和第二对有源区域中的每一个之上；
第一虚拟扩散层和第二虚拟扩散层，所述第一虚拟扩散层和第二虚拟扩散层形成于所述半导体衬底内，其中所述第一虚拟扩散层和第二虚拟扩散层沿着所述第三边界延伸并且分别具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第一对有源区域的第二间隔距离(b)；以及
第三虚拟扩散层和第四虚拟扩散层，所述第三虚拟扩散层和第四虚拟扩散层形成于所述半导体衬底内，其中所述第三虚拟扩散层和第四虚拟扩散层沿着所述第四边界延伸并且分别具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第二对有源区域的第三间隔距离(b')。
9.根据权利要求8所述的半导体器件，进一步包括浅槽隔离(STI)区域，所述浅槽隔离(STI)区域在所述第一对有源区域和所述第一虚拟扩散层和第三虚拟扩散层之间、以及在所述第二对有源区域和所述第二虚拟扩散层和第四虚拟扩散层之间填充。
10.根据权利要求8所述的半导体器件，其中所述第一虚拟扩散层和第二虚拟扩散层具有关于所述第三边界对称的宽度。
11.根据权利要求8所述的半导体器件，其中所述第三虚拟扩散层和第四虚拟扩散层具有关于所述第四边界对称的宽度。
12.根据权利要求8所述的半导体器件，其中所述第一有源区域和第二有源区域具有相反导电性。
13.根据权利要求12所述的半导体器件，其中所述至少一个栅电极条和所述第一有源区域形成了第一金属氧化物半导体(MOS)器件，并且所述至少一个栅电极条和所述第二有源区域形成了第二MOS器件。
14.根据权利要求13所述的半导体器件，其中所述第一MOS器件和第二MOS器件各自包括P-类型MOS(PMOS)器件和N-类型MOS(NMOS)器件中的至少一个。
15.一种半导体器件，包括：
第一矩形标准单元和第二矩形标准单元，所述第一矩形标准单元和第二矩形标准单元被限定在半导体衬底内并且每一个具有第一边界、第二边界、第三边界和第四边界，其中所述第一边界和第二边界处于所述第一标准单元和第二标准单元中的每一个的相对端上，并且其中所述第三边界和第四边界处于所述第一标准单元和第二标准单元中的每一个的相对端上，并且其中所述第一标准单元和第二标准单元相邻接以便所述第一标准单元的第四边界与所述第二标准单元的所述第三边界重叠以形成重叠边界，并且其中所述第一标准单元包括：
第一有源区域和第二有源区域，所述第一有源区域和第二有源区域形成于所述半导体衬底内并且分别具有与所述第一边界和第二边界的第一间隔距离(a)；
第一栅电极条，所述第一栅电极条形成于所述第一有源区域和第二有源区域之上；
第一虚拟扩散层和第二虚拟扩散层，所述第一虚拟扩散层和第二虚拟扩散层形成于所述半导体衬底内，其中所述第一虚拟扩散层和第二虚拟扩散层沿着所述第三边界延伸并且分别具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第一有源区域和第二有源区域的第二间隔距离(b)；以及
第三虚拟扩散层和第四虚拟扩散层，所述第三虚拟扩散层和第四虚拟扩散层形成于所述半导体衬底内，其中所述第三虚拟扩散层和第四虚拟扩散层沿着所述重叠边界延伸并且分别具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第一有源区域和第二有源区域的第三间隔距离(b’)。并且其中所述第二标准单元包括：
第三有源区域和第四有源区域，所述第三有源区域和第四有源区域形成于所述半导体衬底内并且分别具有与所述第一边界和第二边界的第一间隔距离(a)和与所述第三虚拟扩散层和第四虚拟扩散层的第四间隔距离(c)；
第二栅电极条，所述第二栅电极条形成于所述第三有源区域和第四有源区域之上；以及
第五虚拟扩散层和第六虚拟扩散层，所述第五虚拟扩散层和第六虚拟扩散层形成于所述半导体衬底内，其中所述第五虚拟扩散层和第六虚拟扩散层沿着所述第四边界延伸并且具有与所述第一边界和第二边界的所述第一间隔距离(a)和与所述第三有源区域和第四有源区域的第五间隔距离(c')。
16.根据权利要求15所述的半导体器件，进一步包括浅槽隔离(STI)区域，所述浅槽隔离(STI)区域在所述第一有源区域和所述第一虚拟扩散层和第三虚拟扩散层之间、在所述第二有源区域和所述第二虚拟扩散层和第四虚拟扩散层之间、在所述第三有源区域和所述第三虚拟扩散层和第五虚拟扩散层之间、以及在所述第四有源区域和所述第四虚拟扩散层和第六虚拟扩散层之间填充。
17.根据权利要求15所述的半导体器件，其中所述第一有源区域和第二有源区域以及所述第三有源区域和第四有源区域各自具有相反导电性。
18.根据权利要求17所述的半导体器件，其中所述第一栅电极条和所述第一有源区域和第二有源区域形成了第一金属氧化物半导体(MOS)器件和第二金属氧化物半导体器件，并且所述第二栅电极条和所述第三有源区域和第四有源区域形成了第三MOS器件和第四MOS器件。
19.根据权利要求18所述的半导体器件，其中所述第一MOS器件、第二MOS器件、第三MOS器件和第四MOS器件各自包括P-类型MOS(PMOS)器件和N-类型MOS(NMOS)器件中的至少一个。
CN201410181587.0A 2013-04-30 2014-04-30 半导体器件的标准单元 Active CN104134666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/873,217 2013-04-30
US13/873,217 US8759885B1 (en) 2013-04-30 2013-04-30 Standard cell for semiconductor device

Publications (2)

Publication Number Publication Date
CN104134666A true CN104134666A (zh) 2014-11-05
CN104134666B CN104134666B (zh) 2018-07-10

Family

ID=50944047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410181587.0A Active CN104134666B (zh) 2013-04-30 2014-04-30 半导体器件的标准单元

Country Status (2)

Country Link
US (1) US8759885B1 (zh)
CN (1) CN104134666B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206567A (zh) * 2015-01-16 2016-12-07 台湾积体电路制造股份有限公司 半导体器件布局、存储器件布局和制造半导体器件的方法
CN109478550A (zh) * 2016-07-13 2019-03-15 高通股份有限公司 用于减小的泄漏电流和提高的去耦电容的标准单元架构
CN116454088A (zh) * 2023-06-12 2023-07-18 成都锐成芯微科技股份有限公司 系统级芯片及其制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403859B (zh) * 2011-03-04 2016-11-09 瑞萨电子株式会社 半导体器件
US8949749B2 (en) * 2012-10-23 2015-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Layout design for electron-beam high volume manufacturing
US9646123B2 (en) * 2014-12-31 2017-05-09 Texas Instruments Incorporated Standard cell design with reduced cell delay
KR102314778B1 (ko) 2015-08-21 2021-10-21 삼성전자주식회사 반도체 소자
US9887210B2 (en) 2015-08-28 2018-02-06 Samsung Electronics Co., Ltd. Semiconductor device
US10269784B2 (en) * 2016-07-01 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layout and method of configuring the same
JP6836137B2 (ja) * 2016-11-17 2021-02-24 セイコーエプソン株式会社 半導体装置及びそのレイアウト設計方法
US10354947B2 (en) 2017-02-06 2019-07-16 Samsung Electronics Co., Ltd. Integrated circuit including standard cell
US11030381B2 (en) 2019-01-16 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage analysis on semiconductor device
US12073163B2 (en) * 2021-08-18 2024-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cell regions of integrated circuits and methods of making same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625997A (zh) * 2008-05-08 2010-01-13 台湾积体电路制造股份有限公司 用于减小器件性能漂移的哑元图案设计
US20100006896A1 (en) * 2008-07-14 2010-01-14 Nec Electronics Corporation Semiconductor integrated circuit
CN101681878A (zh) * 2007-10-26 2010-03-24 新思科技有限公司 用于布图布线系统中设计优化的填充单元
CN101819947A (zh) * 2009-02-27 2010-09-01 台湾积体电路制造股份有限公司 形成集成电路结构的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311244B2 (ja) * 1996-07-15 2002-08-05 株式会社東芝 基本セルライブラリ及びその形成方法
US7484198B2 (en) 2006-02-27 2009-01-27 Synopsys, Inc. Managing integrated circuit stress using dummy diffusion regions
JP5230251B2 (ja) 2008-04-25 2013-07-10 パナソニック株式会社 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造
US7808051B2 (en) 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US7919792B2 (en) 2008-12-18 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell architecture and methods with variable design rules

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681878A (zh) * 2007-10-26 2010-03-24 新思科技有限公司 用于布图布线系统中设计优化的填充单元
CN101625997A (zh) * 2008-05-08 2010-01-13 台湾积体电路制造股份有限公司 用于减小器件性能漂移的哑元图案设计
US20100006896A1 (en) * 2008-07-14 2010-01-14 Nec Electronics Corporation Semiconductor integrated circuit
CN101819947A (zh) * 2009-02-27 2010-09-01 台湾积体电路制造股份有限公司 形成集成电路结构的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206567A (zh) * 2015-01-16 2016-12-07 台湾积体电路制造股份有限公司 半导体器件布局、存储器件布局和制造半导体器件的方法
CN106206567B (zh) * 2015-01-16 2019-06-11 台湾积体电路制造股份有限公司 半导体器件布局、存储器件布局和制造半导体器件的方法
CN109478550A (zh) * 2016-07-13 2019-03-15 高通股份有限公司 用于减小的泄漏电流和提高的去耦电容的标准单元架构
CN109478550B (zh) * 2016-07-13 2023-05-16 高通股份有限公司 用于减小的泄漏电流和提高的去耦电容的标准单元架构
CN116454088A (zh) * 2023-06-12 2023-07-18 成都锐成芯微科技股份有限公司 系统级芯片及其制备方法
CN116454088B (zh) * 2023-06-12 2023-09-15 成都锐成芯微科技股份有限公司 系统级芯片及其制备方法

Also Published As

Publication number Publication date
CN104134666B (zh) 2018-07-10
US8759885B1 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
CN104134666A (zh) 半导体器件的标准单元
US9190519B2 (en) FinFET-based ESD devices and methods for forming the same
CN104126221B (zh) 具有调制的纳米线数目的半导体器件
CN107045987B (zh) 具有在源极/漏极区域中的扩散阻挡层的设备
CN102136496B (zh) 半导体元件及半导体器件
JP6875643B2 (ja) 半導体集積回路装置
US8853784B2 (en) ESD protection circuit
US20140001562A1 (en) Integrated Circuit Having FinFETS with Different Fin Profiles
US20130005096A1 (en) Semiconductor device and method of fabricating the same
JP6608461B2 (ja) 絶縁ゲートバイポーラトランジスタ及びその製造方法
CN104617133A (zh) 沟槽型超级结器件的版图结构及其制造方法
JP2017084998A (ja) スーパージャンクション型ｍｏｓｆｅｔデバイスおよび半導体チップ
CN111799332A (zh) 一种沟槽mosfet器件及制备方法
US9564436B2 (en) Semiconductor device
TW201630158A (zh) 半導體積體電路
CN110943078A (zh) 半导体器件
CN212587512U (zh) 一种沟槽mosfet器件
CN115207088A (zh) 一种横向沟槽型mosfet器件及其制造方法
CN104022032B (zh) FinFET制程中形成垂直双极型晶体管的方法
JP2013149830A (ja) 半導体装置のシミュレーション方法
CN107369710B (zh) 栅控二极管及其形成方法
US10262982B2 (en) Integrated circuits with standard cell
CN108110039B (zh) 超结器件及其制造方法
CN106796940B (zh) 半导体集成电路装置的制造方法及半导体集成电路装置
CN106558571A (zh) 一种esd布局结构、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180223

Address after: texas

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

GR01 Patent grant
GR01 Patent grant