CN107369710B - 栅控二极管及其形成方法 - Google Patents

栅控二极管及其形成方法 Download PDF

Info

Publication number
CN107369710B
CN107369710B CN201610315907.6A CN201610315907A CN107369710B CN 107369710 B CN107369710 B CN 107369710B CN 201610315907 A CN201610315907 A CN 201610315907A CN 107369710 B CN107369710 B CN 107369710B
Authority
CN
China
Prior art keywords
forming
control structure
doped region
fin
gated diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610315907.6A
Other languages
English (en)
Other versions
CN107369710A (zh
Inventor
甘正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610315907.6A priority Critical patent/CN107369710B/zh
Publication of CN107369710A publication Critical patent/CN107369710A/zh
Application granted granted Critical
Publication of CN107369710B publication Critical patent/CN107369710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Abstract

一种栅控二极管及其形成方法，其中形成方法包括：提供基底；形成多个鳍部；形成第一控制结构，第一控制结构包括多个横跨鳍部的第一栅极，第一栅极覆盖鳍部的部分侧壁和顶部表面；形成第一掺杂区和第二掺杂区。本发明通过在第一掺杂区和第二掺杂区之间设置第一控制结构，第一控制结构包含有多个第一栅极，因此第一控制结构沿鳍部延伸方向的尺寸大于单个第一栅极的尺寸。因此第一控制结构的设置能够有效增大第一掺杂区和第二掺杂区之间的距离，能够有效延长栅控二极管的电流通道长度，能够有效拓展栅控二极管的电流通道的深度，因此能够有效改善栅控二极管的电流拥堵问题，提高器件性能。

Description

栅控二极管及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种栅控二极管及其形成方法。
背景技术
随着半导体芯片的运用越来越广泛，导致半导体芯片受到静电损伤的因素也越来越多。在现有的芯片设计中，经常通过在芯片中设置静电放电(ESD，ElectrostaticDischarge)保护结构以减少芯片损伤。
现有的静电放电保护电路的设计和应用包括：栅接地N型场效应晶体管(GateGrounded NMOS，简称GGNMOS)保护电路、浅沟槽隔离结构二极管(STI diode)保护电路、栅控二极管(Gated diode)保护电路、横向扩散场效应晶体管(Laterally Diffused MOS，简称LDMOS)保护电路、双极结型晶体管(Bipolar Junction Transistor，简称BJT)保护电路等。
现有的静电放电保护结构存在占晶圆面积大、不利于先进工艺制程中集成度的提高的问题，浅沟槽隔离(Shallow Trench Isolation,STI)二极管逐渐被栅控二极管(GatedDiode)取代。而且栅控二极管(Gated Diode)还具有速度快、电阻小、故障电流高的优点。
随着半导体技术的发展，半导体器件的尺寸不断缩小，器件密度不断提高，现有技术发展了鳍式场效应晶体管。然而，随着器件尺寸的进一步减小，采用鳍式场效应晶体管结构的栅控二极管的性能受到了限制。
发明内容
本发明解决的问题是提供一种栅控二极管，以改善栅控二极管的性能。
为解决上述问题，本发明提供一种栅控二极管，包括：
基底；位于所述基底上鳍部；位于鳍部上的第一控制结构，所述第一控制结构包括多个横跨所述鳍部的第一栅极，所述第一栅极覆盖所述鳍部的部分侧壁和顶部表面；位于所述第一控制结构一侧鳍部中的第一掺杂区，所述第一掺杂区内具有第一类型离子；位于所述第一控制结构另一侧鳍部中的第二掺杂区，所述第二掺杂区内具有第二类型离子。
可选的，所述第一控制结构中所述第一栅极的数量大于或等于3。
可选的，所述第一控制结构中相邻所述第一栅极之间的距离相等。
可选的，所述栅控二极管还包括：位于所述第一掺杂区远离所述第一控制结构一侧的第二控制结构，所述第二控制结构包括多个横跨所述鳍部的第二栅极，所述第二栅极覆盖所述鳍部的部分侧壁和顶部表面；位于所述第二控制结构远离所述第一掺杂区一侧鳍部内的第三掺杂区，所述第三掺杂区内具有第二类型离子。
可选的，所述第二控制结构内第二栅极的数量和所述第一控制结构内第一栅极的数量相等。
可选的，所述第二控制结构中所述第二栅极的数量大于或等于3。
可选的，所述第二控制结构中相邻所述第二栅极之间的距离相等。
可选的，所述多个鳍部相互平行设置，所述第一栅极或所述第二栅极与所述多个鳍部垂直设置。
可选的，所述栅控二极管用于形成静电放电保护结构，所述栅控二极管还包括：横跨所述鳍部的第一导电结构，所述第一导电结构覆盖所述鳍部第一掺杂区部分侧壁和顶部表面，用于输入第一电压信号；横跨所述鳍部的第二导电结构，所述第二导电结构覆盖所述鳍部第二掺杂区的部分侧壁和顶部表面，用于输入第二电压信号，所述第二电压信号和所述第一电压信号不相等。
可选的，所述第一类型离子为P型离子；所述第二类型离子为N型离子；所述栅控二极管还包括：位于基底和鳍部内的阱区，所述阱区为P型阱区。
相应的，本发明还提供一种栅控二极管的形成方法，包括：
提供基底；在所述基底上形成多个鳍部；形成位于鳍部上的第一控制结构，所述第一控制结构包括多个横跨所述鳍部的第一栅极，所述第一栅极覆盖所述鳍部的部分侧壁和顶部表面；形成位于所述第一控制结构一侧鳍部中的第一掺杂区，所述第一掺杂区内具有第一类型离子；形成位于所述第一控制结构另一侧鳍部中的第二掺杂区，所述第二掺杂区内具有第二类型离子。
可选的，形成第一掺杂区和第二掺杂区的步骤包括：通过选择性外延生长的方式形成所述第一掺杂区和所述第二掺杂区。
可选的，形成所述第一控制结构的步骤中，所述第一控制结构中所述第一栅极的数量大于或等于3。
可选的，形成所述第一控制结构的步骤中，所述第一控制结构中相邻所述第一栅极之间的距离相等。
可选的，形成所述鳍部之后，形成所述第一掺杂区之前，所述形成方法还包括：形成位于所述第一掺杂区远离所述第一控制结构一侧的第二控制结构，所述第二控制结构包括多个横跨所述鳍部的第二栅极，所述第二栅极覆盖所述鳍部的部分侧壁和顶部表面。
可选的，形成所述第二控制结构的步骤包括：在形成所述第一控制结构的同时，形成所述第二控制结构。
可选的，在形成所述第一掺杂区之后，所述形成方法还包括：形成位于所述第二控制结构远离所述第一掺杂区一侧鳍部内的第三掺杂区，所述第三掺杂区具有第二类型离子。
可选的，形成所述第三掺杂区的步骤包括：在形成所述第二掺杂区的同时，形成所述第三掺杂区。
可选的，形成所述第三掺杂区的步骤包括：通过选择性外延生长的方式形成所述第三掺杂区。
可选的，在形成所述第一掺杂区和所述第二掺杂区之后，所述形成方法还包括：形成横跨所述鳍部的第一导电结构，所述第一导电结构覆盖所述鳍部第一掺杂区部分侧壁和顶部表面，用于输入第一电压信号；形成横跨所述鳍部的第二导电结构，所述第二导电结构覆盖所述鳍部第二掺杂区的部分侧壁和顶部表面，用于输入第二电压信号，所述第二电压信号和所述第一电压信号不相等。
与现有技术相比，本发明的技术方案具有以下优点：
本发明通过在第一掺杂区和第二掺杂区之间设置第一控制结构，所述第一控制结构包含有多个第一栅极，因此所述第一控制结构沿所述鳍部延伸方向的尺寸大于单个所述第一栅极的尺寸。因此所述第一控制结构的设置能够有效增大所述第一掺杂区和所述第二掺杂区之间的距离，能够有效延长所述栅控二极管的电流通道长度，能够有效拓展所述栅控二极管的电流通道的深度，因此能够有效改善所述栅控二极管的电流拥堵问题，提高器件性能。
本发明可选方案中，所述第一控制结构中的多个第一栅极以及所述第二控制结构中的多个第二栅极均可以通过一次栅极形成工艺同时形成，因此本发明技术方案无需增加掩膜数量，无需增加工艺步骤，无需对现有产线进行较大改动即可完成生产制造，也无需增加额外的工艺和成本。而且本发明技术方案无需对鳍部进行切割，可以降低对准误差对器件性能的影响，提高器件良品率。
附图说明
图1是一种栅控二极管的结构示意图；
图2至图8是本发明栅控二极管一实施例形成方法各个步骤中间结构的示意图。
具体实施方式
由背景技术可知，现有技术中采用鳍式场效应晶体管结构的栅控二极管存在性能不良的问题。现结合现有技术中栅控二极管分析其性能受限问题的原因：
参考图1，示出了一种栅控二极管的结构示意图。
所述栅控二极管包括：衬底10，所述衬底10表面具有鳍部11，所述鳍部11和所述衬底10内具有P型阱区；横跨所述鳍部11的栅极20；分别位于所述栅极20两侧鳍部11内的P型掺杂区21和N型掺杂区22；横跨所述鳍部11，且分别位于所述栅极20两侧的第一导电结构31和第二导电结构32，所述第一导电结构31覆盖所述N型掺杂区22侧壁和顶部的部分表面，所述第二导电结构32覆盖所述P型掺杂区21侧壁和顶部的部分表面。
由于所述栅控二极管通过所述鳍部11形成，因此所述栅控二极管的电流通道主要集中在所述鳍部11内。所以当所述栅控二极管导通时，其导通电流主要集中在鳍部11内。
然而，随着半导体器件尺寸的缩小，器件密度的提高，所述鳍部11的宽度越来越小，从而造成所述栅控二极管的电流通道宽度越来越小。所以当所述栅控二极管导通时，其导通电流往往很小，限制了栅控二极管的性能。
当所述栅控二极管用于静电放电保护结构中，栅控二极管被击穿时，其释放静电的电流主要集中于鳍部11内。栅控二极管电流通道的窄小，限制了所构成静电放电保护结构的放电电流，影响了所形成静电放电保护结构的性能。
为解决所述技术问题，本发明提供一种栅控二极管的形成方法，包括：
提供基底；在所述基底上形成多个鳍部；形成位于鳍部上的第一控制结构，所述第一控制结构包括多个横跨所述鳍部的第一栅极，所述第一栅极覆盖所述鳍部的部分侧壁和顶部表面；形成位于所述第一控制结构一侧鳍部中的第一掺杂区，所述第一掺杂区内具有第一类型离子；形成位于所述第一控制结构另一侧鳍部中的第二掺杂区，所述第二掺杂区内具有第二类型离子。
本发明通过在第一掺杂区和第二掺杂区之间设置第一控制结构，所述第一控制结构包含有多个第一栅极，因此所述第一控制结构沿所述鳍部延伸方向的尺寸大于单个所述第一栅极的尺寸。因此所述第一控制结构的设置能够有效增大所述第一掺杂区和所述第二掺杂区之间的距离，能够有效延长所述栅控二极管的电流通道长度，能够有效拓展所述栅控二极管的电流通道的深度，因此能够有效改善所述栅控二极管的电流拥堵问题，提高器件性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图2至图8，示出了本发明栅控二极管一实施例形成方法各个步骤中间结构的示意图。
参考图2和图3，其中图3为图2中沿AA线的剖视图，
首先提供基底100；在所述基底100上形成多个鳍部101。
所述基底100是后续半导体工艺的操作平台；所述鳍部101后续用于形成栅控二极管。所述基底100表面鳍部101的数量为一个或多个。具体的，所述基底100表面形成有多个鳍部101，多个所述鳍部101之间相互平行设置。此外，本实施例中，所述基底100表面鳍部101之间还设置有隔离结构102以实现电隔离。需要说明的是，图2中省略了所述隔离结构102。
所述基底100的形成步骤包括：提供半导体衬底；刻蚀所述半导体衬底形成基底100和位于基底100表面的鳍部101；在相邻鳍部101间形成隔离结构102。
所述半导体衬底用于为半导体工艺提供操作平台，还用于刻蚀形成鳍部101。所述半导体衬底的材料选自单晶硅、多晶硅或者非晶硅；所述半导体衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述半导体衬底还可以是其他半导体材料。本发明对此不作限制。本实施例中，所述半导体衬底为单晶硅衬底，因此所述基底100和所述鳍部101的材料均为单晶硅。
在本发明的其他实施例中，所述半导体衬底还可以选自具有外延层或外延层上硅结构。具体的，所述半导体衬底可以包括衬底以及位于所述衬底表面的半导体层。所述半导体层可以采用选择性外延沉积工艺形成于所述衬底表面。所述衬底可以为硅衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III-V族化合物衬底，例如氮化镓衬底或者砷化镓衬底等；所述半导体层的材料为硅、锗、碳化硅或硅锗等。所述衬底和半导体层的选择均不受限制，能够选取适于工艺需求或易于集成的衬底、以及适于形成鳍部的材料。而且所述半导体层的厚度能够通过对外延工艺的控制，从而精确控制所属形成鳍部的高度。
形成所述鳍部101的步骤包括：在所述半导体衬底表面形成第一图形化层，所述第一图形化层用于定义所述鳍部101的位置和尺寸；以所述第一图形化层为掩膜，刻蚀所述半导体衬底，形成基底100和位于基底100表面的鳍部101。
所述第一图形化层可以为图形化的光刻胶层，采用光刻胶涂布工艺以及光刻工艺形成。此外为了减小所述鳍部101的尺寸，减小相邻鳍部101之间的距离，所述第一图形化层还可以采用多重图形化掩膜工艺形成。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned TriplePatterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺。
所述隔离结构102用于实现所述鳍部101之间以及所述栅控二极管与基底100其他部分半导体器件之间的电隔离。所述隔离结构102的顶部表面低于所述鳍部101的顶部表面，以露出所述鳍部101的侧壁，从而使后续所形成的第一栅极和第二栅极能够覆盖所述鳍部101的侧壁。
需要说明的是，本实施例中，所述栅控二极管还包括位于基底100和鳍部101内的阱区，所述阱区用于定义所述栅控二极管的有源区。所述阱区为P型阱区，即所述阱区内具有P型离子，所述P型离子包括硼离子或铟离子。
本实施例中，所述阱区在所述鳍部101和所述隔离结构102之后形成。所述阱区的形成步骤包括：采用离子注入工艺中所述基底100和所述鳍部内形成所述阱区。
但是所述阱区在所述鳍部101和所述隔离结构102之后形成的做法仅为一示例。所述阱区也可以通过对所述半导体衬底进行离子注入形成，之后再形成所述鳍部和所述隔离结构，或者在形成所述基底和所述鳍部之后，在形成隔离结构之前形成。
参考图4，形成位于鳍部101上的第一控制结构110，所述第一控制结构110包括多个横跨所述鳍部101的第一栅极111，所述第一栅极111覆盖所述鳍部101的部分侧壁和顶部表面。
所述第一控制结构110在后续形成第一掺杂区和第二掺杂区的工艺过程中遮挡部分鳍部，避免第一掺杂区和第二掺杂区直接接触，以形成栅控二极管。所述第一控制结构110包括多个第一栅极111。
所述第一栅极111可以是多晶硅形成的栅极，在所述栅控二极管形成后作为栅控二极管的栅极；所述第一栅极111也可以是伪栅结构，用于定义后续所述栅控二极管栅极的尺寸和位置。
所述第一控制结构110内，所述第一栅极111的数量如果太少，则难以起到增大所述第一控制结构110沿所述鳍部101延伸方向的尺寸。所述第一控制结构110内，所述第一栅极111的数量为大于或等于3。本实施例中，所述第一控制结构110内包括有3个所述第一栅极111。
所述第一控制结构110内，所述第一栅极111之间的距离如果太小，则会增大工艺难度，提高制造成本。本实施例中，所述第一控制结构110内，所述第一栅极111之间的距离大于或等于设计规则下的最小距离。此外，为了简化布图设计，降低制造难度，本实施例中，所述第一控制结构110内，相邻第一栅极之间的距离相等。
由于所述第一控制结构110内第一栅极111的数量为多个，因此沿所述鳍部101延伸方向，所述第一控制结构110的尺寸为多个第一栅极以及第一栅极之间间隔的尺寸之和。所以所述第一控制结构111的尺寸大于单个所述第一栅极111的尺寸。所以与现有技术中栅控二极管相比，所述第一控制结构110的尺寸大于栅控二极管中单个栅极的尺寸。
形成所述第一控制结构110的步骤包括：在所述基底100和所述鳍部101表面形成栅极材料层；在所述栅极材料层表面形成第二图形化层，所述第二图形化层用于定义多个所述第一栅极111的尺寸和位置；以所述第二图形化层为掩膜，刻蚀所述栅极材料层，形成所述多个第一栅极111。
类似的，所述第二图形化层可以为图形化的光刻胶层，采用光刻胶涂布工艺以及光刻工艺形成。所述第二图形化层还可以采用多重图形化掩膜工艺形成，以减小所述第一栅极111的尺寸，减小相邻第一栅极111之间的距离，从而减小所述第一控制结构110的尺寸，减小所形成栅控二极管的尺寸，提高其集成度。
结合参考图5，形成第一掺杂区210和第二掺杂区220，所述第一掺杂区210位于所述第一控制结构110一侧的鳍部101内，所述第一掺杂区210内具有第一类型掺杂离子，所述第二掺杂区220位于所述第一控制结构110另一侧的鳍部101内，所述第二掺杂区210内具有第二类型掺杂离子。
所述第一掺杂区210和所述第二掺杂区220用于形成所述栅控二极管的P区和N区。具体的，本实施例中，所述第一掺杂区210为P型掺杂区，也就是说，所述第一类型离子为P型离子，包括硼离子或铟离子；所述第二掺杂区220为N型掺杂区，也就是说，所述第二类型离子为N型离子，包括磷离子或砷离子。具体的，可以通过选择性外延生长的方式形成所述第一掺杂区210和第二掺杂区220。
由于沿所述鳍部101延伸方向，所述第一控制结构110的尺寸大于所述第一栅极111的尺寸，大于单个栅极的尺寸，因此所述第一掺杂区210和所述第二掺杂区220之间的距离较大，因此所述栅控二极管的电流通道被延长了。而且所述第一控制结构110内包含有多个第一栅极111。因此在所述栅控二极管导通时，第一栅极111下方鳍部101内电流通道的深度较大。所以由于包含有多个第一栅极111的所述第一控制结构110的设置，有效的延伸和拓展了所述栅控二极管的电流通道，因此能够有效改善所述栅控二极管中电流拥堵问题，提高器件性能。
此外由于第一控制结构110的设置，有效的增大了所述第一掺杂区210和所述第二掺杂区220之间的距离，提高了所述第一掺杂区210和所述第二掺杂区220之间的电隔离性能。而且所述第一控制结构110的设置免去了对鳍部的切割，能够降低工艺过程中对准误差对器件性能的影响，提高器件良品率。
需要说明的是，本实施例中，所述栅控二极管用于形成静电放电保护结构，为了提高所形成静电放电保护结构的保护能力，在形成所述鳍部101之后，在形成所述第一掺杂区210和所述第二掺杂区220之前，所述形成方法还包括：形成位于所述第一掺杂区210远离所述第一控制结构110一侧的第二控制结构120，所述第二控制结构120包括多个横跨所述鳍部101的第二栅极122，所述第二栅极122覆盖所述鳍部101的部分侧壁和顶部表面。
所述第二栅极122也可以是所述栅控二极管的栅极；所述第二栅极122也可以是伪栅结构，用于定义后续所述栅控二极管栅极的尺寸和位置。
所述第二控制结构120内，所述第二栅极122的数量，以及沿所述鳍部101延伸方向所述第二栅极122的尺寸都会影响所述第二控制结构122沿所述鳍部101延伸方向的尺寸，会影响形成所述第一栅极111和所述第二栅极122的第二图形化层图形设计。而且由于所述第二控制结构120内所述第二栅极122的数量为多个，因此沿所述鳍部101延伸方向，所述第二控制结构120的尺寸为多个所述第二栅极122以及第二栅极122之间间隔的尺寸之和。所以所述第二控制结构120的尺寸大于单个所述第二栅极122的尺寸。所以与现有技术中栅控二极管相比，所述第二控制结构的尺寸大于栅控二极管中单个栅极的尺寸。
本实施例中，为了简化布图设计，简化掩膜设计，所述第二控制结构120内所述第二栅极122的数量和所述第一控制结构内的所述第一栅极的数量相等。也就是说，所述第二控制结构120内，所述第二栅极122的数量大于等于3。具体的，所述第二控制结构120包括3个所述第二栅极122。此外，所述第二控制结构内，相邻所述第二栅极122之间的距离大于设计规则下的最小距离，而且相邻第二栅极122之间的距离均相等。
为了简化工艺步骤，形成所述第二控制结构120的步骤包括：在形成所述第一控制结构110的同时，形成所述第二控制120结构。也就是说，所述第二控制结构120可以与所述第一控制结构110同时形成。所述第二图形化层不仅可以用于定义多个所述第一栅极111的尺寸和位置，还可以同时用于定义多个所述第二栅极122的尺寸和位置。以所述第二图形化层为掩膜刻蚀形成所述第一栅极111的同时，也形成所述第二栅极122，形成第二控制结构120。
所述第一控制结构110中的多个第一栅极111以及所述第二控制结构120中的多个第二栅极122均可以通过一次栅极形成工艺同时形成，因此本发明技术方案无需增加掩膜数量，无需增加工艺步骤，无需对现有产线进行较大改动即可完成生产制造，也无需增加额外的工艺和成本。
而且，本实施例中，所述基底100表面鳍部101的数量为多个，且多个所述鳍部101之间相互平行设置，所述第一栅极111或所述第二栅极122横跨所述多个所述鳍部101，且垂直所述多个鳍部101设置，以简化器件结构，提高器件集成度。
此外，所述形成方法还包括：形成位于所述第二控制结构120远离所述第一掺杂区210一侧鳍部101内的第三掺杂区230，所述第三掺杂区230具有第二类型离子。
所述第三掺杂区230与所述第一掺杂区210构成所述栅控二极管的P区和N区。本实施例中，所述第一掺杂区210为P型掺杂区，所以所述第三掺杂区230与所述第二掺杂区220一样为N型掺杂区。所以形成所述第三掺杂区230的步骤包括：在形成所述第二掺杂区220时，形成所述第三掺杂区230。也就是说，所述第二掺杂区220与所述第三掺杂区230同时形成。具体的，可以通过选择性外延生长的方式形成所述第三掺杂区230。
类似的，所述第二控制结构120包含有多个第二栅极122，所述第二控制结构120沿所述鳍部101延伸方向的尺寸也大于所述第二栅极122的尺寸，大于单个栅极的尺寸。因此，所述第二控制结构120能够有效增大所述第一掺杂区210与所述第三掺杂区230之间的距离，能够有效改善改善所述栅控二极管中电流拥堵问题，提高器件性能。
参考图6至图8，其中图7是图6中虚线框400内结构的立体结构示意图，图8是图6中沿BB线的剖视结构示意图。
本实施例中，所形成的栅控二极管用于形成静电放电保护结构，因此在形成所述第一掺杂区210和所述第二掺杂区220之后，所述形成方法还包括：形成横跨所述鳍部101的第一导电结构310，所述第一导电结构310覆盖所述鳍部101第一掺杂区210部分侧壁和顶部表面，用于输入第一电压信号；形成横跨所述鳍部101的第二导电结构320，所述第二导电结构320覆盖所述鳍部101第二掺杂区220的部分侧壁和顶部表面，用于输入第二电压信号，所述第二电压信号和所述第一电压信号不相等。
需要说明的是，本实施例中，所述形成方法还包括：形成横跨所述鳍部101的第三导电结构330，所述第三导电结构330覆盖所述鳍部101第三掺杂区230部分侧壁和顶部表面。
所述第一导电结构310、所述第二导电结构320以及所述第三导电结构330可以同时形成。具体的，可以采用非晶硅或金属等导电材料形成。形成所述第一导电结构310、所述第二导电结构320和所述第三导电结构330的工艺与现有技术相同，本发明在此不再赘述。
相应的，本发明还提供一种栅控二极管，包括：
基底；位于所述基底上鳍部；位于鳍部上的第一控制结构，所述第一控制结构包括多个横跨所述鳍部的第一栅极，所述第一栅极覆盖所述鳍部的部分侧壁和顶部表面；位于所述第一控制结构一侧鳍部中的第一掺杂区，所述第一掺杂区内具有第一类型离子；位于所述第一控制结构另一侧鳍部中的第二掺杂区，所述第二掺杂区内具有第二类型离子。
参考图6至图8，示出了本发明栅控二极管一实施例的结构示意图，其中图7是图6中虚线框400内结构的立体结构示意图，图8是图6中沿BB线的剖视结构示意图。
所述栅控二极管包括：
基底100；以及位于基底100上的鳍部101。
所述基底100是后续半导体工艺的操作平台；所述鳍部101后续用于形成栅控二极管。所述基底100表面鳍部101的数量为一个或多个。具体的，所述基底100表面形成有多个鳍部101，多个所述鳍部101之间相互平行设置。此外，本实施例中，所述基底100表面鳍部101之间还设置有隔离结构102以实现电隔离。需要说明的是，图2中省略了所述隔离结构102。
本实施例中，所述基底100以及所述鳍部101由半导体衬底刻蚀而成。所述半导体衬底用于为半导体工艺提供操作平台，还用于刻蚀形成鳍部101。所述半导体衬底的材料选自单晶硅、多晶硅或者非晶硅；所述半导体衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述半导体衬底还可以是其他半导体材料。本发明对此不作限制。本实施例中，所述半导体衬底为单晶硅衬底，因此所述基底100和所述鳍部101的材料均为单晶硅。
在本发明的其他实施例中，所述半导体衬底还可以选自具有外延层或外延层上硅结构。具体的，所述半导体衬底可以包括衬底以及位于所述衬底表面的半导体层。所述半导体层可以采用选择性外延沉积工艺形成于所述衬底表面。所述衬底可以为硅衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III-V族化合物衬底，例如氮化镓衬底或者砷化镓衬底等；所述半导体层的材料为硅、锗、碳化硅或硅锗等。所述衬底和半导体层的选择均不受限制，能够选取适于工艺需求或易于集成的衬底、以及适于形成鳍部的材料。而且所述半导体层的厚度能够通过对外延工艺的控制，从而精确控制所属形成鳍部的高度。
所述隔离结构102用于实现所述鳍部101之间以及所述栅控二极管与基底100其他部分半导体器件之间的电隔离。所述隔离结构102的顶部表面低于所述鳍部101的顶部表面，以露出所述鳍部101的侧壁，从而使后续所形成的第一栅极和第二栅极能够覆盖所述鳍部101的侧壁。
需要说明的是，本实施例中，所述栅控二极管还包括位于基底100和鳍部101内的阱区，所述阱区用于定义所述栅控二极管的有源区。所述阱区为P型阱区，即所述阱区内具有P型离子，所述P型离子包括硼离子或铟离子。
位于鳍部101上的第一控制结构110，所述第一控制结构110包括多个横跨所述鳍部101的第一栅极111，所述第一栅极111覆盖所述鳍部101的部分侧壁和顶部表面。
所述第一控制结构110用于实现第一掺杂区210和第二掺杂区220之间的隔离，以形成栅控二极管。所述第一控制结构110包括多个第一栅极111。
所述第一栅极111可以是多晶硅形成的栅极，在所述栅控二极管形成后作为栅控二极管的栅极；所述第一栅极111也可以是伪栅结构，用于定义后续所述栅控二极管栅极的尺寸和位置。
所述第一控制结构110内，所述第一栅极111的数量如果太少，则难以起到增大所述第一控制结构110沿所述鳍部101延伸方向的尺寸。所述第一控制结构110内，所述第一栅极111的数量为大于或等于3。本实施例中，所述第一控制结构110内包括有3个所述第一栅极111。
所述第一控制结构110内，所述第一栅极111之间的距离如果太小，则会增大工艺难度，提高制造成本。本实施例中，所述第一控制结构110内，所述第一栅极111之间的距离大于或等于设计规则下的最小距离。此外，为了简化布图设计，降低制造难度，本实施例中，所述第一控制结构110内，相邻第一栅极之间的距离相等。
由于所述第一控制结构110内第一栅极111的数量为多个，因此沿所述鳍部101延伸方向，所述第一控制结构110的尺寸为多个第一栅极以及第一栅极之间间隔的尺寸之和。所以所述第一控制结构111的尺寸大于单个所述第一栅极111的尺寸。所以与现有技术中栅控二极管相比，所述第一控制结构110的尺寸大于栅控二极管中单个栅极的尺寸。
本实施例中，所述栅控二极管用于形成静电放电保护结构，为了提高所形成静电放电保护结构的保护能力，因此所述栅控二极管还包括：位于所述第一掺杂区210远离所述第一控制结构110一侧的第二控制结构120，所述第二控制结构120包括多个横跨所述鳍部101的第二栅极122，所述第二栅极122覆盖所述鳍部101的部分侧壁和顶部表面。
所述第二栅极122也可以是所述栅控二极管的栅极；所述第二栅极122也可以是伪栅结构，用于定义后续所述栅控二极管栅极的尺寸和位置。
所述第二控制结构120内，所述第二栅极122的数量，以及沿所述鳍部101延伸方向所述第二栅极122的尺寸都会影响所述第二控制结构122沿所述鳍部101延伸方向的尺寸，会影响形成所述第一栅极和所述第二栅极的第二图形化层图形设计。而且由于所述第二控制结构120内所述第二栅极122的数量为多个，因此沿所述鳍部101延伸方向，所述第二控制结构120的尺寸为多个所述第二栅极122以及第二栅极122之间间隔的尺寸之和。所以所述第二控制结构120的尺寸大于单个所述第二栅极的尺寸。所以与现有技术中栅控二极管相比，所述第二控制结构的尺寸大于栅控二极管中单个栅极的尺寸。
本实施例中，为了简化布图设计，简化掩膜设计，所述第二控制结构120内所述第二栅极122的数量和所述第一控制结构内的所述第一栅极的数量相等。也就是说，所述第二控制结构120内，所述第二栅极122的数量大于等于3。具体的，所述第二控制结构120包括3个所述第二栅极122。此外，所述第二控制结构内，相邻所述第二栅极之间的距离大于设计规则下的最小距离，而且相邻第二栅极122之间的距离均相等。
而且，本实施例中，所述基底100表面鳍部101的数量为多个，且多个所述鳍部之间相互平行设置，所述第一栅极111或所述第二栅极122横跨所述多个所述鳍部101，且垂直所述多个鳍部101设置，以简化器件结构，提高器件集成度。
所述栅控二极管还包括：位于所述第一控制结构110一侧鳍部101中的第一掺杂区210，所述第一掺杂区210内具有第一类型离子；位于所述第一控制结构110另一侧鳍部101中的第二掺杂区220，所述第二掺杂区220内具有第二类型离子。
所述第一掺杂区210和所述第二掺杂区220用于形成所述栅控二极管的P区和N区。具体的，本实施例中，所述第一掺杂区210为P型掺杂区，也就是说，所述第一类型离子为P型离子，包括硼离子或铟离子；所述第二掺杂区220为N型掺杂区，也就是说，所述第二类型离子为N型离子，包括磷离子或砷离子。具体的，可以通过选择性外延生长的方式形成所述第一掺杂区210和第二掺杂区220。
由于沿所述鳍部101延伸方向，所述第一控制结构110的尺寸大于所述第一栅极111的尺寸，大于单个栅极的尺寸，因此所述第一掺杂区210和所述第二掺杂区220之间的距离较大，因此所述栅控二极管的电流通道被延长了。而且所述第一控制结构110内包含有多个第一栅极111。因此在所述栅控二极管导通时，第一栅极111下方鳍部101内电流通道的深度较大。所以由于包含有多个第一栅极111的所述第一控制结构110的设置，有效的延伸和拓展了所述栅控二极管的电流通道，因此能够有效改善所述栅控二极管中电流拥堵问题，提高器件性能。
此外由于第一控制结构110的设置，有效的增大了所述第一掺杂区210和所述第二掺杂区220之间的距离，提高了所述第一掺杂区210和所述第二掺杂区220之间的电隔离性能。而且所述第一控制结构110的设置免去了对鳍部的切割，能够降低工艺过程中对准误差对器件性能的影响，提高器件良品率。
此外，所述栅控二极管还包括：位于所述第二控制结构120远离所述第一掺杂区210一侧鳍部101内的第三掺杂区230，所述第三掺杂区230内具有第二类型离子
所述第三掺杂区230与所述第一掺杂区210构成所述栅控二极管的P区和N区。本实施例中，所述第一掺杂区210为P型掺杂区，所以所述第三掺杂区230与所述第二掺杂区220一样为N型掺杂区。
类似的，所述第二控制结构120包含有多个第二栅极122，所述第二控制结构120沿所述鳍部101延伸方向的尺寸也大于所述第二栅极122的尺寸，大于单个栅极的尺寸。因此，所述第二控制结构120能够有效增大所述第一掺杂区210与所述第三掺杂区230之间的距离，能够有效改善改善所述栅控二极管中电流拥堵问题，提高器件性能。
由于所述栅控二极管用于成静电放电保护结构，因此所述栅控二极管还包括：横跨所述鳍部101的第一导电结构310，所述第一导电结构310覆盖所述鳍部101第一掺杂区210部分侧壁和顶部表面，用于输入第一电压信号；横跨所述鳍部101的第二导电结构320，所述第二导电结构320覆盖所述鳍部101第二掺杂区220的部分侧壁和顶部表面，用于输入第二电压信号，所述第二电压信号和所述第一电压信号不相等。
此外，所述栅控二极管还包括：横跨所述鳍部101的第三导电结构330，所述第三导电结构330覆盖所述鳍部101第三掺杂区230部分侧壁和顶部表面。
综上，本发明通过在第一掺杂区和第二掺杂区之间设置第一控制结构，所述第一控制结构包含有多个第一栅极，因此所述第一控制结构沿所述鳍部延伸方向的尺寸大于单个所述第一栅极的尺寸。因此所述第一控制结构的设置能够有效增大所述第一掺杂区和所述第二掺杂区之间的距离，能够有效延长所述栅控二极管的电流通道长度，能够有效拓展所述栅控二极管的电流通道的深度，因此能够有效改善所述栅控二极管的电流拥堵问题，提高器件性能。而且本发明可选方案中，所述第一控制结构中的多个第一栅极以及所述第二控制结构中的多个第二栅极均可以通过一次栅极形成工艺同时形成，因此本发明技术方案无需增加掩膜数量，无需增加工艺步骤，无需对现有产线进行较大改动即可完成生产制造，也无需增加额外的工艺和成本。而且本发明技术方案无需对鳍部进行切割，可以降低对准误差对器件性能的影响，提高器件良品率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种栅控二极管，其特征在于，包括：
基底；
位于所述基底上鳍部；
位于鳍部上的第一控制结构，所述第一控制结构包括多个横跨所述鳍部的第一栅极，所述第一栅极覆盖所述鳍部的部分侧壁和顶部表面；
位于所述第一控制结构一侧鳍部中的第一掺杂区，所述第一掺杂区内具有第一类型离子；
位于所述第一控制结构另一侧鳍部中的第二掺杂区，所述第二掺杂区内具有第二类型离子；
所述第一掺杂区及第二掺杂区位于同一鳍部内，并且所述第一掺杂区及第二掺杂区之间通过所述第一控制结构下方的鳍部区域相隔离。
2.如权利要求1所述的栅控二极管，其特征在于，所述第一控制结构中所述第一栅极的数量大于或等于3。
3.如权利要求2所述的栅控二极管，其特征在于，所述第一控制结构中相邻所述第一栅极之间的距离相等。
4.如权利要求1所述的栅控二极管，其特征在于，所述栅控二极管还包括：
位于所述第一掺杂区远离所述第一控制结构一侧的第二控制结构，所述第二控制结构包括多个横跨所述鳍部的第二栅极，所述第二栅极覆盖所述鳍部的部分侧壁和顶部表面；
位于所述第二控制结构远离所述第一掺杂区一侧鳍部内的第三掺杂区，所述第三掺杂区内具有第二类型离子。
5.如权利要求4所述的栅控二极管，其特征在于，所述第二控制结构内第二栅极的数量和所述第一控制结构内第一栅极的数量相等。
6.如权利要求4所述的栅控二极管，其特征在于，所述第二控制结构中所述第二栅极的数量大于或等于3。
7.如权利要求4所述的栅控二极管，其特征在于，所述第二控制结构中相邻所述第二栅极之间的距离相等。
8.如权利要求4所述的栅控二极管，其特征在于，所述多个鳍部相互平行设置，所述第一栅极或所述第二栅极与所述多个鳍部垂直设置。
9.如权利要求1所述的栅控二极管，其特征在于，所述栅控二极管用于形成静电放电保护结构，所述栅控二极管还包括：
横跨所述鳍部的第一导电结构，所述第一导电结构覆盖所述鳍部第一掺杂区部分侧壁和顶部表面，用于输入第一电压信号；
横跨所述鳍部的第二导电结构，所述第二导电结构覆盖所述鳍部第二掺杂区的部分侧壁和顶部表面，用于输入第二电压信号，所述第二电压信号和所述第一电压信号不相等。
10.如权利要求1所述的栅控二极管，其特征在于，所述第一类型离子为P型离子；所述第二类型离子为N型离子；
所述栅控二极管还包括：位于基底和鳍部内的阱区，所述阱区为P型阱区。
11.一种栅控二极管的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成多个鳍部；
形成位于鳍部上的第一控制结构，所述第一控制结构包括多个横跨所述鳍部的第一栅极，所述第一栅极覆盖所述鳍部的部分侧壁和顶部表面；
形成位于所述第一控制结构一侧鳍部中的第一掺杂区，所述第一掺杂区内具有第一类型离子；
形成位于所述第一控制结构另一侧鳍部中的第二掺杂区，所述第二掺杂区内具有第二类型离子；
所述第一掺杂区及第二掺杂区位于同一鳍部内，并且所述第一掺杂区及第二掺杂区之间通过所述第一控制结构下方的鳍部区域相隔离。
12.如权利要求11所述的形成方法，其特征在于，形成第一掺杂区和第二掺杂区的步骤包括：通过选择性外延生长的方式形成所述第一掺杂区和所述第二掺杂区。
13.如权利要求11所述的形成方法，其特征在于，形成所述第一控制结构的步骤中，所述第一控制结构中所述第一栅极的数量大于或等于3。
14.如权利要求11所述的形成方法，其特征在于，形成所述第一控制结构的步骤中，所述第一控制结构中相邻所述第一栅极之间的距离相等。
15.如权利要求11所述的形成方法，其特征在于，形成所述鳍部之后，形成所述第一掺杂区之前，所述形成方法还包括：形成位于所述第一掺杂区远离所述第一控制结构一侧的第二控制结构，所述第二控制结构包括多个横跨所述鳍部的第二栅极，所述第二栅极覆盖所述鳍部的部分侧壁和顶部表面。
16.如权利要求15所述的形成方法，其特征在于，形成所述第二控制结构的步骤包括：在形成所述第一控制结构的同时，形成所述第二控制结构。
17.如权利要求15所述的形成方法，其特征在于，在形成所述第一掺杂区之后，所述形成方法还包括：形成位于所述第二控制结构远离所述第一掺杂区一侧鳍部内的第三掺杂区，所述第三掺杂区具有第二类型离子。
18.如权利要求17所述的形成方法，其特征在于，形成所述第三掺杂区的步骤包括：在形成所述第二掺杂区的同时，形成所述第三掺杂区。
19.如权利要求17所述的形成方法，其特征在于，形成所述第三掺杂区的步骤包括：通过选择性外延生长的方式形成所述第三掺杂区。
20.如权利要求11所述的形成方法，其特征在于，在形成所述第一掺杂区和所述第二掺杂区之后，所述形成方法还包括：
形成横跨所述鳍部的第一导电结构，所述第一导电结构覆盖所述鳍部第一掺杂区部分侧壁和顶部表面，用于输入第一电压信号；
形成横跨所述鳍部的第二导电结构，所述第二导电结构覆盖所述鳍部第二掺杂区的部分侧壁和顶部表面，用于输入第二电压信号，所述第二电压信号和所述第一电压信号不相等。
CN201610315907.6A 2016-05-12 2016-05-12 栅控二极管及其形成方法 Active CN107369710B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610315907.6A CN107369710B (zh) 2016-05-12 2016-05-12 栅控二极管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610315907.6A CN107369710B (zh) 2016-05-12 2016-05-12 栅控二极管及其形成方法

Publications (2)

Publication Number Publication Date
CN107369710A CN107369710A (zh) 2017-11-21
CN107369710B true CN107369710B (zh) 2020-06-09

Family

ID=60304446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610315907.6A Active CN107369710B (zh) 2016-05-12 2016-05-12 栅控二极管及其形成方法

Country Status (1)

Country Link
CN (1) CN107369710B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875255B (zh) * 2018-08-29 2022-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695245A (zh) * 2002-12-03 2005-11-09 国际商业机器公司 横向lubistor结构和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106233467B (zh) * 2014-05-27 2019-05-10 联发科技股份有限公司 半导体器件及鳍状电子器件
US9653448B2 (en) * 2014-07-17 2017-05-16 Apple Inc. Electrostatic discharge (ESD) diode in FinFET technology

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695245A (zh) * 2002-12-03 2005-11-09 国际商业机器公司 横向lubistor结构和方法

Also Published As

Publication number Publication date
CN107369710A (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
US10964819B2 (en) Fin field effect transistor (FinFET) device and method for forming the same
US8633076B2 (en) Method for adjusting fin width in integrated circuitry
US9041127B2 (en) FinFET device technology with LDMOS structures for high voltage operations
US10186507B2 (en) Electrostatic discharge protection structure and fabricating method thereof
US11575050B2 (en) Semiconductor structure having both gate-all-around devices and planar devices
US11830775B2 (en) Methods of manufacturing semiconductor devices by etching active fins using etching masks
US8900954B2 (en) Blanket short channel roll-up implant with non-angled long channel compensating implant through patterned opening
KR102030228B1 (ko) 성능 강화를 위한 더미 ｍｏｌ 제거
US10177005B2 (en) Critical dimension control for double patterning process
KR102556811B1 (ko) 반도체 장치
CN107369710B (zh) 栅控二极管及其形成方法
US9373705B1 (en) Manufacturing method of a fin-shaped field effect transistor and a device thereof
CN113903810A (zh) 半导体结构及其形成方法
US10553707B1 (en) FinFETs having gates parallel to fins
CN113809145A (zh) 窄台面绝缘栅双极型晶体管器件及形成方法
US9472550B2 (en) Adjusted fin width in integrated circuitry
US8957479B2 (en) Formation of multi-height MUGFET
CN108321153B (zh) 静电放电保护结构及其形成方法
CN110752153B (zh) 半导体结构及其形成方法
CN107492569B (zh) 栅控二极管及其形成方法
US20240014319A1 (en) Semiconductor structure and transistor structure
US20200020687A1 (en) Using source/drain contact cap during gate cut
CN114551351A (zh) 半导体结构的形成方法
CN112397389A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant