CN108110039B - 超结器件及其制造方法 - Google Patents

超结器件及其制造方法 Download PDF

Info

Publication number
CN108110039B
CN108110039B CN201611055539.2A CN201611055539A CN108110039B CN 108110039 B CN108110039 B CN 108110039B CN 201611055539 A CN201611055539 A CN 201611055539A CN 108110039 B CN108110039 B CN 108110039B
Authority
CN
China
Prior art keywords
section
epitaxial layer
type epitaxial
type
longitudinal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611055539.2A
Other languages
English (en)
Other versions
CN108110039A (zh
Inventor
肖胜安
曾大杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shangyangtong Technology Co ltd
Original Assignee
Shenzhen Sanrise Tech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sanrise Tech Co ltd filed Critical Shenzhen Sanrise Tech Co ltd
Priority to CN201611055539.2A priority Critical patent/CN108110039B/zh
Publication of CN108110039A publication Critical patent/CN108110039A/zh
Application granted granted Critical
Publication of CN108110039B publication Critical patent/CN108110039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种超结器件，各超结单元的所述N型柱和所述P型柱中的至少一个柱结构具有掺杂浓度的纵向三分段结构，纵向三分段结构为在纵向上包括底部段、中间段和顶部段，中间段的掺杂浓度低于底部段的掺杂浓度，中间段的掺杂浓度低于顶部段的掺杂浓度；具有纵向三分段结构的柱结构在耗尽后，中间段和底部段以及顶部段的杂质离子形成位于中间段中电场阱，电场阱提高残余少子被抽取的难度，从而增加器件的反向恢复的软度因子。本发明还公开了一种超结器件的制造方法。本发明能改善器件的体二极管的反向恢复特性和器件的输出电容特性，能提高器件的击穿电压，能调整器件的输出电容的特性。

Description

超结器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超结(super junction)器件；本发明还涉及一种超结器件的制造方法。
背景技术
超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。
如图1所示，是现有超结器件的示意图，该示意图为截面示意图；以超结器件为平面栅超结N型MOSFET器件为例，超结器件包括：
在N型重掺杂的半导体衬底1上形成有N型外延层30，在N型外延层30中形成有N型柱3和P型柱4，N型柱3和P型柱4交替排列形成超结结构，在超结结构的底部的N型外延层30组成N型缓冲层30，该N型缓冲层30的杂质浓度或者与N型柱3得杂质浓度一样，或者高于或低于N型柱3的杂质浓度，在N型缓冲层30之下，是杂质浓度很高(高于1e19原子数/立方厘米)的半导体衬底1。
由一个N型柱3和一个P型柱4组成一个超结单元，在每个超结单元中都形成有一个超结器件的原胞结构。
在P型柱4的顶部形成有P型阱7，由P型阱7组成P型背栅。在P型阱7中形成有N+区组成的源区8和由P+区组成的P阱引出区9，在P型阱7的表面形成有栅介质层如栅氧化层5和多晶硅栅6。
层间膜10，接触孔11，正面金属层12，正面金属层12图形化后分别引出源极和栅极。漏区由减薄后的重掺杂的半导体衬底1直接组成或进一步掺杂组成，在半导体衬底1的背面形成有背面金属层13，背面金属层13引出漏极。
图1中界面C1C2为减薄后的半导体衬底1的底部表面，界面B1B2为半导体衬底1的顶部表面，界面A1A2为超结结构的底部界面，界面M1M2为N型外延层30的顶部表面。界面C1C2和界面B1B2之间的厚度为T00，界面C1C2和界面M1M2之间的厚度为T10，界面A1A2和界面M1M2之间的厚度为T20，界面A1A2和界面B1B2之间的厚度为T30。
由图1所示可知，每个N型柱3的上方有一个多晶硅栅6，该多晶硅栅6可以部分覆盖周边的P型柱4，也可以不覆盖，每个P型柱4的上方有一个P型阱7，在P型阱7里有一个N+源区8，有一个接触孔11，源极金属通过接触孔11与源区8相连，源区8金属通过经过一个高浓度的P阱引出区9与P型阱7相连。
器件的P型柱4的上部通过接触孔11连接到源区8电极，N型柱3通过N+衬底即半导体衬底11连接到漏极13。
所述P型柱4和N型柱3的形成方式有两种，一种是沟槽填充；一种是多次外延，光刻和离子注入。在沟槽填充型器件中，在理想的情况下，P型柱4是垂直于硅片表面的，P型柱4和N型柱3能实现很好的电荷平衡，得到更高的击穿电压和更低的比导通电阻。
但实际制作过程中，为了改善沟槽填充外延的缺陷，或者缩短沟槽外延填充的时间，会将沟槽刻蚀成为一定的倾斜角，这样器件就不能实现理想的电荷平衡，击穿电压会下降，如图6中曲线104对应于现有沟槽具有倾斜角的沟槽填充形成的超结单元的电场分布曲线，可以看到P-N型柱3区域即超结单元的电场强度分布不是均匀的，而是在上半部分上升，后半部分下降。在现有技术中，为了获得好的耐电流冲击能力(EAS，energy of avalanchefor single pulse)，会在沟槽顶部填入更浓的P型杂质，这样器件的击穿电压也会有一定程度的下降。这样使得沟槽填充的击穿电压进一步下降，相对于多次外延技术在该方面的优势减小。
另一方面，电荷平衡在多次外延的技术中，由于每次离子注入的剂量和宽度可以不同，易于形成阶梯的浓度和宽度的分布，使得易于调整器件的体二极管的反向恢复特性和器件的输出电容非线性度，其中体二极管为各所述P型阱7即P型背栅以及P型柱4和各所述N型柱3也即漂移区之间形成的PN二极管，输出电容一般用Coss表示，Coss＝Cgd+Cds，Cgd为器件的栅漏电容，Cds为器件的栅源电容。但在沟槽填充型器件中，在器件体二极管反向恢复得过程中，由于P型柱4和N型柱3在较低的Vds的情况下，发生了完全的耗尽，因此在恢复过程中的没有剩余的载流子可以提供，使得反向恢复的di/dt很大，易于造成电压的振荡，器件也易于损害。同时器件的输出电容的非线性也难于调整。
发明内容
本发明所要解决的技术问题是提供一种超结器件，能改善器件的体二极管的反向恢复特性和器件的输出电容特性，能提高器件的击穿电压。为此，本发明还提供一种超结器件的制造方法。
为解决上述技术问题，本发明提供的超结器件的电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元。
各所述超结单元的所述N型柱和所述P型柱中的至少一个柱结构具有掺杂浓度的纵向三分段结构，所述纵向三分段结构为在纵向上包括底部段、中间段和顶部段，所述中间段的掺杂浓度低于所述底部段的掺杂浓度，所述中间段的掺杂浓度低于所述顶部段的掺杂浓度；具有所述纵向三分段结构的所述柱结构在耗尽后，所述中间段和所述底部段以及所述顶部段的杂质离子形成位于所述中间段中电场阱，所述电场阱提高残余少子被抽取的难度，从而增加器件的反向恢复的软度因子。
进一步的改进是，各所述P型柱采用填充于沟槽中的P型外延层组成，各所述N型柱由位于各所述沟槽之间的N型外延层组成。
进一步的改进是，各所述沟槽的顶部宽度大于底部宽度且各所述沟槽的侧面呈倾斜结构。
进一步的改进是，各所述超结单元的所述P型柱中具有所述纵向三分段结构，且各所述超结单元的所述P型柱中至少部分具有横向三分段结构。
所述横向三分段结构为在横向上包括外侧段、中间段和内侧段，所述横向三分段结构的中间段由所述纵向三分段结构的中间段延伸形成，所述横向三分段结构的外侧段由所述纵向三分段结构的底部段延伸形成，所述横向三分段结构的内侧段由所述纵向三分段结构的顶部段延伸形成；所述横向三分段结构用于增强所述柱结构耗尽后在所述中间段中形成的所述电场阱。
进一步的改进是，各所述超结单元的所述P型柱的所述P型外延层采用第一层P型外延层、第二层P型外延层和第三层P型外延层叠加形成，所述第一层P型外延层在所述沟槽的底部和侧面生长形成并将所述沟槽的底部完全填充，所述第二层P型外延层在所述第一层P型外延层所围区域内的底部和侧面生长形成，所述第三层P型外延层在所述第二层P型外延层所围区域内的底部和侧面生长形成，所述第一层P型外延层、所述第二层P型外延层和所述第三层P型外延层将所述沟槽完全填充，所述第二层P型外延层的掺杂浓度小于所述第一层P型外延层的掺杂浓度，所述第二层P型外延层的掺杂浓度小于所述第三层P型外延层的掺杂浓度。
由所述第一层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的底部段和所述横向三分段结构的外侧段；由所述第二层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的中间段和所述横向三分段结构的中间段；由所述第三层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的顶部段和所述横向三分段结构的内侧段。
进一步的改进是，各所述超结单元的所述N型柱中具有单一掺杂结构；或者，各所述超结单元的所述N型柱中具有所述纵向三分段结构。
进一步的改进是，各所述超结单元的所述N型柱中具有所述纵向三分段结构。
进一步的改进是，具有所述纵向三分段结构的所述N型柱所对应的所述N型外延层由第一层N型外延层、第二层N型外延层和第三层N型外延层叠加形成，所述第二层N型外延层的掺杂浓度小于所述第三层N型外延层的掺杂浓度。
进一步的改进是，各所述超结单元的所述P型柱中具有所述纵向三分段结构；或者，各所述超结单元的所述P型柱中具有单一掺杂结构；或者，各所述超结单元的所述P型柱中具有纵向二分段结构，顶部段的掺杂浓度小于底部段的掺杂浓度。
进一步的改进是，具有所述纵向三分段结构的所述P型柱中至少部分具有横向三分段结构。
所述横向三分段结构为在横向上包括外侧段、中间段和内侧段，所述横向三分段结构的中间段由所述纵向三分段结构的中间段延伸形成，所述横向三分段结构的外侧段由所述纵向三分段结构的底部段延伸形成，所述横向三分段结构的内侧段由所述纵向三分段结构的顶部段延伸形成；所述横向三分段结构用于增强所述柱结构耗尽后在所述中间段中形成的所述电场阱。
进一步的改进是，具有所述纵向三分段结构的所述P型柱的所述P型外延层采用第一层P型外延层、第二层P型外延层和第三层P型外延层叠加形成，所述第一层P型外延层在所述沟槽的底部和侧面生长形成并将所述沟槽的底部完全填充，所述第二层P型外延层在所述第一层P型外延层所围区域内的底部和侧面生长形成，所述第三层P型外延层在所述第二层P型外延层所围区域内的底部和侧面生长形成，所述第一层P型外延层、所述第二层P型外延层和所述第三层P型外延层将所述沟槽完全填充，所述第二层P型外延层的掺杂浓度小于所述第一层P型外延层的掺杂浓度，所述第二层P型外延层的掺杂浓度小于所述第三层P型外延层的掺杂浓度。
由所述第一层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的底部段和所述横向三分段结构的外侧段；由所述第二层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的中间段和所述横向三分段结构的中间段；由所述第三层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的顶部段和所述横向三分段结构的内侧段。
进一步的改进是，还包括：P型背栅；栅介质层和多晶硅栅；源区、层间膜、接触孔和正面金属层，由所述正面金属层图形化形成的源极和栅极；形成于所述超结结构的背面的漏区，形成于所述漏区背面的背面金属层，由所述背面金属层引出漏极。
为解决上述技术问题，本发明提供的超结器件的制造方法中，超结器件的电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元；所述超结单元的形成步骤包括：
步骤一、提供N型外延层，采用光刻刻蚀工艺在所述N型外延层中形成沟槽；各所述沟槽的顶部宽度大于底部宽度且各所述沟槽的侧面呈倾斜结构。
步骤二、采用外延工艺在所述沟槽中填充P型外延层形成P型柱；由位于各所述沟槽之间的N型外延层组成各所述N型柱。
各所述超结单元的所述N型柱和所述P型柱中的至少一个柱结构具有掺杂浓度的纵向三分段结构，所述纵向三分段结构为在纵向上包括底部段、中间段和顶部段，所述中间段的掺杂浓度低于所述底部段的掺杂浓度，所述中间段的掺杂浓度低于所述顶部段的掺杂浓度；具有所述纵向三分段结构的所述柱结构在耗尽后，所述中间段和所述底部段以及所述顶部段的杂质离子形成位于所述中间段中电场阱，所述电场阱提高残余少子被抽取的难度，从而增加器件的反向恢复的软度因子。
进一步的改进是，当采用具有所述纵向三分段结构的所述N型柱时，在步骤一中所提供的所述N型外延层由第一层N型外延层、第二层N型外延层和第三层N型外延层叠加形成，所述第二层N型外延层的掺杂浓度小于所述第三层N型外延层的掺杂浓度。
进一步的改进是，当采用具有所述纵向三分段结构的所述P型柱时，步骤二中采用三次掺杂浓度不同的外延工艺形成所述P型外延层，三次外延工艺分别形成第一层P型外延层、第二层P型外延层和第三层P型外延层，所述第一层P型外延层在所述沟槽的底部和侧面生长形成并将所述沟槽的底部完全填充，所述第二层P型外延层在所述第一层P型外延层所围区域内的底部和侧面生长形成，所述第三层P型外延层在所述第二层P型外延层所围区域内的底部和侧面生长形成，所述第一层P型外延层、所述第二层P型外延层和所述第三层P型外延层将所述沟槽完全填充，所述第二层P型外延层的掺杂浓度小于所述第一层P型外延层的掺杂浓度，所述第二层P型外延层的掺杂浓度小于所述第三层P型外延层的掺杂浓度。
具有所述纵向三分段结构的所述P型柱中至少部分具有横向三分段结构；所述横向三分段结构为在横向上包括外侧段、中间段和内侧段，所述横向三分段结构的中间段由所述纵向三分段结构的中间段延伸形成，所述横向三分段结构的外侧段由所述纵向三分段结构的底部段延伸形成，所述横向三分段结构的内侧段由所述纵向三分段结构的顶部段延伸形成；所述横向三分段结构用于增强所述柱结构耗尽后在所述中间段中形成的所述电场阱。
由所述第一层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的底部段和所述横向三分段结构的外侧段；由所述第二层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的中间段和所述横向三分段结构的中间段；由所述第三层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的顶部段和所述横向三分段结构的内侧段。
进一步的改进是，步骤二之后还包括如下步骤：
步骤三、采用光刻加离子注入工艺形成P型背栅。
步骤四、形成栅介质层和多晶硅栅。
步骤五、形成源区、层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极。
步骤六、在所述超结结构的背面形成漏区，形成背面金属层。
本发明通过将超结单元的N型柱和P型柱中的至少一个柱结构即P型柱或N型柱设置成具有掺杂浓度的纵向三分段结构，且纵向三分段结构能在对应的柱结构耗尽时形成提高残余少子被抽取的难度的电场阱，从而增加器件的反向恢复的软度因子，即能改善器件的体二极管的反向恢复特性，从而也能改善器件的输出电容特性。
同时，本发明的P型柱能够采用沟槽填充的方法实现，这种沟槽填充的方法，在能形成纵向三分段结构的同时，还能够更好的使超结单元的P型柱和N型柱的电荷相平衡，减少P型柱和N型柱之间的杂质分布偏差，从而能提高器件的击穿电压。同时，本发明还很容易实现超结单元顶部P多N少即P型杂质多余N型杂质、底部P少N多即P型杂质少于N型杂质的分布结构，能够保证器件具有良好的抗电流冲击能力。
本发明还能调整器件的输出电容的特性，即改善输出电容随Vds变化的非线性，改善器件在使用过程中的EMI特性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超结器件的示意图；
图2是本发明实施例超结器件中具有纵向三分段结构的P型柱的耗尽结构图；
图3是本发明实施例超结器件中具有纵向三分段结构的N型柱的耗尽结构图；
图4是本发明第一较佳实施例超结器件的超结单元的示意图；
图5是本发明第一和第二较佳实施例超结器件以及现有器件的超结单元的P型柱和N型柱的掺杂浓度差分布曲线；
图6是本发明第一和第二较佳实施例超结器件以及现有器件的超结单元的电场分布曲线；
图7是本发明第一和第二较佳实施例超结器件以及现有器件的关断电流随时间变化曲线。
具体实施方式
本发明实施例超结器件的整体结构也请参考图1所示，其中具有纵向三分段结构的P型柱4的耗尽结构请参考图2所示，具有纵向三分段结构的N型柱3的耗尽结构请参考图3所示，本发明实施例超结器件的电荷流动区包括由多个交替排列的N型柱3和P型柱4组成的超结结构；每一所述N型柱3和其邻近的所述P型柱4组成一个超结单元。
各所述超结单元的所述N型柱3和所述P型柱4中的至少一个柱结构具有掺杂浓度的纵向三分段结构，也即本发明实施例中，可以分成如下三种情形：第一种为：仅是所述N型柱3具有掺杂浓度的纵向三分段结构；第二种为：仅是所述P型柱4具有掺杂浓度的纵向三分段结构；第三种为：所述N型柱3和所述P型柱4都具有掺杂浓度的纵向三分段结构。
所述纵向三分段结构为在纵向上包括底部段、中间段和顶部段，所述中间段的掺杂浓度低于所述底部段的掺杂浓度，所述中间段的掺杂浓度低于所述顶部段的掺杂浓度；具有所述纵向三分段结构的所述柱结构在耗尽后，所述中间段和所述底部段以及所述顶部段的杂质离子形成位于所述中间段中电场阱，所述电场阱提高残余少子被抽取的难度，从而增加器件的反向恢复的软度因子。
现根据N型柱3和P型柱分别说明所述纵向三分段结构如下：
如图2所示，是本发明实施例超结器件中具有纵向三分段结构的P型柱的耗尽结构图；P型柱4在纵向上分成了三段，分别为：底部段4a、中间段4b和顶部段4c。界面E1E1是底部段4a和中间段4b之间的界面，界面D1D1是顶部段4c和中间段4b之间的界面。P型柱4耗尽后将会形成有负离子组成的耗尽区，也即P型柱4中的空穴被耗尽掉了，而由于中间端4b中的掺杂浓度最小，故在该区域的耗尽形成的负离子浓度也最少，最后会形成内部电场E，内部电场E的方向都是从中间段4b指向底部段4a或顶部段4c；这种内部电场E正好有利于P型柱的少子即电子的存在，即形成了一个有利于电子存在的电场阱，这种电场阱的存在能够在反向恢复过程中增加电子被抽取的难度，也即使电子被抽取的速度变慢，从而会提高器件的反向恢复的软度因子。
如图3所示，是本发明实施例超结器件中具有纵向三分段结构的N型柱的耗尽结构图；N型柱3在纵向上分成了三段，分别为：底部段3a、中间段3b和顶部段3c。界面G1G1是底部段3a和中间段3b之间的界面，界面F1GD1是顶部段3c和中间段3b之间的界面。N型柱3耗尽后将会形成有正离子组成的耗尽区，也即N型柱3中的电子被耗尽掉了，而由于中间端3b中的掺杂浓度最小，故在该区域的耗尽形成的正离子浓度也最少，最后会形成内部电场E，内部电场E的方向都是从底部段3a或顶部段3c指向中间段3b；这种内部电场E正好有利于N型柱的少子即空穴的存在，即形成了一个有利于空穴存在的电场阱，这种电场阱的存在能够在反向恢复过程中增加空穴被抽取的难度，也即使空穴被抽取的速度变慢，从而会提高器件的反向恢复的软度因子。
如图1所示，本发明实施例还包括：在P型柱4的顶部形成有P型阱7，由P型阱7组成P型背栅。在P型阱7中形成有N+区组成的源区8和由P+区组成的P阱引出区9，在P型阱7的表面形成有栅介质层如栅氧化层5和多晶硅栅6。
层间膜10，接触孔11，正面金属层12，正面金属层12图形化后分别引出源极和栅极。漏区由减薄后的重掺杂的半导体衬底1直接组成或进一步掺杂组成，在半导体衬底1的背面形成有背面金属层13，背面金属层13引出漏极。
在N型重掺杂的半导体衬底1上形成有N型外延层30，所述N型柱3和所述P型柱4形成于所述N型外延层30上。
为了更清楚的说明本发明实施例，下面以击穿电压为600V的N型超结MOSFET器件为例并结合具体参数对本发明实施例超结器件做进一步的说明：
所述半导体衬底1为硅衬底，硅衬底1为高浓度基板，电阻率0.001欧姆·厘米～0.003欧姆·厘米，硅衬底1减薄后的厚度T00为60微米～160微米。N型外延层的电阻率为1欧姆·厘米～2欧姆·厘米，较佳为，N型外延层的电阻率为1.6欧姆·厘米，整个N型外延层即包括了超结结构和所述N型缓冲层30的整个N型外延层的厚度为50微米；N型缓冲层30和N型柱3都是直接由N型外延层组成，故N型缓冲层30和N型柱3的电阻率都和N型外延层的相同，N型缓冲层30的厚度T30为5微米～20微米；N型柱3和P型柱4的厚度即T20为35微米～45微米。
本发明第一较佳实施例：
如图4所示，是本发明第一较佳实施例超结器件的超结单元的示意图；本发明第一较佳实施例超结器件是在本发明实施例的基础上做进一步的改进实现的，具体为，本发明第一较佳实施例中还包括如下特征：各所述P型柱4采用填充于沟槽中的P型外延层组成，各所述N型柱3由位于各所述沟槽之间的N型外延层3组成，即组成N型柱3的N型外延层和N型缓冲层30是一体式结构，位于N型柱3和底部的N型缓冲层30一起形成N型外延层。
下面还是以击穿电压为600V的N型超结MOSFET器件并结合具体参数来对本发明第一较佳实施例的结构做详细说明如下：
沟槽形成于N型外延层中，沟槽是通过对所述N型外延层30进行光刻刻蚀形成的。各所述沟槽的顶部宽度大于底部宽度且各所述沟槽的侧面呈倾斜结构，这样有利于所述沟槽的刻蚀以及在沟槽中填充外延层。
N型外延层的厚度为50微米。PN柱即超结单元的步进为11微米，沟槽的顶部宽度为5微米，深度40微米，底部宽度为2.8微米。
各所述超结单元的所述P型柱4中具有所述纵向三分段结构，且具有所述纵向三分段结构的所述P型柱4中至少部分具有横向三分段结构；所述横向三分段结构为在横向上包括外侧段、中间段和内侧段，所述横向三分段结构的中间段由所述纵向三分段结构的中间段4b延伸形成，所述横向三分段结构的外侧段由所述纵向三分段结构的底部段4a延伸形成，所述横向三分段结构的内侧段由所述纵向三分段结构的顶部段4c延伸形成；所述横向三分段结构用于增强所述柱结构耗尽后在所述中间段中形成的所述电场阱，从而能进一步提高残余少子被抽取的难度，并进一步增加器件的反向恢复的软度因子。
具有所述纵向三分段结构的所述P型柱4通过对所述沟槽进行三次外延填充实现，三次外延填充形成的外延层依次为第一层P型外延层41、第二层P型外延层42和第三层P型外延层43；第一层P型外延层41、第二层P型外延层42和第三层P型外延层43叠加形成各所述超结单元的所述P型柱4的所述P型外延层。所述第一层P型外延层41在所述沟槽的底部和侧面生长形成并将所述沟槽的底部完全填充，具体为所述第一层P型外延层41将图4中深度为a1的所述沟槽的底部区域全部填充；所述第二层P型外延层42在所述第一层P型外延层41所围区域内的底部和侧面生长形成，具体为所述第二层P型外延层42将图4的中间区域深度a2所对应的所述沟槽的中间区域全部填充；所述第三层P型外延层43在所述第二层P型外延层42所围区域内的底部和侧面生长形成，所述第一层P型外延层41、所述第二层P型外延层42和所述第三层P型外延层43将所述沟槽完全填充，具体为所述第三层P型外延层43将图4的顶部区域深度a3所对应的所述沟槽的顶部区域全部填充；所述第二层P型外延层42的掺杂浓度小于所述第一层P型外延层41的掺杂浓度，所述第二层P型外延层42的掺杂浓度小于所述第三层P型外延层43的掺杂浓度。为了便于后续的详细说明，本发明第一较佳实施例中，取如下参数：a1＝12微米，a2＝12微米，a3＝16微米。
由上可知，所述第一层P型外延层41、所述第二层P型外延层42和所述第三层P型外延层43的掺杂浓度的不同使得所述P型柱4能形成具有电场阱结构的所述纵向三分段结构，具体为：由所述第一层P型外延层41组成各所述超结单元的所述P型柱4的所述纵向三分段结构的底部段4a和所述横向三分段结构的外侧段；由所述第二层P型外延层42组成各所述超结单元的所述P型柱4的所述纵向三分段结构的中间段4b和所述横向三分段结构的中间段；由所述第三层P型外延层43组成各所述超结单元的所述P型柱4的所述纵向三分段结构的顶部段4c和所述横向三分段结构的内侧段。
下面将结合具体参数说明本发明第一较佳实施例：
如图4所示，超结单元为一个P型柱4和N型柱3交替排列的最小周期，图4中选取线H1H1和线I1I1之间的区域作为一个超结单元。在器件的纵向方向上，将P-N柱即超结单元的部分分为五段，共采用了6条线，分别为：L0，L1，L2，L3、L4和L5；L0为沟槽的底部线，L5为沟槽的顶部线，L1为沟槽底部深度a1即12微米对应位置处的线，L3为沟槽的a1+a2即24微米深度位置处的线，L2线为L1和L3的中位线，L4是L3和L5的中位线。下面将以表格的形式表示L0，L1，L2，L3、L4和L5位置处的掺杂量，掺杂量用掺杂浓度乘以对应的宽度表示，而其他二维方向的尺寸即和超结单元宽度方向垂直的长度方向的尺寸一致，可以不考虑。
图4中，c0和d0分别表示L0位置处的P型柱4和N型柱3的宽度；c1和d1分别表示L1位置处的P型柱4和N型柱3的宽度；d12分别表示L2位置处的N型柱3的宽度，f1和f2分别表示L2位置处的沟槽一个侧面上的所述第一层P型外延层41和所述第二层P型外延层42的宽度；d2分别表示L3位置处的N型柱3的宽度，e1和e2分别表示L3位置处的沟槽一个侧面上的所述第一层P型外延层41和所述第二层P型外延层42的宽度，c1表示表示L3位置处整个P型柱4的宽度；d23分别表示L4位置处的N型柱3的宽度，g1、g2和g3分别表示L4位置处的沟槽一个侧面上的所述第一层P型外延层41、所述第二层P型外延层42和所述第三层P型外延层43的宽度；d3分别表示L5位置处的N型柱3的宽度，b1、b2和b3分别表示L5位置处的沟槽一个侧面上的所述第一层P型外延层41、所述第二层P型外延层42和所述第三层P型外延层43的宽度。
上述在不同线上的不同位置的尺寸如下表一所示，其中尺寸单位为微米：
表一
C0 d0 c1 d1 f1 f2 d12 e1 e2 d2
2.8 8.2 3.46 7.54 1.615 0.28 7.21 1.5 0.56 6.88
g1 g2 g3 d23 b1 b2 b3 d3
1.35 0.53 0.4 6.44 1.2 0.5 0.8 6
为了便于比较，对N型外延层即N型柱3的掺杂浓度也做了分层表示，线L1以下的N型外延层的掺杂浓度为N1，L1-L3之间的N型外延层的掺杂浓度为N2，L3-L5之间的N型外延层的掺杂浓度为N3；所述第一层P型外延层41的掺杂浓度为P1，所述第二层P型外延层42的掺杂浓度为P2，所述第三层P型外延层43的掺杂浓度为P3。
在分析本发明第一实施例之前，先分析一下现有结构的掺杂分布：现有技术中，N型外延层的浓度是单一的，浓度为3E15atoms/cm3，保持P型和N型杂质总体平衡的P型杂质浓度为5.46E15atoms/cm3，这样杂质的分布如下表二所示，表二中的单位为atoms/cm3×μm：
表二
现有技术 P N 2(P-N)/(P+N)
L0 15.288 24.6 -46.7％
L1 18.8916 22.62 -18.0％
L2 20.6934 21.63 -4.4％
L3 22.4952 20.64 8.6％
L4 24.8976 19.32 25.2％
L5 27.3 18 41.1％
本发明第一较佳实施例的杂质分布表格如下面表三所示，表三中杂质分布的单位为atoms/cm3×μm，而掺杂浓度的单位为atoms/cm3：
表三
P1 P2 P3 N1 N2 N3 N12 N23
6.54 0.1 3 3 3 3 3 3
P N 2(P-N)/(P+N)
L0 18.312 24.6 -29.3％
L1 22.6284 22.62 0.0％
L2 21.1802 21.63 -2.1％
L3 19.732 20.64 -4.5％
L4 20.164 19.32 4.3％
L5 20.596 18 13.5％
表三中，N12和N23表示对N型外延层的掺杂浓度做了进一步的细分，N12为L2位置处的掺杂浓度，N23为L4位置处的掺杂浓度。相对于现有技术，本发明第一较佳实施例在保证了顶部P多于N，底部N多于P，以保证器件良好的抗电流冲击能力之外，P-N的偏差明显小于现有技术的数据，如表二和表三中的2(P-N)/(P+N)所对应的数据所示，同时在图5中也显示了杂质浓度差的分布曲线，曲线101对应于现有结构，曲线102对应于本发明第一较佳实施例结构，通过表二和表三的2(P-N)/(P+N)以及图5的曲线101和曲线102可知，本发明第一较佳实施例的P-N的偏差明显小于现有技术，故能够提高器件的击穿电压。对于器件的击穿电压的提高，也能从图6的电场分布曲线得到，图6中，曲线104对应于现有器件的电场分布曲线，曲线105对应于本发明第一较佳实施例的电场分布曲线，可以看出，现有结构的电场强度存在先升后降的曲线分布，而曲线105的电场强度的分布更加均匀，故电场强度曲线所围的面积更大，击穿电压更高，图6中Ec表示临界电场。
由上可知，本发明第一较佳实施例器件的P2的浓度明显低于P1和P3，故能够实现所述P型柱4的所述纵向三分段结构，从而器件的反向恢复特性得到改善；而本发明第一较佳实施例的三次外延填充沟槽的结构还能同时改善超结结构的杂质分布，使得P-N的杂质差异减小，电荷平衡更佳，所以还能同时提高器件的击穿电压。各所述超结单元的所述N型柱3中具有单一掺杂结构。
反向恢复特性可以参考图7所示，图7中的曲线107是现有器件的关断电流随时间变化曲线，曲线108是本发明第一较佳实施例超结器件的关断电流随时间变化曲线，可以看出曲线108恢复时间更长，软度因子更大。
本发明第二较佳实施例：
和本发明第一较佳实施例的区别之处为，本发明第二较佳实施例中采用如下面表四所示的参数，表四中杂质分布的单位为atoms/cm3×μm，而掺杂浓度的单位为atoms/cm3：
表四
P1 P2 P3 N1 N2 N3 N12 N23
6 4.5 4 4 3 4 3.5 3.5
P N 2(P-N)/(P+N)
L0 16.8 32.8 -64.5％
L1 20.76 26.39 -23.9％
L2 21.9 21.63 1.2％
L3 23.04 24.08 -4.4％
L4 24.17 25.76 -6.4％
L5 25.3 24 5.3％
可以看出，本发明第二较佳实施例中，P型柱没有再设置为能够得到电场阱的所述纵向三分段结构；而是通过对N型外延层的掺杂浓度的设置来在所述N型柱3中形成具有电场阱的所述纵向三分段结构，这样本发明第二较佳实施例何种通过N型柱3的所述纵向三分段结构设置来改善器件的反向恢复特性。如果将具有所述纵向三分段结构的所述N型柱3所对应的所述N型外延层进行分层的话，则可以将所述N型外延层分成由第一层N型外延层、第二层N型外延层和第三层N型外延层叠加形成，所述第二层N型外延层的掺杂浓度小于所述第三层N型外延层的掺杂浓度。
本发明第二较佳实施例中，虽然没有将P型柱4也设置为具有电场阱的所述纵向三分段结构，但是，所述P型柱4依然采用三次外延工艺得到，这样形成的超结结构依然能够对超结单元的杂质分布进行优化，图5中的曲线103对应于本发明第二较佳实施例结构杂质浓度差的分布曲线，图6中的曲线106对应于本发明第二较佳实施例的电场分布曲线。比较图6中的曲线104和曲线106可知，本发明第二较佳实施例的电场强度所围面积和现有结构相当，本发明第二较佳实施例器件的击穿电压和现有结构基本一致，但是本发明第二较佳实施例的N型柱3的杂质浓度得到了提升，从而能降低器件的比导通电阻，也即本发明第二较佳实施例实现了在器件的击穿电压和现有结构基本一致的情况下降低了器件的比导通电阻。
本发明第三较佳实施例：
和本发明第一较佳实施例的区别之处为，本发明第三较佳实施例中采用如下面表五所示的参数，表五中杂质分布的单位为atoms/cm3×μm，而掺杂浓度的单位为atoms/cm3：
表五
P1 P2 P3 N1 N2 N3 N12 N23
6.54 2 3 3 3 3 3 3
P N 2(P-N)/(P+N)
L0 18.312 24.6 -29.3％
L1 22.6284 22.62 0.0％
L2 22.2442 21.63 2.8％
L3 21.86 20.64 5.7％
L4 22.178 19.32 13.8％
L5 22.496 18 22.2％
可以看出，比较表三和表五可知，本发明第三较佳实施例中仅是在本发明第一较佳实施例的基础上增加了P2的掺杂浓度，适当提高P2的浓度，减小由于浓度变化带来的工艺变化问题，提高器件的一致性。
本发明第四较佳实施例：
和本发明第一较佳实施例的区别之处为，本发明第四较佳实施例中采用如下面表六所示的参数，表六中杂质分布的单位为atoms/cm3×μm，而掺杂浓度的单位为atoms/cm3：
可以看出，比较表三和表四和表六可知，本发明第四较佳实施例中同时对本发明第一较佳实施例和本发明第二较佳实施例所做的进一步的改进，也即本发明第四较佳实施例中，所述P型柱4和所述N型柱3中都设置了具有电场阱的所述纵向三分段结构，从而能进一步的改善器件的体二极管的特性。
表六
P1 P2 P3 N1 N2 N3 N12 N23
7 0.5 4 4 2.5 4 3.25 3.25
P N 2(P-N)/(P+N)
L0 19.6 32.8 -50.4％
L1 24.22 24.505 -1.2％
L2 22.89 18.025 23.8％
L3 21.56 22.36 -3.6％
L4 22.63 25.76 -12.9％
L5 23.7 24 -1.3％
本发明第五较佳实施例：
和本发明第二较佳实施例的区别之处为，本发明第五较佳实施例中采用如下面表七所示的参数，表七中杂质分布的单位为atoms/cm3×μm，而掺杂浓度的单位为atoms/cm3：
表七
P1 P2 P3 N1 N2 N3 N12 N23
6.5 4.5 5 4 3 4 3.5 3.5
P N 2(P-N)/(P+N)
L0 18.2 32.8 -57.3％
L1 22.49 26.39 -16.0％
L2 23.515 21.63 8.4％
L3 24.54 24.08 1.9％
L4 26.32 25.76 2.2％
L5 28.1 24 15.7％
本发明第五较佳实施例是在本发明第二较佳实施例的基础上所做的进一步的改进，能进一步改善器件的体二极管特性，并通过提高顶部P型杂质的浓度，改善器件的电流耐量。
本发明第六较佳实施例：
和本发明第二较佳实施例的区别之处为，本发明第六较佳实施例中采用如下面表八所示的参数，表八中杂质分布的单位为atoms/cm3×μm，而掺杂浓度的单位为atoms/cm3：
表八
P1 P2 P3 N1 N2 N3 N12 N23
6 6 4 4 3 4 3.5 3.5
P N 2(P-N)/(P+N)
L0 16.8 32.8 -64.5％
L1 20.76 26.39 -23.9％
L2 22.74 21.63 5.0％
L3 24.72 24.08 2.6％
L4 25.76 25.76 0.0％
L5 26.8 24 11.0％
本发明第六较佳实施例是在本发明第二较佳实施例的基础上所做的进一步的改进，通过提高顶部P型杂质的浓度，改善器件的电流耐量，并且P1和P2的浓度一致，也就是P型外延可以通过两段的工艺完成。
本发明第七较佳实施例：
和本发明第六较佳实施例的区别之处为，本发明第七较佳实施例中采用如下面表九所示的参数，表九中杂质分布的单位为atoms/cm3×μm，而掺杂浓度的单位为atoms/cm3：
表九
P1 P2 P3 N1 N2 N3 N12 N23
6 6 6 4 3 4 3.5 3.5
P N 2(P-N)/(P+N)
L0 16.8 32.8 -64.5％
L1 20.76 26.39 -23.9％
L2 22.74 21.63 5.0％
L3 24.72 24.08 2.6％
L4 27.36 25.76 6.0％
L5 30 24 22.2％
本发明第七较佳实施例是在本发明第六较佳实施例的基础上所做的进一步的改进，P型沟槽采用一种浓度的外延填充，改善制作工艺的一致性。
本发明上述第一至第七较佳实施例器件还能同时调整器件的输出电容的特性，即改善输出电容随Vds变化的非线性，改善器件在使用过程中的EMI特性。
本发明实施例超结器件的制造方法中超结器件的电荷流动区包括由多个交替排列的N型柱3和P型柱4组成的超结结构；每一所述N型柱3和其邻近的所述P型柱4组成一个超结单元；所述超结单元的形成步骤包括：
步骤一、提供N型外延层，采用光刻刻蚀工艺在所述N型外延层中形成沟槽；各所述沟槽的顶部宽度大于底部宽度且各所述沟槽的侧面呈倾斜结构；
步骤二、采用外延工艺在所述沟槽中填充P型外延层形成P型柱4；由位于各所述沟槽之间的N型外延层组成各所述N型柱3；
各所述超结单元的所述N型柱3和所述P型柱4中的至少一个柱结构具有掺杂浓度的纵向三分段结构，所述纵向三分段结构为在纵向上包括底部段、中间段和顶部段，所述中间段的掺杂浓度低于所述底部段的掺杂浓度，所述中间段的掺杂浓度低于所述顶部段的掺杂浓度；具有所述纵向三分段结构的所述柱结构在耗尽后，所述中间段和所述底部段以及所述顶部段的杂质离子形成位于所述中间段中电场阱，所述电场阱提高残余少子被抽取的难度，从而增加器件的反向恢复的软度因子。
当采用具有所述纵向三分段结构的所述N型柱3时，在步骤一中所提供的所述N型外延层由第一层N型外延层、第二层N型外延层和第三层N型外延层叠加形成，所述第二层N型外延层的掺杂浓度小于所述第三层N型外延层的掺杂浓度。
当采用具有所述纵向三分段结构的所述P型柱4时，步骤二中采用三次掺杂浓度不同的外延工艺形成所述P型外延层，三次外延工艺分别形成第一层P型外延层41、第二层P型外延层42和第三层P型外延层43，所述第一层P型外延层41在所述沟槽的底部和侧面生长形成并将所述沟槽的底部完全填充，所述第二层P型外延层42在所述第一层P型外延层41所围区域内的底部和侧面生长形成，所述第三层P型外延层43在所述第二层P型外延层42所围区域内的底部和侧面生长形成，所述第一层P型外延层41、所述第二层P型外延层42和所述第三层P型外延层43将所述沟槽完全填充，所述第二层P型外延层42的掺杂浓度小于所述第一层P型外延层41的掺杂浓度，所述第二层P型外延层42的掺杂浓度小于所述第三层P型外延层43的掺杂浓度。
步骤二之后还包括如下步骤：
步骤三、采用光刻加离子注入工艺形成P型背栅即P型阱7。
步骤四、形成栅介质层如栅氧化层5和多晶硅栅6。
步骤五、形成源区8、层间膜10、接触孔11和正面金属层12，对所述正面金属层12进行图形化形成源极和栅极。在所述接触孔11的开口形成后金属填充前还包括进行P+注入形成由P+区组成的P阱引出区9的步骤。
步骤六、在所述超结结构的背面形成漏区，漏区由减薄后的重掺杂的半导体衬底1直接组成或进一步掺杂组成，在半导体衬底1的背面形成背面金属层13，背面金属层13引出漏极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种超结器件，其特征在于：
电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元；
各所述超结单元的所述N型柱和所述P型柱中的至少一个柱结构具有掺杂浓度的纵向三分段结构，所述纵向三分段结构为在纵向上包括底部段、中间段和顶部段，所述中间段的掺杂浓度低于所述底部段的掺杂浓度，所述中间段的掺杂浓度低于所述顶部段的掺杂浓度；具有所述纵向三分段结构的所述柱结构在耗尽后，所述中间段和所述底部段以及所述顶部段的杂质离子形成位于所述中间段中电场阱，所述电场阱提高残余少子被抽取的难度，从而增加器件的反向恢复的软度因子。
2.如权利要求1所述的超结器件，其特征在于：各所述P型柱采用填充于沟槽中的P型外延层组成，各所述N型柱由位于各所述沟槽之间的N型外延层组成。
3.如权利要求2所述的超结器件，其特征在于：各所述沟槽的顶部宽度大于底部宽度且各所述沟槽的侧面呈倾斜结构。
4.如权利要求3所述的超结器件，其特征在于：各所述超结单元的所述P型柱中具有所述纵向三分段结构，且各所述超结单元的所述P型柱中至少部分具有横向三分段结构；
所述横向三分段结构为在横向上包括外侧段、中间段和内侧段，所述横向三分段结构的中间段由所述纵向三分段结构的中间段延伸形成，所述横向三分段结构的外侧段由所述纵向三分段结构的底部段延伸形成，所述横向三分段结构的内侧段由所述纵向三分段结构的顶部段延伸形成；所述横向三分段结构用于增强所述柱结构耗尽后在所述中间段中形成的所述电场阱。
5.如权利要求4所述的超结器件，其特征在于：各所述超结单元的所述P型柱的所述P型外延层采用第一层P型外延层、第二层P型外延层和第三层P型外延层叠加形成，所述第一层P型外延层在所述沟槽的底部和侧面生长形成并将所述沟槽的底部完全填充，所述第二层P型外延层在所述第一层P型外延层所围区域内的底部和侧面生长形成，所述第三层P型外延层在所述第二层P型外延层所围区域内的底部和侧面生长形成，所述第一层P型外延层、所述第二层P型外延层和所述第三层P型外延层将所述沟槽完全填充，所述第二层P型外延层的掺杂浓度小于所述第一层P型外延层的掺杂浓度，所述第二层P型外延层的掺杂浓度小于所述第三层P型外延层的掺杂浓度；
由所述第一层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的底部段和所述横向三分段结构的外侧段；
由所述第二层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的中间段和所述横向三分段结构的中间段；
由所述第三层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的顶部段和所述横向三分段结构的内侧段。
6.如权利要求4所述的超结器件，其特征在于：各所述超结单元的所述N型柱中具有单一掺杂结构；或者，各所述超结单元的所述N型柱中具有所述纵向三分段结构。
7.如权利要求3所述的超结器件，其特征在于：各所述超结单元的所述N型柱中具有所述纵向三分段结构。
8.如权利要求6或7所述的超结器件，其特征在于：具有所述纵向三分段结构的所述N型柱所对应的所述N型外延层由第一层N型外延层、第二层N型外延层和第三层N型外延层叠加形成，所述第二层N型外延层的掺杂浓度小于所述第三层N型外延层的掺杂浓度。
9.如权利要求7所述的超结器件，其特征在于：各所述超结单元的所述P型柱中具有所述纵向三分段结构；或者，各所述超结单元的所述P型柱中具有单一掺杂结构；或者，各所述超结单元的所述P型柱中具有纵向二分段结构，顶部段的掺杂浓度小于底部段的掺杂浓度。
10.如权利要求9所述的超结器件，其特征在于：具有所述纵向三分段结构的所述P型柱中至少部分具有横向三分段结构；
所述横向三分段结构为在横向上包括外侧段、中间段和内侧段，所述横向三分段结构的中间段由所述纵向三分段结构的中间段延伸形成，所述横向三分段结构的外侧段由所述纵向三分段结构的底部段延伸形成，所述横向三分段结构的内侧段由所述纵向三分段结构的顶部段延伸形成；所述横向三分段结构用于增强所述柱结构耗尽后在所述中间段中形成的所述电场阱。
11.如权利要求10所述的超结器件，其特征在于：具有所述纵向三分段结构的所述P型柱的所述P型外延层采用第一层P型外延层、第二层P型外延层和第三层P型外延层叠加形成，所述第一层P型外延层在所述沟槽的底部和侧面生长形成并将所述沟槽的底部完全填充，所述第二层P型外延层在所述第一层P型外延层所围区域内的底部和侧面生长形成，所述第三层P型外延层在所述第二层P型外延层所围区域内的底部和侧面生长形成，所述第一层P型外延层、所述第二层P型外延层和所述第三层P型外延层将所述沟槽完全填充，所述第二层P型外延层的掺杂浓度小于所述第一层P型外延层的掺杂浓度，所述第二层P型外延层的掺杂浓度小于所述第三层P型外延层的掺杂浓度；
由所述第一层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的底部段和所述横向三分段结构的外侧段；
由所述第二层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的中间段和所述横向三分段结构的中间段；
由所述第三层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的顶部段和所述横向三分段结构的内侧段。
12.一种超结器件的制造方法，其特征在于，超结器件的电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元；所述超结单元的形成步骤包括：
步骤一、提供N型外延层，采用光刻刻蚀工艺在所述N型外延层中形成沟槽；各所述沟槽的顶部宽度大于底部宽度且各所述沟槽的侧面呈倾斜结构；
步骤二、采用外延工艺在所述沟槽中填充P型外延层形成P型柱；由位于各所述沟槽之间的N型外延层组成各所述N型柱；
各所述超结单元的所述N型柱和所述P型柱中的至少一个柱结构具有掺杂浓度的纵向三分段结构，所述纵向三分段结构为在纵向上包括底部段、中间段和顶部段，所述中间段的掺杂浓度低于所述底部段的掺杂浓度，所述中间段的掺杂浓度低于所述顶部段的掺杂浓度；具有所述纵向三分段结构的所述柱结构在耗尽后，所述中间段和所述底部段以及所述顶部段的杂质离子形成位于所述中间段中电场阱，所述电场阱提高残余少子被抽取的难度，从而增加器件的反向恢复的软度因子。
13.如权利要求12所述的超结器件的制造方法，其特征在于：当采用具有所述纵向三分段结构的所述N型柱时，在步骤一中所提供的所述N型外延层由第一层N型外延层、第二层N型外延层和第三层N型外延层叠加形成，所述第二层N型外延层的掺杂浓度小于所述第三层N型外延层的掺杂浓度。
14.如权利要求12所述的超结器件的制造方法，其特征在于：当采用具有所述纵向三分段结构的所述P型柱时，步骤二中采用三次掺杂浓度不同的外延工艺形成所述P型外延层，三次外延工艺分别形成第一层P型外延层、第二层P型外延层和第三层P型外延层，所述第一层P型外延层在所述沟槽的底部和侧面生长形成并将所述沟槽的底部完全填充，所述第二层P型外延层在所述第一层P型外延层所围区域内的底部和侧面生长形成，所述第三层P型外延层在所述第二层P型外延层所围区域内的底部和侧面生长形成，所述第一层P型外延层、所述第二层P型外延层和所述第三层P型外延层将所述沟槽完全填充，所述第二层P型外延层的掺杂浓度小于所述第一层P型外延层的掺杂浓度，所述第二层P型外延层的掺杂浓度小于所述第三层P型外延层的掺杂浓度；
具有所述纵向三分段结构的所述P型柱中至少部分具有横向三分段结构；所述横向三分段结构为在横向上包括外侧段、中间段和内侧段，所述横向三分段结构的中间段由所述纵向三分段结构的中间段延伸形成，所述横向三分段结构的外侧段由所述纵向三分段结构的底部段延伸形成，所述横向三分段结构的内侧段由所述纵向三分段结构的顶部段延伸形成；所述横向三分段结构用于增强所述柱结构耗尽后在所述中间段中形成的所述电场阱；
由所述第一层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的底部段和所述横向三分段结构的外侧段；
由所述第二层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的中间段和所述横向三分段结构的中间段；
由所述第三层P型外延层组成各所述超结单元的所述P型柱的所述纵向三分段结构的顶部段和所述横向三分段结构的内侧段。
15.如权利要求12所述的超结器件的制造方法，其特征在于：步骤二之后还包括如下步骤：
步骤三、采用光刻加离子注入工艺形成P型背栅；
步骤四、形成栅介质层和多晶硅栅；
步骤五、形成源区、层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极；
步骤六、在所述超结结构的背面形成漏区，形成背面金属层。
CN201611055539.2A 2016-11-25 2016-11-25 超结器件及其制造方法 Active CN108110039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611055539.2A CN108110039B (zh) 2016-11-25 2016-11-25 超结器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611055539.2A CN108110039B (zh) 2016-11-25 2016-11-25 超结器件及其制造方法

Publications (2)

Publication Number Publication Date
CN108110039A CN108110039A (zh) 2018-06-01
CN108110039B true CN108110039B (zh) 2020-04-24

Family

ID=62204283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611055539.2A Active CN108110039B (zh) 2016-11-25 2016-11-25 超结器件及其制造方法

Country Status (1)

Country Link
CN (1) CN108110039B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117673094A (zh) * 2022-08-23 2024-03-08 长鑫存储技术有限公司 半导体结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4851694B2 (ja) * 2004-08-24 2012-01-11 株式会社東芝 半導体装置の製造方法
JP5196980B2 (ja) * 2007-12-10 2013-05-15 株式会社東芝 半導体装置
JP6253885B2 (ja) * 2013-01-07 2017-12-27 ルネサスエレクトロニクス株式会社 縦型パワーｍｏｓｆｅｔ
DE102013112887B4 (de) * 2013-11-21 2020-07-09 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN105957896B (zh) * 2016-06-24 2019-02-05 上海华虹宏力半导体制造有限公司 超结功率器件及其制造方法

Also Published As

Publication number Publication date
CN108110039A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
JP6135178B2 (ja) 超接合半導体装置の製造方法
US8828809B2 (en) Multi-drain semiconductor power device and edge-termination structure thereof
US8415711B2 (en) Semiconductor device and method for manufacturing the same
CN107482061B (zh) 超结器件及其制造方法
TWI388059B (zh) The structure of gold-oxygen semiconductor and its manufacturing method
US8330213B2 (en) Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
US20200020798A1 (en) Power mosfet with an integrated pseudo-schottky diode in source contact trench
CN103531611A (zh) 包括存储区和边缘区的超结半导体器件
CN106165101A (zh) 半导体装置
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
CN107768443B (zh) 超结器件及其制造方法
CN108074963B (zh) 超结器件及其制造方法
CN112864219B (zh) 超结器件及其制造方法
CN105895533A (zh) 超结结构的制造方法
CN106158927B (zh) 一种优化开关特性的超结半导体器件及制造方法
CN107785365B (zh) 集成有结型场效应晶体管的器件及其制造方法
CN103311245B (zh) 一种逆导igbt芯片及其制备方法
CN106887451B (zh) 超结器件及其制造方法
CN108091683B (zh) 半导体功率器件的超结结构及其制作方法
CN109755292B (zh) 超结器件及其制造方法
CN106876439B (zh) 超结器件及其制造方法
CN107994074B (zh) 沟槽栅超结器件及其制造方法
CN108110039B (zh) 超结器件及其制造方法
CN106463544A (zh) 具有复合沟槽和植入柱的半导体器件
CN111223931B (zh) 沟槽mosfet及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Shangyangtong Technology Co.,Ltd.

Address before: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN SANRISE-TECH Co.,Ltd.