CN117673094A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN117673094A
CN117673094A CN202211013671.2A CN202211013671A CN117673094A CN 117673094 A CN117673094 A CN 117673094A CN 202211013671 A CN202211013671 A CN 202211013671A CN 117673094 A CN117673094 A CN 117673094A
Authority
CN
China
Prior art keywords
doped region
epitaxial layer
doping
doping concentration
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211013671.2A
Other languages
English (en)
Inventor
刘志拯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211013671.2A priority Critical patent/CN117673094A/zh
Priority to PCT/CN2022/118570 priority patent/WO2024040644A1/zh
Publication of CN117673094A publication Critical patent/CN117673094A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开实施例涉及半导体技术领域，提供一种半导体结构及其制造方法，半导体结构包括：基底，所述基底中包括第一掺杂区和包围所述第一掺杂区的第二掺杂区，所述第一掺杂区的掺杂类型和所述第二掺杂区的掺杂类型不同，所述第一掺杂区和所述第二掺杂区共同构成光电二极管；其中，所述第二掺杂区包括底部、中部和顶部，所述中部的掺杂浓度小于所述底部的掺杂浓度和所述顶部的掺杂浓度。本公开实施例至少有利于改善光电二极管进行光生载流子传输时的光生载流子滞留的问题，以及利用包围第一掺杂区的第二掺杂区降低光电二极管的漏电电流，从而有利于提高光电二极管的性能，以及优化半导体结构的微光成像性能。

Description

半导体结构及其制造方法
技术领域
本公开实施例涉及半导体技术领域，特别涉及一种半导体结构及其制造方法。
背景技术
CMOS图像传感器的低功耗、低成本、高集成以及高灵活度等特点，使得CMOS图像传感器的市场份额已经超越CCD图像传感器，尤其是在中低端的消费类电子行业。
在消费类电子产品中，便携性是产品不断升级的目标之一，故为了缩小产品的体积，同时保证产品的性能，图像传感器的像素尺寸越来越小，但是大感光面积的像素在特定领域也有着尤为重要的应用。在微弱光照下的夜晚、深海区域，为了增加图像传感器的感光量，则多采用具有大像素的图像传感器，可以增加满阱容量，从而提高灵敏度和信噪比。但是随着感光面积的增加，会导致光生载流子的滞留问题以及降低光生载流子的传输速度，容易导致最终形成的图像出现滞后。
发明内容
本公开实施例提供一种半导体结构及其制造方法，至少有利于改善光电二极管进行光生载流子传输时的光生载流子滞留的问题，以及利用包围第一掺杂区的第二掺杂区降低光电二极管的漏电电流，从而有利于提高光电二极管的性能，以及优化半导体结构的微光成像性能。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底，所述基底中包括第一掺杂区和包围所述第一掺杂区的第二掺杂区，所述第一掺杂区的掺杂类型和所述第二掺杂区的掺杂类型不同，所述第一掺杂区和所述第二掺杂区共同构成光电二极管；其中，所述第二掺杂区包括底部、中部和顶部，所述中部的掺杂浓度小于所述底部的掺杂浓度和所述顶部的掺杂浓度。
在一些实施例中，所述底部的掺杂浓度大于所述顶部的掺杂浓度。
在一些实施例中，所述第一掺杂区中的掺杂浓度为5×1016atom/cm3～3×1017atom/cm3。
在一些实施例中，所述底部的掺杂浓度为1×1016atom/cm3～5×1016atom/cm3；所述中部的掺杂浓度为5×1015atom/cm3～1×1016atom/cm3；所述顶部的掺杂浓度为8×1015atom/cm3～2×1016atom/cm3。
在一些实施例中，沿所述底部指向所述顶部的方向上，所述中部的厚度大于所述底部和所述顶部的厚度。
在一些实施例中，沿所述底部指向所述顶部的方向上，所述顶部的厚度小于所述底部的厚度。
在一些实施例中，沿所述底部指向所述顶部的方向上，所述第一掺杂区的厚度为3.9μm～4.1μm，所述底部的厚度为0.45μm～0.55μm，所述中部的厚度为3.2μm～3.4μm，所述顶部的厚度为0.15μm～0.25μm。
在一些实施例中，所述半导体结构还包括：第三掺杂区和传输门结构，所述第三掺杂区间隔设置在所述第一掺杂区上方，所述传输门结构与所述第一掺杂区和所述第三掺杂区均相邻。
在一些实施例中，所述第三掺杂区的掺杂类型与所述第一掺杂区的掺杂类型相同，所述第三掺杂区的掺杂浓度大于或等于所述第一掺杂区的掺杂浓度。
根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，包括：形成基底，所述基底中包括第一掺杂区和包围所述第一掺杂区的第二掺杂区，所述第一掺杂区的掺杂类型与所述第二掺杂区的掺杂类型不同，所述第一掺杂区和所述第二掺杂区共同构成光电二极管；其中，所述第二掺杂区包括底部、中部和顶部，所述中部的掺杂浓度小于所述底部的掺杂浓度和所述顶部的掺杂浓度。
在一些实施例中，形成所述基底的步骤包括：提供衬底；采用外延生长工艺分别在所述衬底上形成第一外延层、第二外延层和第三外延层，对所述第一外延层、所述第二外延层和所述第三外延层分别进行不同浓度的第二类型的掺杂，以形成初始第二掺杂区；对所述初始第二掺杂区的中心区域进行第一类型的掺杂，以形成所述第一掺杂区，剩余所述初始第二掺杂区作为所述第二掺杂区。
在一些实施例中，在对所述第一外延层、所述第二外延层和所述第三外延层分别进行不同浓度的第二类型的掺杂的步骤中，所述第二外延层的掺杂浓度低于所述第一外延层和所述第三外延层的掺杂浓度，所述第三外延层的掺杂浓度低于所述第一外延层的掺杂浓度。
在一些实施例中，在形成所述初始第二掺杂区的步骤中，沿所述第一外延层指向所述第三外延层的方向上，所述第二外延层的厚度大于所述第一外延层的厚度以及所述第三外延层的厚度。
在一些实施例中，所述半导体结构的制造方法还包括：形成第三掺杂区，所述第三掺杂区位于所述第二掺杂区中且与所述第一掺杂区相间隔；形成传输门结构，所述传输门结构与所述第一掺杂区和所述第三掺杂区均相邻。
在一些实施例中，形成所述第三掺杂区的步骤包括：对远离所述第一掺杂区的所述第三外延层的部分表面进行所述第一类型的掺杂，以将部分所述第二掺杂区转化为所述第三掺杂区。
在一些实施例中，形成所述传输门结构的步骤包括：在所述第三外延层远离所述第二外延层的一侧形成通孔，所述通孔的底部暴露出所述第一掺杂区，所述通孔的顶部侧壁暴露出所述第三掺杂区，依次在所述通孔的内壁形成介质层和导电层。
本公开实施例提供的技术方案至少具有以下优点：
光电二极管中，第一掺杂区的掺杂类型和第二掺杂区的掺杂类型不同，从而形成PN结，用于收集光生载流子，而且，第二掺杂区中不同区域的掺杂浓度不同，对PN结的禁带宽度的影响不同，一方面，底部的掺杂浓度较大，引入的杂质能级越多，导致禁带宽度越小，价带中的电子更容易跃迁进入导带，更容易产生光生载流子；另一方面，中部的掺杂浓度最小，有利于存储收集的光生载流子；而且，在进行光生载流子传输时，利用底部的掺杂浓度与中部的掺杂浓度的差，即利用底部处的电势与中部处的电势之差，提高光生载流子的转移速度，降低光生载流子滞留在第一掺杂区中的概率，以改善半导体结构中的图像滞后问题。此外，利用第二掺杂区包围第一掺杂区，有利于利用第二掺杂区和第一掺杂区之间的势能差，降低光生载流子从第二掺杂区中泄露的概率，从而有利于降低光电二极管的漏电电流。
由上述分析可知，本公开实施例中的第一掺杂区和第二掺杂区有利于提高光电二极管的性能，以及优化半导体结构的微光成像性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的半导体结构的一种结构示意图；
图2为本公开一实施例提供的半导体结构中光电二极管进行光生载流子传输时的一种简要示意图；
图3为本公开一实施例提供的半导体结构中光电二极管存储光生载流子时的一种简要示意图；
图4至图7为本公开另一实施例提供的半导体结构的制造方法各步骤对应的结构示意图。
具体实施方式
由背景技术可知，CMOS图像传感器中，光生载流子的滞留问题有待改善，形成的图像质量有待提高。
经分析发现，CMOS图像传感器的像素部分通常由光电二极管、传输管、浮空扩散节点、复位管、源级跟随器以及选择管等组成。当光入射到半导体表面时，其中一部分入射光被反射，而其余则被半导体吸收。当进入半导体内部的光子能量不低于半导体材料禁带宽度时，那么半导体材料便有一定概率吸收这份能量，从而产生电子-空穴对，即光生载流子。光照积分完成后，传输管传输导通，光生载流子在电场的作用下由光电二极管区域转移至浮空扩散节点，即完成电荷-电压信息的转换过程，最后通过行选通管以及列级读出电路，逐行读出存储在浮空扩散节点的光信号。
然而，随着图像传感器的像素尺寸越来越小，在微弱光照下的夜晚、深海区域，为了增加图像传感器的感光量，多采用具有大像素的图像传感器，可以增加满阱容量，但是随着感光面积的增加，会降低光生载流子的传输速度以及导致光生载流子的滞留问题，容易导致最终形成的图像出现滞后，降低形成的图像的质量。
本公开实施提供一种半导体结构及其制造方法，半导体结构可以应用于CMOS图像传感器中，半导体结构中，第一掺杂区的掺杂类型和第二掺杂区的掺杂类型不同，有利于形成收集光生载流子的PN结，而且，第二掺杂区中，底部的掺杂浓度较大，引入的杂质能级越多，导致PN结的禁带宽度越小，价带中的电子更容易跃迁进入导带，更容易产生光生载流子，中部的掺杂浓度最小，有利于存储收集的光生载流子；而且，在进行光生载流子传输时，利用底部的掺杂浓度与中部的掺杂浓度的差，即利用底部处的电势与中部处的电势之差，提高光生载流子的转移速度，从而有利于降低光生载流子滞留在光电二极管中的概率，即改善光生载流子的滞留问题，从而改善半导体结构中的图像滞后问题。此外，利用第二掺杂区包围第一掺杂区，有利于利用第二掺杂区和第一掺杂区之间的势能差，降低光生载流子从第二掺杂区中泄露的概率，从而有利于降低光电二极管的漏电电流。
由上述分析可知，本公开实施例中的第一掺杂区和第二掺杂区有利于提高光电二极管的性能，以及优化半导体结构的微光成像性能。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
本公开一实施例提供一种半导体结构，以下将结合附图对本公开一实施例提供的半导体结构进行详细说明。图1为本公开一实施例提供的半导体结构的一种结构示意图；图2为本公开一实施例提供的半导体结构中光电二极管进行光生载流子传输时的一种简要示意图；图3为本公开一实施例提供的半导体结构中光电二极管存储光生载流子时的一种简要示意图。
参考图1和图2，半导体结构包括：基底100，基底100中包括第一掺杂区101和包围第一掺杂区101的第二掺杂区102，第一掺杂区101的掺杂类型和第二掺杂区102的掺杂类型不同，第一掺杂区101和第二掺杂区102共同构成光电二极管103；其中，第二掺杂区102包括底部112、中部122和顶部132，中部122的掺杂浓度小于底部112的掺杂浓度和顶部132的掺杂浓度。
可以理解的是，第二掺杂区102中不同区域的掺杂浓度不同，光生载流子的产生能力也不同。
具体的，由于底部112的掺杂浓度较大，引入的杂质能级越多，导致PN结的禁带宽度越小，价带中的电子更容易跃迁进入导带，更容易产生光生载流子，中部122的掺杂浓度最小，有利于中部122包围的第一掺杂区101存储收集的光生载流子；而且，在进行光生载流子传输时，利用底部112的掺杂浓度与中部122的掺杂浓度的差，即利用底部112处的电势与中部122处的电势之差，提高光生载流子的转移速度，降低光生载流子滞留在光电二极管103中的概率，以改善半导体结构中的图像滞后问题。
可以理解的是，参考图2，在进行光生载流子传输时，由于底部112的掺杂浓度与中部122的掺杂浓度之差较大，则底部112处的电势与中部122处的电势之差较大，有利于形成如图2所示的势能梯度，促使光生载流子如水流一般从势能高之处向势能低之处转移，且势能的高度差有利于提高光生载流子的转移速度，即提高光生载流子从第一掺杂区101中冲出去的概率，使得光生载流子更容易从第一掺杂区101中传输出去，有利于降低光生载流子滞留在第一掺杂区101中的概率，以改善半导体结构中的图像滞后问题，以及优化半导体结构的微光成像性能。
此外，利用第二掺杂区102包围第一掺杂区101，利用第二掺杂区102和第一掺杂区101之间的势能差，降低光生载流子从第二掺杂区102中泄露的概率，从而有利于降低光电二极管103的漏电电流，以提高光电二极管103的光电转换性能。
在一些实施例中，第一掺杂区101的掺杂类型和第二掺杂区102的掺杂类型不同指的是：第一掺杂区101中掺杂有第一类型离子，第二掺杂区102中掺杂有第二类型离子，其中，第一类型离子为N型离子和P型离子中的一者，第二类型离子为N型离子和P型离子中的另一者。具体地，N型离子可以包括砷离子、磷离子或者锑离子中的至少一种；P型离子可以包括硼离子、铟离子或者镓离子中的至少一种。
需要说明的是，后续以第一掺杂区101为N型掺杂，即第一掺杂区101中掺杂有N型离子，第二掺杂区102为P型掺杂，即，第二掺杂区102中掺杂有P型离子为示例。在实际应用中，第一掺杂区可以为P型掺杂，第二掺杂区可以为N型掺杂。
在一些实施例中，中部122的掺杂浓度小于底部112的掺杂浓度和顶部132的掺杂浓度指的是：第一类型离子在中部122中的掺杂浓度小于在底部112中的掺杂浓度，且第一类型离子在中部122中的掺杂浓度小于在顶部132中的掺杂浓度。
以下将结合附图对本公开一实施例提供的半导体结构进行更为详细的说明。
在一些实施例中，底部112的掺杂浓度大于顶部132的掺杂浓度。
可以理解的是，参考图2和图3，在底部112、中部122以及顶部132中，底部的掺杂浓度最高，一方面，有利于使得底部112处具有足够的电荷来产生较高的电势，从而在进行光生载流子传输时，有利于形成如图2所示的势能梯度，以提高光生载流子的转移速度，从而降低光生载流子滞留在第一掺杂区101中的概率，以改善半导体结构中的图像滞后问题；另一方面，参考图3，在需要第一掺杂区101存储光生载流子时，有利于使得底部112处的电势与中部122处的电势之差较大，从而有利于提高中部122包围的第一掺杂区101的电荷存储能力，即提高光电二极管103的全阱容量。
此外，在底部112、中部122以及顶部132中，顶部132的掺杂浓度居中，有利于降低由于掺杂工艺造成的顶部132中的缺陷密度，则有利于降低光生载流子在经过顶部132时被顶部132中的缺陷捕获消耗的概率，如此，有利于进一步提高光生载流子的收集效率，从而有利于提高光电二极管的光电转换效率。
在一些实施例中，底部112的掺杂浓度大于顶部132的掺杂浓度指的是：第二类型离子在底部112中的掺杂浓度大于在顶部132中的掺杂浓度。
在一些实施例中，底部112的掺杂浓度可以为1×1016atom/cm3～5×1016atom/cm3；中部122的掺杂浓度可以为5×1015atom/cm3～1×1016atom/cm3；顶部132的掺杂浓度可以为8×1015atom/cm3～2×1016atom/cm3。
可以理解的是，底部112的掺杂浓度指的是第二类型离子在底部112中的掺杂浓度；中部122的掺杂浓度指的是第二类型离子在中部122中的掺杂浓度；顶部132的掺杂浓度指的是第二类型离子在顶部132中的掺杂浓度。在一个例子中，底部112的掺杂浓度，即P型离子在底部112中的掺杂浓度可以为1×1016atom/cm3～5×1016atom/cm3；中部122的掺杂浓度，即P型离子在中部122中的掺杂浓度可以为5×1015atom/cm3～1×1016atom/cm3；顶部132的掺杂浓度，即P型离子在顶部132中的掺杂浓度可以为8×1015atom/cm3～2×1016atom/cm3。
需要说明的是，在实际应用中，由于半导体结构的制造方法，第一掺杂区101除了掺杂第一类型离子，还掺杂有第二类型离子，且第二类型离子在第一掺杂区101中的掺杂浓度小于或等于在第二掺杂区102中的掺杂浓度。
在一些实施例中，第一掺杂区101中的掺杂浓度可以为5×1016atom/cm3～3×1017atom/cm3。如此，有利于使得第一掺杂区101与第二掺杂区102整体之间形成符合要求的PN结，促进光生载流子的产生。在实际应用中，可根据光电二极管103所需产生的光生载流子的数量，合理设置第一掺杂区101的掺杂浓度。
可以理解的是，第一掺杂区101中的掺杂浓度指的是第一类型离子在第一掺杂区101中的掺杂浓度。在一个例子中，第一掺杂区101中的掺杂浓度，即N型离子在第一掺杂区101中的掺杂浓度可以为5×1016atom/cm3～3×1017atom/cm3。
在一些实施例中，沿底部112指向顶部132的方向X上，中部122的厚度大于底部112和顶部132的厚度。
可以理解的是，中部122包围的第一掺杂区101主要用于存储光生载流子，即大部分有效的电荷均存储在中部122包围的第一掺杂区101中，因此，在底部112、中部122以及顶部132中，参考图3，中部122的厚度最大，有利于增大中部122包围的第一掺杂区101在光电二极管103中所占的空间，即增大有效的电荷存储空间，以提高中部122包围的第一掺杂区101的电荷存储能力，从而有利于提高光电二极管103的全阱容量。此外，底部112和顶部132主要是用于形成较高的电势，与中部122之间形成较大的电势差，有助于中部122包围的第一掺杂区101存储光生载流子。
在一些实施例中，沿底部112指向顶部132的方向X上，顶部132的厚度小于底部112的厚度。
可以理解的是，底部112和顶部132主要是用于形成较高的电势，中部122包围的第一掺杂区101主要用于存储光生载流子，则底部112的厚度和顶部132的厚度无需过高，只需掺杂浓度较高即可，如此，有利于避免底部112包围的第一掺杂区101和顶部132包围的第一掺杂区101占用光电二极管103中过多的区域，降低光电二极管103的全阱容量。而且，使得顶部132的厚度小于底部112的厚度，有利于实现底部112的掺杂浓度高于顶部132的掺杂浓度，且在需要进行光生载流子传输时，即传输门结构105导通时，中部122包围的第一掺杂区101中存储的光生载流子更容易通过顶部132包围的第一掺杂区101。
在一些实施例中，沿底部112指向顶部132的方向X上，第一掺杂区101的厚度可以为3.9μm～4.1μm，底部112的厚度可以为0.45μm～0.55μm，中部122的厚度可以为3.2μm～3.4μm，顶部132的厚度可以为0.15μm～0.25μm。
在一个例子中，沿底部112指向顶部132的方向X上，第一掺杂区101的厚度可以为4.0μm，底部112的厚度可以为0.5μm，中部122的厚度可以为3.3μm，顶部132的厚度可以为0.2μm。
在一些实施例中，参考图1，半导体结构可以还包括：第三掺杂区104和传输门结构105，第三掺杂区104间隔设置在第一掺杂区101上方，传输门结构105与第一掺杂区101和第三掺杂区104均相邻。
需要说明的是，在一些实施例中，第二掺杂区102还可以包括：容纳区142，容纳区142位于顶部132之上，第三掺杂区104和传输门结构105位于容纳区142中。在一个例子中，第二类型离子在容纳区142中的掺杂浓度可以与在顶部132中的掺杂浓度一样。
在一些实施例中，继续参考图1，传输门结构105与第一掺杂区101沿方向X排布，传输门结构105与第三掺杂区104沿垂直于方向X的方向排布。
可以理解的是，第三掺杂区104、传输门结构105、第一掺杂区101的顶部以及部分第二掺杂区102构成晶体管结构，第三掺杂区104和第一掺杂区101的顶部两者相当于晶体管结构的源区和漏区。其中，传输门结构105被配置为：参考图2，在需要进行光生载流子传输时，导通第三掺杂区104和顶部132之间电荷的传输路径；参考图3，在需要第一掺杂区101存储光生载流子时，关断第三掺杂区104和顶部132之间电荷的传输路径。
在一些实施例中，第三掺杂区104的掺杂类型与第一掺杂区101的掺杂类型相同，第三掺杂区104的掺杂浓度大于或等于第一掺杂区101的掺杂浓度。
在一个例子中，第三掺杂区104的掺杂类型与第一掺杂区101的掺杂类型均为N型掺杂。
在一些实施例中，参考图1，传输门结构105包括介质层115和导电层125，介质层115位于第一掺杂区101和导电层125之间。
在一个例子中，继续参考图1，介质层115可以和顶部132接触连接，且介质层115可以和第三掺杂区104接触连接。在实际应用中，介质层115可以和顶部132之间可以具有一部分的间隔，该间隔由第二掺杂区102填充；介质层115可以和第三掺杂区104之间可以具有一部分的间隔，该间隔由第二掺杂区102填充。
在一些实施例中，参考图1，光电二极管103的数量可以为多个，传输门结构105与光电二极管103一一对应，且第三掺杂区104与光电二极管103一一对应；半导体结构还可以包括：深沟槽隔离结构107，位于相邻光电二极管103之间，且位于相邻传输门结构105之间，以及位于相邻第三掺杂区104之间。
可以理解的是，光电二极管103、传输门结构105以及第三掺杂区104构成一个像素单元，可以利用深沟槽隔离结构107实现相邻像素单元之间的隔离，以降低相邻像素单元之间的光学串扰和电学串扰，从而有利于进一步提高半导体结构的光电性能。
在一些实施例中，半导体结构还可以包括：衬底110，用于对前述多个像素单元以及深沟槽隔离结构107起支撑作用。
综上所述，本公开一实施例提供的半导体结构可以应用于CMOS图像传感器，其中，第一掺杂区101的掺杂类型和第二掺杂区102的掺杂类型不同，有利于形成收集光生载流子的PN结，而且，第二掺杂区102中，底部112的掺杂浓度较大，则底部112与第二掺杂区102之间的势能差较大，有利于利用较大的势能差收集光生载流子，中部122的掺杂浓度最小，有利于中部122包围的第一掺杂区101存储收集的光生载流子；而且，在进行光生载流子传输时，利用底部112的掺杂浓度与中部122的掺杂浓度的差，即利用底部112处的电势与中部122处的电势之差，提高光生载流子的转移速度，从而有利于降低光生载流子滞留在光电二极管103中的概率，即改善光生载流子的滞留问题，从而改善半导体结构中的图像滞后问题。此外，利用第二掺杂区102包围第一掺杂区101，有利于利用第二掺杂区102和第一掺杂区101之间的势能差，降低光生载流子从第二掺杂区102中泄露的概率，从而有利于降低光电二极管的漏电电流。
本公开另一实施例还提供一种半导体结构的制造方法，用于制备前述实施例提供的半导体结构。以下将结合图1至图7对本公开另一实施例提供的半导体结构的制造方法进行详细说明。图4至图7为本公开另一实施例提供的半导体结构的制造方法各步骤对应的结构示意图。需要说明的是，与前述实施例相同或相应的部分在此不再赘述。
参考图4至图7，半导体结构的制造方法包括：形成基底100，基底100中包括第一掺杂区101和包围第一掺杂区101的第二掺杂区102，第一掺杂区101的掺杂类型与第二掺杂区102的掺杂类型不同，第一掺杂区101和第二掺杂区102共同构成光电二极管103；其中，第二掺杂区102包括底部112、中部122和顶部132，中部122的掺杂浓度小于底部112的掺杂浓度和顶部132的掺杂浓度。
可以理解的是，中部122的掺杂浓度小于底部112的掺杂浓度和顶部132的掺杂浓度，在进行光生载流子传输时，有利于利用底部112的掺杂浓度与中部122的掺杂浓度的差，即利用底部112处的电势与中部122处的电势之差，提高光生载流子的转移速度，降低光生载流子滞留在光电二极管103中的概率，以改善半导体结构中的图像滞后问题。此外，第一掺杂区101的掺杂类型与第二掺杂区102的掺杂类型不同，利用第二掺杂区102包围第一掺杂区101，有利于利用第二掺杂区102和第一掺杂区101之间的势能差，降低光生载流子从第二掺杂区102中泄露的概率，从而有利于降低光电二极管103的漏电电流。
在一些实施例中，形成基底100可以包括如下步骤：
参考图4，提供衬底110；采用外延生长工艺分别在衬底110上形成第一外延层120、第二外延层130和第三外延层140。
在一些实施例中，继续参考图4，沿第一外延层120指向第三外延层140的方向X上，第三外延层140包括第一部分141和容纳区142。其中，第一部分141用于后续形成第二掺杂区的顶部，容纳区142用于后续形成第三掺杂区，第三外延层140整体用于后续形成传输门结构。
在一些实施例中，继续参考图1，最终形成的光电二极管103的数量可以为多个，传输门结构105与光电二极管103一一对应，且第三掺杂区104与光电二极管103一一对应；半导体结构的制造方法还可以包括如下步骤：
参考图5，对第一外延层120、第二外延层130和第三外延层140进行图形化处理，以形成沟槽；继续参考图5，形成填充满沟槽的深沟槽隔离结构107。如此，有利于厚度基于第一外延层120、第二外延层130和第三外延层140形成多个光电二极管、传输门结构105以及第三掺杂区104。在实际应用中，也可以在形成多个光电二极管、传输门结构105以及第三掺杂区104之后，再形成隔离多个光电二极管、传输门结构105以及第三掺杂区104的深沟槽隔离结构107。
继续参考图5，对第一外延层120、第二外延层130和第三外延层140分别进行不同浓度的第二类型的掺杂，以形成初始第二掺杂区152。
在一些实施例中，在对第一外延层120、第二外延层130和第三外延层140分别进行不同浓度的第二类型的掺杂的步骤中，第二外延层130的掺杂浓度低于第一外延层120和第三外延层140的掺杂浓度，第三外延层140的掺杂浓度低于第一外延层120的掺杂浓度。如此，后续基于第一外延层120形成第二掺杂区102(参考图6)的底部112(参考图6)，基于第二外延层130形成第二掺杂区102的中部122(参考图6)，以及基于第三外延层140形成第二掺杂区102的顶部132(参考图6)时，有利于形成使得中部122的掺杂浓度小于底部112的掺杂浓度和顶部132的掺杂浓度，且使得底部112的掺杂浓度大于顶部132的掺杂浓度。
在一些实施例中，对第一外延层120、第二外延层130和第三外延层140分别进行不同浓度的第二类型的掺杂指的是：在第一外延层120、第二外延层130和第三外延层140分别掺杂不同浓度的P型离子。
在一些实施例中，在形成初始第二掺杂区152的步骤中，沿第一外延层120指向第三外延层140的方向X上，第二外延层130的厚度大于第一外延层120的厚度以及第三外延层140的厚度。如此，有利于后续形成厚度大于底部112的厚度和顶部132的厚度的中部122，从而有利于增大中部122包围的第一掺杂区101在光电二极管103中所占的空间，即增大有效的电荷存储空间，以提高中部122包围的第一掺杂区101的电荷存储能力，从而有利于提高光电二极管103的全阱容量。
在一些实施例中，沿第一外延层120指向第三外延层140的方向X上用于后续形成第二掺杂区102的顶部132的第一部分141的厚度小于第一外延层120的厚度，如此，有利于后续形成厚度小于底部112的顶部132。
参考图6，对初始第二掺杂区152的中心区域进行第一类型的掺杂，以形成第一掺杂区101，剩余初始第二掺杂区152作为第二掺杂区102。
可以理解的是，形成的第二掺杂区102包括底部112、中部122和顶部132，中部122的掺杂浓度小于底部112的掺杂浓度和顶部132的掺杂浓度，且底部112的掺杂浓度大于顶部132的掺杂浓度。如此，在进行光生载流子传输时，由于底部112的掺杂浓度与中部122的掺杂浓度之差较大，则底部112处的电势与中部122处的电势之差较大，有利于形成促使光生载流子如水流一般从势能高之处向势能低之处转移，且势能的高度差有利于提高光生载流子的转移速度，即提高光生载流子从第一掺杂区101中冲出去的概率，使得光生载流子更容易从第一掺杂区101中传输出去，有利于降低光生载流子滞留在第一掺杂区101中的概率，以改善半导体结构中的图像滞后问题，以及优化半导体结构的微光成像性能。此外，顶部132的掺杂浓度居中，有利于降低由于掺杂工艺造成的顶部132中的缺陷密度，则有利于降低光生载流子在经过顶部132时被顶部132中的缺陷捕获消耗的概率，如此，有利于进一步提高光生载流子的收集效率，从而有利于提高光电二极管的光电转换效率。
在一些实施例中，对初始第二掺杂区152的中心区域进行第一类型的掺杂指的是：在初始第二掺杂区152的中心区域掺杂N型离子。
在一些实施例中，结合参考图7和图1，半导体结构的制造方法还可以包括：形成第三掺杂区104，第三掺杂区104位于第二掺杂区102中且与第一掺杂区101相间隔；形成传输门结构105，传输门结构105与第一掺杂区101和第三掺杂区104均相邻。
在一些实施例中，第三掺杂区104位于第二掺杂区102中指的是第三掺杂区104位于容纳区142中；传输门结构105也位于容纳区142中。
可以理解的是，第三掺杂区104、传输门结构105、第一掺杂区101的顶部以及部分第二掺杂区102构成晶体管结构，第三掺杂区104和第一掺杂区101的顶部两者相当于晶体管结构的源区和漏区。
在一些实施例中，形成第三掺杂区104的步骤可以包括：参考图7，对远离第一掺杂区101的第三外延层140的部分表面进行第一类型的掺杂，以将部分第一掺杂区101转化为第三掺杂区104。
在一些实施例中，对远离第一掺杂区101的第三外延层140的部分表面进行第一类型的掺杂指的是，对容纳区142的部分区域进行第一类型的掺杂以形成第三掺杂区104。其中，第三掺杂区104的掺杂浓度大于或等于第一掺杂区101的掺杂浓度。
在一些实施例中，形成传输门结构105的步骤可以包括：参考图7，在第三外延层140远离第二外延层130的一侧形成通孔106，通孔106的底部暴露出第一掺杂区101，通孔106的顶部侧壁暴露出第三掺杂区104；参考图1，依次在通孔106的内壁形成介质层115和导电层125。
需要说明的是，再实际应用中，通孔106的底部可以不暴露出第一掺杂区101，通孔106的顶部侧壁可以不暴露出第三掺杂区104，即介质层115可以和顶部132之间可以具有一部分的间隔，该间隔由第二掺杂区102填充；介质层115可以和第三掺杂区104之间可以具有一部分的间隔，该间隔由第二掺杂区102填充。
综上所述，本公开另一实施例提供的半导体结构的制造方法中，形成的半导体结构可以应用于CMOS图像传感器，在进行光生载流子传输时，利用底部112的掺杂浓度与中部122的掺杂浓度的差，即利用底部112处的电势与中部122处的电势之差，提高光生载流子的转移速度，从而有利于降低光生载流子滞留在光电二极管103中的概率，即改善光生载流子的滞留问题，从而改善半导体结构中的图像滞后问题。此外，利用第二掺杂区102包围第一掺杂区101，有利于利用第二掺杂区102和第一掺杂区101之间的势能差，降低光生载流子从第二掺杂区102中泄露的概率，从而有利于降低光电二极管的漏电电流。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (16)

1.一种半导体结构，其特征在于，包括：
基底，所述基底中包括第一掺杂区和包围所述第一掺杂区的第二掺杂区，所述第一掺杂区的掺杂类型和所述第二掺杂区的掺杂类型不同，所述第一掺杂区和所述第二掺杂区共同构成光电二极管；
其中，所述第二掺杂区包括底部、中部和顶部，所述中部的掺杂浓度小于所述底部的掺杂浓度和所述顶部的掺杂浓度。
2.如权利要求1所述的半导体结构，其特征在于，所述底部的掺杂浓度大于所述顶部的掺杂浓度。
3.如权利要求1或2所述的半导体结构，其特征在于，所述第一掺杂区的掺杂浓度为5×1016atom/cm3～3×1017atom/cm3。
4.如权利要求1或2所述的半导体结构，其特征在于，所述底部的掺杂浓度为1×1016atom/cm3～5×1016atom/cm3；所述中部的掺杂浓度为5×1015atom/cm3～1×1016atom/cm3；所述顶部的掺杂浓度为8×1015atom/cm3～2×1016atom/cm3。
5.如权利要求2所述的半导体结构，其特征在于，沿所述底部指向所述顶部的方向上，所述中部的厚度大于所述底部和所述顶部的厚度。
6.如权利要求5所述的半导体结构，其特征在于，沿所述底部指向所述顶部的方向上，所述顶部的厚度小于所述底部的厚度。
7.如权利要求6所述的半导体结构，其特征在于，沿所述底部指向所述顶部的方向上，所述第一掺杂区的厚度为3.9μm～4.1μm，所述底部的厚度为0.45μm～0.55μm，所述中部的厚度为3.2μm～3.4μm，所述顶部的厚度为0.15μm～0.25μm。
8.如权利要求1或2所述的半导体结构，其特征在于，所述半导体结构还包括：第三掺杂区和传输门结构，所述第三掺杂区间隔设置在所述第一掺杂区上方，所述传输门结构与所述第一掺杂区和所述第三掺杂区均相邻。
9.如权利要求8所述的半导体结构，其特征在于，所述第三掺杂区的掺杂类型与所述第一掺杂区的掺杂类型相同，所述第三掺杂区的掺杂浓度大于或等于所述第一掺杂区的掺杂浓度。
10.一种半导体结构的制造方法，其特征在于，包括：
形成基底，所述基底中包括第一掺杂区和包围所述第一掺杂区的第二掺杂区，所述第一掺杂区的掺杂类型与所述第二掺杂区的掺杂类型不同，所述第一掺杂区和所述第二掺杂区共同构成光电二极管；
其中，所述第一掺杂区包括底部、中部和顶部，所述中部的掺杂浓度小于所述底部的掺杂浓度和所述顶部的掺杂浓度。
11.如权利要求10所述的制造方法，其特征在于，形成所述基底的步骤包括：
提供衬底；
采用外延生长工艺分别在所述衬底上形成第一外延层、第二外延层和第三外延层；
对所述第一外延层、所述第二外延层和所述第三外延层分别进行不同浓度的第二类型的掺杂，以形成初始第二掺杂区；
对所述初始第二掺杂区的中心区域进行第一类型的掺杂，以形成所述第一掺杂区，剩余所述初始第二掺杂区作为所述第二掺杂区。
12.如权利要求11所述的制造方法，其特征在于，在对所述第一外延层、所述第二外延层和所述第三外延层分别进行不同浓度的第二类型的掺杂的步骤中，所述第二外延层的掺杂浓度低于所述第一外延层和所述第三外延层的掺杂浓度，所述第三外延层的掺杂浓度低于所述第一外延层的掺杂浓度。
13.如权利要求11所述的制造方法，其特征在于，在形成所述初始第二掺杂区的步骤中，沿所述第一外延层指向所述第三外延层的方向上，所述第二外延层的厚度大于所述第一外延层的厚度以及所述第三外延层的厚度。
14.如权利要求11所述的制造方法，其特征在于，还包括：
形成第三掺杂区，所述第三掺杂区位于所述第二掺杂区中且与所述第一掺杂区相间隔；形成传输门结构，所述传输门结构与所述第一掺杂区和所述第三掺杂区均相邻。
15.如权利要求14所述的制造方法，其特征在于，形成所述第三掺杂区的步骤包括：对远离所述第一掺杂区的所述第三外延层的部分表面进行所述第一类型的掺杂，以将部分所述第二掺杂区转化为所述第三掺杂区。
16.如权利要求14所述的制造方法，其特征在于，形成所述传输门结构的步骤包括：在所述第三外延层远离所述第二外延层的一侧形成通孔，所述通孔的底部暴露出所述第一掺杂区，所述通孔的顶部侧壁暴露出所述第三掺杂区，依次在所述通孔的内壁形成介质层和导电层。
CN202211013671.2A 2022-08-23 2022-08-23 半导体结构及其制造方法 Pending CN117673094A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211013671.2A CN117673094A (zh) 2022-08-23 2022-08-23 半导体结构及其制造方法
PCT/CN2022/118570 WO2024040644A1 (zh) 2022-08-23 2022-09-13 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211013671.2A CN117673094A (zh) 2022-08-23 2022-08-23 半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN117673094A true CN117673094A (zh) 2024-03-08

Family

ID=90012213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211013671.2A Pending CN117673094A (zh) 2022-08-23 2022-08-23 半导体结构及其制造方法

Country Status (2)

Country Link
CN (1) CN117673094A (zh)
WO (1) WO2024040644A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7537968B2 (en) * 2007-06-19 2009-05-26 Sandisk 3D Llc Junction diode with reduced reverse current
US8916873B2 (en) * 2011-09-14 2014-12-23 Infineon Technologies Ag Photodetector with controllable spectral response
CN103022069B (zh) * 2013-01-10 2015-07-29 中国科学院上海高等研究院 图像传感器
EP3238262A4 (en) * 2014-12-22 2018-12-19 Intel Corporation Prevention of subchannel leakage current
CN204391115U (zh) * 2015-02-15 2015-06-10 格科微电子（上海）有限公司 背照式图像传感器
CN108110039B (zh) * 2016-11-25 2020-04-24 深圳尚阳通科技有限公司 超结器件及其制造方法
US11393866B2 (en) * 2019-09-30 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an image sensor
CN111509074B (zh) * 2020-04-29 2022-03-25 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2024040644A1 (zh) 2024-02-29

Similar Documents

Publication Publication Date Title
CN102693989B (zh) 固体摄像装置、固体摄像装置的制造方法以及电子设备
CN108987419B (zh) 图像传感器及其制造方法
JP4832541B2 (ja) 固体撮像素子および電子情報機器
KR101721795B1 (ko) 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법
EP1883969B1 (en) Isolation process and structure for cmos imagers
JP2008546176A (ja) アンチブルーミングアイソレーションを備えたカラー画素および形成方法
CN103531598B (zh) 具有改良性能的大型互补金属氧化物半导体图像传感器像素
JP2005310826A (ja) 固体撮像装置
US20100026824A1 (en) Image sensor with reduced red light crosstalk
US11854790B2 (en) Global shutter CMOS image sensor and method for making the same
CN117673094A (zh) 半导体结构及其制造方法
CN115663003A (zh) 彩色像素单元结构、电路、图像传感器和驱动方法
KR100997328B1 (ko) 이미지센서 및 그 제조방법
CN102201421A (zh) Cmos图像传感器及其形成方法
CN112885931B (zh) 一种光电转换装置的形成方法
US20090166789A1 (en) Image sensor and method for manufacturing the same
KR20040065332A (ko) 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법
CN114927581B (zh) 硅基cmos图像传感器三维感光像素结构及其制备方法
US20230369378A1 (en) Photodiode and manufacturing method thereof
CN118016679A (zh) 光电传感器及其形成方法
JPS6179380A (ja) 固体撮像素子
CN112885912A (zh) 一种光电转换装置
KR101038886B1 (ko) 이미지센서 및 그 제조방법
CN118136645A (zh) 一种降低utbb像素单元串扰的装置
CN115396614A (zh) 一种应用于cmos图像传感器的有源像素电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination