CN204391115U

CN204391115U - 背照式图像传感器

Info

Publication number: CN204391115U
Application number: CN201520111370.2U
Authority: CN
Inventors: 赵立新; 李�杰; 徐泽
Original assignee: Galaxycore Shanghai Ltd Corp
Current assignee: Galaxycore Shanghai Ltd Corp
Priority date: 2015-02-15
Filing date: 2015-02-15
Publication date: 2015-06-10
Anticipated expiration: 2025-02-15

Abstract

一种背照式图像传感器，包括：像素阵列，所述像素阵列包括阵列排布的多个像素，所述像素包括光电二极管区域，所述光电二极管区域包括N型掺杂的电荷收集区域；凸起结构，其高出于所述电荷收集区域对应的半导体表面，所述凸起结构全部为N型掺杂区域或靠近顶部的部分区域为N型掺杂区域，所述凸起结构适于抽取所述电荷收集区域中的溢出电荷。所述背照式图像传感器性能提高。

Description

背照式图像传感器

技术领域

本实用新型涉及图像传感器领域，尤其涉及一种背照式图像传感器。

背景技术

图像传感器按照感光元件与感光原理的不同，可分为CCD图像传感器与CMOS图像传感器。CMOS图像传感器由于其兼容性较好、性价比高被广泛采用于消费电子、医疗图像采集和监控领域。

CMOS图像传感器包括：像素阵列(pixel array)，像素阵列包括若干阵列排布的像素单元(pixel cell or pixel unit)，单个像素单元往往采用3T(3晶体管)或4T(4晶体管)结构。

CMOS图像传感器中，有一类为背照式(Backside illuminated)图像传感器。现有背照式图像传感器的像素阵列中，单个像素单元的光电转换转元件接收外部光线，通过光电转换转化为载流子(电子或空穴，通常为电子)，通过转移晶体管(TX)将电荷转移至浮置扩散区(FD)，复位管用于复位浮置扩散区的电荷；浮置扩散区接源跟随管(SF)的栅极(gate terminal)，源跟随管的漏极(drain terminal)接电压信号，源级输出一个与浮置扩散区电位相关的电信号，通过后续的行选通管，选通该行将相关的电信号输出至位线(BL)上。现有技术中浮置扩散区一般位于衬底内部或衬底表面的外延层的内部，在满足工艺制程的基础上，会导致光电转换转区域与浮置扩散区之间具有较高的寄生电容；此外，当单个像素单元的光电转换转区域在收集的电荷过多时，可能会发生向邻近像素单元的光电转换区域迁移的浮散(blooming)过程，影响相邻像素单元的图像采集及处理。

实用新型内容

本实用新型解决的问题是提供一种背照式图像传感器及其形成方法，以防止背照式图像传感器发生浮散现象，提高图像传感器的性能。

为解决上述问题，本实用新型提供一种背照式图像传感器，包括：

像素阵列，所述像素阵列包括阵列排布的多个像素，所述像素包括光电二极管区域，所述光电二极管区域包括N型掺杂的电荷收集区域；

凸起结构，其高出于所述电荷收集区域对应的半导体表面，所述凸起结构全部为N型掺杂区域或靠近顶部的部分区域为N型掺杂区域，所述凸起结构适于抽取所述电荷收集区域中的溢出电荷。

可选的，所述凸起结构为单晶硅材质或多晶硅材质。

可选的，于所述凸起结构的N型掺杂区域加正压。

可选的，所述凸起结构高出所述电荷收集区域对应的半导体表面0.1μm～1.0μm。

可选的，所述凸起结构全部为N型掺杂区域时，所述N型掺杂区域还同时延伸至凸起结构下方的部分区域。

可选的，所述图像传感器还包括：

P型掺杂区域，其位于所述电荷收集区域与所述N型掺杂区域之间。

可选的，所述图像传感器还包括：

N型沟道区区域，位于所述N型掺杂区域与所述电荷收集区域之间，并连接这两个区域；

P型掺杂区域，位于所述N型沟道区区域的周边，用来限定所述N型沟道区区域的耗尽电压。

可选的，所述P型掺杂区域包括第一P型掺杂区域和第二P型掺杂区域，所述第一P型掺杂区域位于所述凸起结构下方的半导体衬底内，所述第二P型掺杂区域位于所述N型掺杂区与所述光电二极管感光区之间。

可选的，所述N型掺杂区域的掺杂浓度范围为1E16atom/cm³～1E18atom/cm³。

可选的，所述凸起结构的宽度范围为0.1μm～0.5μm。

与现有技术相比，本实用新型的技术方案具有以下优点：

本实用新型的技术方案中，通过在背照式图像传感器中设置高出于所述电荷收集区域对应的半导体表面的凸起结构，所述凸起结构全部为N型掺杂区域或靠近顶部的部分区域为N型掺杂区域，所述凸起结构适于抽取所述电荷收集区域中的溢出电荷，从而防止背照式图像传感器出现浮散现象，提高背照式图像传感器的性能。

附图说明

图1是本实用新型实施例所提供的背照式图像传感器立体示意图；

图2为图1所示背照式图像传感器沿A-A点划线并垂直半导体衬底上表面剖切得到的剖面示意图；

图3为图1所示背照式图像传感器沿B-B点划线并垂直半导体衬底上表面剖切得到的剖面示意图；

图4是本实用新型另一实施例所提供的另一种背照式图像传感器示意图；

图5是本实用新型另一实施例所提供的另一种背照式图像传感器示意图。

具体实施方式

现有背照式图像传感器存在图像浮散的缺陷。而所述图像浮散的原因是由于入射光的强度较大时，像素的光电二极管产生大量的光生载流子，造成部分光生载流子溢出，在像素单元区域内浮动，成为浮动的光生载流子，对像素的电信号产生干扰，从而产生图像浮散问题，从而导致图像传感器成像模糊。

为此，本实用新型提供一种背照式图像传感器，所述背照式图像传感器包括像素阵列，所述像素阵列包括阵列排布的多个像素，所述像素包括光电二极管区域，所述光电二极管区域包括N型掺杂的电荷收集区域；凸起结构，其高出于所述电荷收集区域对应的半导体表面，所述凸起结构全部为N型掺杂区域或靠近顶部的部分区域为N型掺杂区域，所述凸起结构适于抽取所述电荷收集区域中的溢出电荷。所述背照式图像传感器能够防止背照式图像传感器出现浮散现象，提高背照式图像传感器的性能。

为使本实用新型的上述目的、特征和优点能够更为明显易懂，下面结合附图对本实用新型的具体实施例做详细的说明。

本实用新型实施例提供一种背照式图像传感器，请结合参考图1至图3。其中，图1为背照式图像传感器的立体示意图，图2为图1所示背照式图像传感器沿A-A点划线并垂直半导体衬底100上表面剖切得到的剖面示意图，图3为图1所示背照式图像传感器沿B-B点划线并垂直半导体衬底100上表面剖切得到的剖面示意图。

所述背照式图像传感器包括半导体衬底100。半导体衬底100具有光电二极管感光区110(如图2所示)。光电二极管感光区110上方具有栅极(如图1所示)，所述栅极包括第一部分121和第二部分122。

本实施例中，半导体衬底100为硅衬底。在本实用新型的其它实施例中，半导体衬底100也可以为锗衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体上硅衬底，还可以是本领域技术人员公知的其他合适的半导体材料衬底。

本实施例中，栅极中第一部分121和第二部分122的材料均为多晶硅，并且第一部分121和第二部分122可以同时一体形成，但是，可以仅对第一部分121进行N型掺杂。整个栅极的平面形状呈不规则多边形(如图1所示)。

所述背照式图像传感器还包括像素阵列(未标注)，所述像素阵列包括阵列排布的多个像素(未标注)，所述像素包括光电二极管区域，而所述光电二极管区域包括上述光电二极管感光区110。

通常情况下，上述光电二极管感光区110为N型掺杂的电荷收集区域。即所述光电二极管区域包括N型掺杂的电荷收集区域。

所述N型掺杂的电荷收集区域亦即光电二极管所包括PN结的N型区，用来收集电荷。

同时，光电二极管区域还包括与N型掺杂的电荷收集区域对应的P型区。事实上，P型区可以包围整个N型区，或者说，整个N型区位于P型区内部。因此，在所述N型掺杂的电荷收集区域周围为P型区。进而可知，所述N型掺杂的电荷收集区域到制作光电二极管区域的半导体表面之间存在P型区(所述N型掺杂的电荷收集区域后续简称电荷收集区域)。

所述像素还可以包括低浓度N掺杂区130，以及位于光电二极管感光区110和低浓度N掺杂区130之间的转移晶体管。此外，所述像素还可以包括其它晶体管(未示出)。

图2中，光电二极管感光区110与低浓度N掺杂区130之间以虚线(未标注)隔开，以示区别。从中可以看到，栅极的第一部分121位于光电二极管感光区110上方，并有少部分位于低浓度N掺杂区130上方。

所述背照式图像传感器还包括位于低浓度N掺杂区130上表面的浮置扩散区140，浮置扩散区140呈凸起的柱状结构。浮置扩散区140大致位于低浓度N掺杂区130上表面中央。浮置扩散区140可以与其它电路电连接，从而将低浓度N掺杂区130与其它电路实现电连接。

需要说明的是，在本实用新型的其它实施例中，浮置扩散区可以延伸至图2所示柱状结构的下面表部分区域，即浮置扩散区不仅包括柱状结构所在区域，还包括柱状结构所在区域下方的部分半导体内。

如图1所示，四个所述像素共用一个低浓度N掺杂区130，亦即共用一个浮置扩散区140。即每四个呈两行两列排布的所述像素中，四个栅极的第一部分121共同围绕在一个低浓度N掺杂区130周边。四个像素中转移晶体管的栅极第一部分121均朝向低浓度N掺杂区130上表面的浮置扩散区140。

本实施例中，浮置扩散区140可以为单晶硅材质或者多晶硅材质。

请结合参考图1和图3，所述背照式图像传感器还包括凸起结构150。凸起结构150高出于所述电荷收集区域对应的半导体100上表面。也就是说，凸起结构150可以制作在各光电二极管感光区110以及它们之间的半导体衬底100上表面。

凸起结构150适于抽取光电二极管感光区110中所述电荷收集区域的溢出电荷。由于凸起结构150适于抽取光电二极管感光区110中所述电荷收集区域的溢出电荷，因而能够防止所述背照式图像传感器的像素发生浮散现象，从而能够提高所述背照式图像传感器的性能。

本实施例中，凸起结构150也可以为单晶硅材质或者多晶硅材质。并且，可以在形成浮置扩散区140时，同时形成凸起结构150。但是，浮置扩散区140和凸起结构150也可以分别形成。

本实施例中，凸起结构150可以具有从顶部至底部浓度呈阶梯递减的N型掺杂。也就是说，凸起结构150的最顶部可以具有相对最浓的N型掺杂，凸起结构150的最底部可以具有相对最轻的N型掺杂，而它们之间的N型掺杂浓度可以呈逐渐变化。这种掺杂情形有助于凸起结构150抽取光电二极管感光区110中的溢出电荷(即电荷收集区域产生的溢出电荷)。

需要说明的是，在本实用新型的其它实施例中，凸起结构可以仅靠近顶部的部分区域为N型掺杂区域，其中，所述靠近顶部的部分区域可以占凸起结构整体厚度的1/3至3/4，具体例如1/3、1/2、2/3或3/4等。

请继续参考图3，所述背照式图像传感器还包括第一P型掺杂区域170，第一P型掺杂区域170位于凸起结构150下方的半导体衬底100内。

本实施例中，第一P型掺杂区域170的掺杂浓度范围可以为1E16atom/cm³～1E18atom/cm³。第一P型掺杂区域170的掺杂考虑的是保证将光电二极管感光区110进行隔离，防止在未进行溢出电荷抽取操作时，正常的光电荷进入到凸起结构150中。同时，需要保证第一P型掺杂区域170的形成不影响到其它结构。因此，本实施例将第一P型掺杂区域170的掺杂浓度范围设置在1E16atom/cm³～1E18atom/cm³。

本实施例中，凸起结构150的宽度W(如图3所示)范围为0.1μm～0.5μm。凸起结构150的宽度W影响到凸起结构150的面积大小。凸起结构150的宽度W在0.1μm以上，以保证凸起结构150的面积能够较大，保证凸起结构150能够与后续制作的导电结构(所述导电结构用于施加电压)形成良好的接触，以有利于后续对溢出电荷的抽取。同时，各像素之间的半导体衬底100空白区域(空白区域指未制作器件的区域)较小，而在凸起结构150尽量设置在相应的空白区域中，因此，设置凸起结构150的宽度W在0.5μm以下，以更好地保证凸起结构150的制作不影响到其它结构，例如不影响光电二极管感光区110的感光效率，并且防止凸起结构150产生较大寄生电容。

本实施例中，凸起结构150的高度范围可以为0.1μm～1.0μm。凸起结构150的高度是影响其对溢出电荷抽取能力的重要因素。如果凸起结构150的高度太大，后续所加正压无法较好地作用在由第一P型掺杂区域170和凸起结构150构成的PN结中，因此，抽取效果不佳。并且，如果凸起结构150的高度太大，凸起结构150的制作难度增大，对凸起结构150的掺杂工艺也难以进行。因此，需要控制凸起结构150的高度在1.0μm以下。但是，如果凸起结构150的高度太小，电压形成的电场会直接作用在光电二极管感光区110，从而导致在没有出现溢出电荷的情况下，光电二极管感光区110内的正常光电子仍然被“吸入”第一P型掺杂区域170的情况，导致暗电流上升。因此，设置凸起结构150的高度在0.1μm以上。

请继续参考图3，所述背照式图像传感器还包括N型掺杂区域160(也可以参考图1)，N型掺杂区域160位于半导体衬底100内且连接凸起结构150，或者说，N型掺杂区域160为凸起结构150延伸到其下方半导体衬底100的部分。由于N型掺杂区域160位于半导体衬底100内且连接凸起结构150，因此，N型掺杂区域160可以扩大凸起结构150的范围。N型掺杂区域160和凸起结构150作为PN结中的N型半导体区域，而第一P型掺杂区域170则为PN结中的P型半导体区域。此PN结在凸起结构150加正压时导通，从而将光电二极管感光区110产生的溢出电荷跃过第一P型掺杂区域170，而到达N型掺杂区域160，进而被凸起结构150所加正(电)压抽走。

图3中，凸起结构150与N型掺杂区域160之间以虚线(未标注)隔开，以示区别。

本实施例中，N型掺杂区域160位于凸起结构150底部，并且，N型掺杂区域160被第一P型掺杂区域170包围。这种情况下，第一P型掺杂区域170范围较大，溢出电荷容易进入到第一P型掺杂区域170而被抽走。

本实施例中，第一P型掺杂区域170的厚度范围为0.5μm～3.0μm。由于本实施例所提供的背照式图像传感器，因此，整个半导体衬底100的厚度通常也较小，例如为3.5μm～4.0μm，此时，设置第一P型掺杂区域170的厚度范围为0.5μm～3.0μm可以保证第一P型掺杂区域170能够在足够范围内保证光电二极管感光区110和N型掺杂区域160隔开。并且，在0.5μm～3.0μm的厚度范围内，整个第一P型掺杂区域170较大，从而保证光电二极管感光区110中的正常光电荷不进入N型掺杂区域260。

本实施例中，第一P型掺杂区域170到凸起结构150底部的距离范围为0μm，即第一P型掺杂区域170直接从半导体衬底100的上表面开始，延伸到凸起结构150下方一定深度(具体深度为第一P型掺杂区域170的厚度)。需要说明的是，在本实用新型的其它实施例中，第一P型掺杂区域170也可以离凸起结构150底部具有一定距离，此距离可以为0μm～0.5μm，只需保证第一P型掺杂区域170能够与N型掺杂区域160和凸起结构150形成PN结。

本实施例中，N型掺杂区域160的厚度范围为0.05μm～0.50μm。N型掺杂区域160是与第一P型掺杂区域170构成PN结的N型半导体区域，一方面它与凸起结构150的底部直接连接，另一方面，至少它的底部与第一P型掺杂区域170连接。因此，为了保证第一P型掺杂区域170具有较大厚度(第一P型掺杂区域170具有较大厚度有利于保护正常光电荷)，N型掺杂区域160的厚度控制在较小的范围内，因此，N型掺杂区域160的厚度通常设置为小于0.50μm。但是，另一方面，N型掺杂区域160也需要具有一定的厚度，以保证相应的PN结具有较高的电流导通能力，因此，设置N型掺杂区域160的厚度在0.05μm以上。

本实施例中，N型掺杂区域160的掺杂浓度范围是1E16atom/cm³～1E18atom/cm³。此掺杂浓度范围与第一P型掺杂区域170的掺杂浓度范围相等。因此，N型掺杂区域160与第一P型掺杂区域170的掺杂浓度基本相等，从而保证它们之间形成的PN结较为稳定。

本实施例中，N型掺杂区域160的宽度比凸起结构150的宽度W大0.05μm～0.3μm。N型掺杂区域160比凸起结构150宽，有助于增大上述PN结的大小，从而提高溢出电荷抽取能力。但是，为了防止N型掺杂区域160太大而直接与光电二极管感光区110相连，需要将N型掺杂区域160的宽度控制在一定范围内，因此，设置N型掺杂区域160的宽度比凸起结构150的宽度大0.05μm～0.3μm。

本实施例中，可以于凸起结构150加可调的正压。所述正压的大小可以为0.5V～3.0V。所述正压的大小同样是考虑到既保证能够通过凸起结构150抽取溢出电荷，又不影响光电二极管感光区110内的正常电荷。

本实施例中，第一P型掺杂区域170直接从半导体衬底100上表面开始向下延伸，并且第一P型掺杂区域170与光电二极管感光区110相邻。这种设置可以使得在凸起结构150加相应正压时，光电二极管感光区110所产生溢出电荷就能够被第一P型掺杂区域170“吸入”，即溢出电荷在电势差作用下流入第一P型掺杂区域170，并从第一P型掺杂区域170被抽到N型掺杂区域160，再进一步到达凸起结构150而被抽走。并且由于仅形成一个第一P型掺杂区域170，制作工艺简单，工艺成本低。

本实施例所提供的背照式图像传感器中，通过设置凸起结构150，以及与凸起结构150下方半导体衬底100内的第一P型掺杂区域170和N型掺杂区域160，使得所述背照式图像传感器具有能够抽取溢出电荷的能力，从而使所述背照式图像传感器性能提高。

本实施例所提供的背照式图像传感器中，在呈两行两列的四个像素组成的像素组合中，所述像素组合的两侧各有一个凸起结构150，如图1所示。由以上分析可知，一个凸起结构150意味着一个溢出电荷抽取位置。而平均下来，本实施例中，每两个像素对应一个凸起结构150，并且各凸起结构150位置分布均匀，因此，所述背照式图像传感器能够较好地克服浮散现象，性能得到大幅提高。

需要说明的是，在本实用新型的其它实施例中，在呈两行两列的四个像素组成的像素组合中，也可以在所述像素组合的四侧各设置有一个凸起结构，并在所述凸起结构下方设置第一P型掺杂区域和N型掺杂区域等结构以形成溢出电荷抽取系统。此时，每像素对应一个凸起结构，并且各凸起结构位置分布均匀且密集，因此，所述背照式图像传感器能够更好地克服浮散现象。在本实用新型另外一些实施例中，像素的组合方式也可以不同，例如两个像素共用一个浮置扩散区，形成一个像素组合，或者每个像素单独具有一个浮置扩散区。此时，也可以相应地在每个所述像素组合或每个像素之间制作一个或多个由凸起结构、第一P型掺杂区域和N型掺杂区域等结构形成的电荷抽取系统。本实用新型对此不作限定。

本实用新型另一实施例提供另一种背照式图像传感器，请参考图4。图4中仅示出了所述背照式图像传感器的局部剖面结构，并且参考图3可知，图4为所述背照式图像传感器在凸起结构及其周边位置的剖面示意图。更多有关本实施例背照式图像传感器的结构内容可参考前述实施例相应内容。

请参考图4，所述背照式图像传感器包括半导体衬底200。半导体衬底200具有光电二极管感光区(未标注)。光电二极管感光区上方具有栅极220。

本实施例中，半导体衬底200为硅衬底。在本实用新型的其它实施例中，半导体衬底200也可以为锗衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体上硅衬底，还可以是本领域技术人员公知的其他合适的半导体材料衬底。

所述背照式图像传感器还包括像素阵列(未示出)，所述像素阵列包括阵列排布的多个像素(图4显示了一个像素的部分结构)，所述像素包括上述光电二极管感光区。所述像素还包括浮置扩散区(未示出)和转移晶体管(栅极220为所述转移晶体管的一部分)。此外，所述像素还包括其它晶体管(未示出)。

本实施例中，多个所述像素可以共用一个所述浮置扩散区，也可以是一个所述像素具有一个所述浮置扩散区。并且，可以如前述实施例所述，每四个呈两行两列排布的所述像素共用一个所述浮置扩散区，而所述浮置扩散区呈柱状结构(未示出)。

本实施例中，所述柱状结构可以为单晶硅材质或者多晶硅材质。

请参考图4，所述背照式图像传感器还包括凸起结构250。凸起结构250高出于电荷收集区域对应的半导体表面，亦即半导体衬底200表面。凸起结构250适于抽取所述电荷收集区域中的溢出电荷，即适于抽取光电二极管感光区中的溢出电荷。由于凸起结构250适于抽取光电二极管感光区中的溢出电荷，因而能够防止所述背照式图像传感器的像素发生浮散现象，从而能够提高所述背照式图像传感器的性能。

本实施例中，凸起结构250也可以为单晶硅材质或者多晶硅材质。并且，可以在形成所述柱状结构时，同时形成凸起结构250。但是，所述柱状结构和凸起结构250也可以分别形成。

本实施例中，凸起结构250具有从顶部至底部浓度呈阶梯递减的N型掺杂。也就是说，凸起结构250的最顶部具有相对最浓的N型掺杂，凸起结构250的最底部具有相对最轻的N型掺杂，而它们之间的N型掺杂浓度呈逐渐变化。这种掺杂情形有助于凸起结构250抽取光电二极管感光区中的溢出电荷。

需要说明的是，在本实用新型的其它实施例中，当所述凸起结构全部为N型掺杂区域时，所述N型掺杂区域还同时延伸至凸起结构下方的部分区域。

请继续参考图4，所述背照式图像传感器还包括第一P型掺杂区域270，第一P型掺杂区域270位于凸起结构250下方的半导体衬底200内。

本实施例中，第一P型掺杂区域270的掺杂浓度范围可以为1E16atom/cm³～1E18atom/cm³。第一P型掺杂区域270的掺杂考虑的是保证将所述光电二极管感光区进行隔离，防止在未进行溢出电荷抽取操作时，正常的光电荷进入到凸起结构250中。同时，需要保证第一P型掺杂区域270的形成不影响到其它结构。因此，本实施例将第一P型掺杂区域270的掺杂浓度范围设置在1E16atom/cm³～1E18atom/cm³。

本实施例中，凸起结构250的宽度(未标注)范围为0.1μm～0.5μm。凸起结构250的宽度影响到凸起结构250的面积大小。凸起结构250的宽度在0.1μm以上，以保证凸起结构250的面积能够较大，从而保证凸起结构250能够与导电结构形成良好的接触，以有利于后续对溢出电荷的抽取。同时，各像素之间的半导体衬底200空白区域(空白区域指未制作器件的区域)较小，而凸起结构250需要设置在相应的空白区域中，因此，设置凸起结构250的宽度在0.5μm以下，以保证凸起结构250的制作不影响到其它结构，例如不影响光电二极管感光区的感光面积，并且防止凸起结构250产生较大寄生电容。

本实施例中，凸起结构250的高度范围可以为0.1μm～1.0μm。凸起结构250的高度是影响其对溢出电荷抽取能力的重要因素。如果凸起结构250的高度太大，后续所加正压无法较好地作用在由第一P型掺杂区域270和凸起结构250构成的PN结中，因此，抽取效果不佳。并且，如果凸起结构250的高度太大，凸起结构250的制作难度增大，对凸起结构250的掺杂工艺也难以进行。因此，需要控制凸起结构250的高度在1.0μm以下。但是，如果凸起结构250的高度太小，电压形成的电场会直接作用在光电二极管感光区，从而导致在没有出现溢出电荷的情况下，光电二极管感光区内的正常光电子仍然被“吸入”第一P型掺杂区域270的情况，导致暗电流上升。因此，设置凸起结构250的高度在0.1μm以上。

请继续参考图4，所述背照式图像传感器还包括N型掺杂区域260，N型掺杂区域260位于半导体衬底200内且连接凸起结构250。在凸起结构250加正压时，将使得光电二极管感光区产生的溢出电荷跃过第一P型掺杂区域270，而到达N型掺杂区域260，进而被凸起结构250所加正电压抽走。

本实施例中，N型掺杂区域260位于凸起结构250底部下方。而第一P型掺杂区域270位于N型掺杂区域260底部。

需要说明的是，在本实用新型的其它实施例中，N型掺杂区域也可以部分延伸至凸起结构底部的部分区域，例如凸起结构底部占整体高度四分之一或五分之一的部分也作为N型掺杂区域的一部分。

本实施例中，第一P型掺杂区域270的厚度范围为0.5μm～3.0μm。由于本实施例所提供的背照式图像传感器，因此，整个半导体衬底200的厚度通常也较小，例如为3.5μm～4.0μm，此时，设置第一P型掺杂区域270的厚度范围为0.5μm～3.0μm可以保证第一P型掺杂区域270能够在足够范围内保证所述光电二极管感光区中的正常光电荷不进入N型掺杂区域260。

本实施例中，第一P型掺杂区域270到凸起结构250底部的距离范围恰好为N型掺杂区域260的厚度范围。即第一P型掺杂区域270从N型掺杂区域260底部开始，延伸到凸起结构250下方一定深度(具体深度为第一P型掺杂区域270的厚度)。

需要说明的是，在本实用新型的其它实施例中，第一P型掺杂区域270也可以离凸起结构250底部具有一定距离，此距离可以为0μm～0.5μm，只需保证第一P型掺杂区域270能够与N型掺杂区域260和凸起结构250形成PN结。也就是说，此时只需要保证N型掺杂区域260和第一P型掺杂区域270相邻。

本实施例中，N型掺杂区域260的厚度范围为0.05μm～0.50μm。N型掺杂区域260是与第一P型掺杂区域270构成PN结的N型半导体区域，一方面它与凸起结构250的底部直接连接，另一方面，至少它的底部与第一P型掺杂区域270连接。因此，为了保证第一P型掺杂区域270具有较大厚度(第一P型掺杂区域270具有较大厚度有利于保护正常光电荷)，N型掺杂区域260的厚度控制在较小的范围内，因此，N型掺杂区域260的厚度通常设置为小于0.50μm。但是，另一方面，N型掺杂区域260也需要具有一定的厚度，以保证相应的PN结具有较高的电流导通能力，因此，设置N型掺杂区域260的厚度在0.05μm以上。

本实施例中，N型掺杂区域260的掺杂浓度范围是1E16atom/cm³～1E18atom/cm³。此掺杂浓度范围与第一P型掺杂区域270的掺杂浓度范围相等。因此，N型掺杂区域260与第一P型掺杂区域270的掺杂浓度基本相等，从而保证它们之间形成的PN结性能较为稳定。

本实施例中，N型掺杂区域260的宽度比凸起结构250的宽度大0.05μm～0.3μm。N型掺杂区域260比凸起结构250宽，有助于增大上述PN结的大小，从而提高溢出电荷抽取能力。但是，为了防止N型掺杂区域260太大而直接与光电二极管感光区相邻，需要将N型掺杂区域260的宽度控制在一定范围内，因此，设置N型掺杂区域260的宽度比凸起结构250的宽度大0.05μm～0.3μm。

本实施例中，可以于凸起结构250加可调的正压。所述正压的大小可以为0.5V～3.0V。所述正压的大小同样是考虑到既保证能够通过凸起结构250抽取溢出电荷，又不影响光电二极管感光区内的正常电荷。

请继续参考图4，所述背照式图像传感器还包括第二P型掺杂区域280，第二P型掺杂区域280位于N型掺杂区260与所述光电二极管感光区之间，并且第二P型掺杂区域280靠近半导体衬底上表面。

本实施例中，第二P型掺杂区域280的掺杂浓度范围为1E16atom/cm³～1E18atom/cm³。第二P型掺杂区域280的掺杂浓度范围与第一P型掺杂区域270的掺杂浓度范围相等，因此，第二P型掺杂区域280的具体掺杂浓度与第一P型掺杂区域270的具体掺杂浓度大致相等，这是因为，两者的作用都是为了抽取溢出电荷，而在1E16atom/cm³～1E18atom/cm³的掺杂浓度范围内，能够较好地满足相应的要求。

本实施例中，第二P型掺杂区域280的厚度范围为0μm～0.5μm。并且，前面已经知道，第二P型掺杂区域280的厚度从半导体衬底的上表面开始往下延伸，可见，第二P型掺杂区域280集中在靠近半导体衬底上表面的位置。第二P型掺杂区域280也与N型掺杂区260相连，从而构成另一个PN结，用于抽取溢出电荷。

本实施例中，由于第二P型掺杂区域280和第一P型掺杂区域270位于半导体衬底的上下位置，它们之间还会形成一个通道(未标注)。此通道的电势高于第一P型掺杂区域270和第二P型掺杂区域280和电势，因此，如果产生溢出电荷，这此溢出电荷会优先从此通道到达N型掺杂区域260，并进一步被凸起结构250所加正电压抽走。

需要说明的是，本实用新型的其它实施例中，也可以包括一个或多个P型掺杂区域，所述P型掺杂区域位于所述电荷收集区域与所述N型掺杂区域之间。

本实施例所提供的背照式图像传感器中，通过设置凸起结构250，以及与凸起结构250下方半导体衬底200内的第一P型掺杂区域270、第二P型掺杂区域280和N型掺杂区域260，使得所述背照式图像传感器具有能够抽取溢出电荷的能力，从而使所述背照式图像传感器性能提高。

本实用新型另一实施例提供另一种背照式图像传感器，请参考图5。图5中仅示出了所述背照式图像传感器的局部剖面结构，并且参考图3可知，图5为所述背照式图像传感器在凸起结构及其周边位置的剖面示意图。更多有关本实施例背照式图像传感器的结构内容可参考前述实施例相应内容。

请参考图5，所述背照式图像传感器包括半导体衬底300。半导体衬底300具有光电二极管感光区(未标注)。光电二极管感光区上方具有栅极320。

本实施例中，半导体衬底300为硅衬底。在本实用新型的其它实施例中，半导体衬底300也可以为锗衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体上硅衬底，还可以是本领域技术人员公知的其他合适的半导体材料衬底。

所述背照式图像传感器还包括像素阵列(未示出)，所述像素阵列包括阵列排布的多个像素(图5显示了一个像素的部分结构)，所述像素包括上述光电二极管感光区。所述像素还包括浮置扩散区(未示出)和转移晶体管(栅极320为所述转移晶体管的一部分)。此外，所述像素还包括其它晶体管(未示出)。

请参考图5，所述背照式图像传感器还包括凸起结构350。凸起结构350高出于电荷收集区域对应的半导体表面，亦即半导体衬底300表面。凸起结构350适于抽取所述电荷收集区域中的溢出电荷，即适于抽取光电二极管感光区中的溢出电荷。由于凸起结构350适于抽取光电二极管感光区中的溢出电荷，因而能够防止所述背照式图像传感器的像素发生浮散现象，从而能够提高所述背照式图像传感器的性能。

本实施例中，凸起结构350也可以为单晶硅材质或者多晶硅材质。并且，可以在形成所述柱状结构时，同时形成凸起结构350。但是，所述柱状结构和凸起结构350也可以分别形成。

本实施例中，凸起结构350具有从顶部至底部浓度呈阶梯递减的N型掺杂。也就是说，凸起结构350的最顶部具有相对最浓的N型掺杂，凸起结构350的最底部具有相对最轻的N型掺杂，而它们之间的N型掺杂浓度呈逐渐变化。这种掺杂情形有助于凸起结构350抽取光电二极管感光区中的溢出电荷。

请继续参考图5，所述背照式图像传感器还包括第一P型掺杂区域370，第一P型掺杂区域370位于凸起结构350下方的半导体衬底300内。

本实施例中，第一P型掺杂区域370的掺杂浓度范围可以为1E16atom/cm³～1E18atom/cm³。第一P型掺杂区域370的掺杂考虑的是保证将所述光电二极管感光区进行隔离，防止在未进行溢出电荷抽取操作时，正常的光电荷进入到凸起结构350中。同时，需要保证第一P型掺杂区域370的形成不影响到其它结构。因此，本实施例将第一P型掺杂区域370的掺杂浓度范围设置在1E16atom/cm³～1E18atom/cm³。

本实施例中，凸起结构350的宽度(未标注)范围为0.1μm～0.5μm。凸起结构350的宽度影响到凸起结构350的面积大小。凸起结构350的宽度在0.1μm以上，以保证凸起结构350的面积能够较大，从而保证凸起结构350能够与导电结构形成良好的接触，以有利于后续对溢出电荷的抽取。同时，各像素之间的半导体衬底300空白区域(空白区域指未制作器件的区域)较小，而凸起结构350需要设置在相应的空白区域中，因此，设置凸起结构350的宽度在0.5μm以下，以保证凸起结构350的制作不影响到其它结构，例如不影响光电二极管感光区的感光面积，并且防止凸起结构350产生较大寄生电容。

本实施例中，凸起结构350的高度范围可以为0.1μm～1.0μm。凸起结构350的高度是影响其对溢出电荷抽取能力的重要因素。如果凸起结构350的高度太大，后续所加正压无法较好地作用在由第一P型掺杂区域370和凸起结构350构成的PN结中，因此，抽取效果不佳。并且，如果凸起结构350的高度太大，凸起结构350的制作难度增大，对凸起结构350的掺杂工艺也难以进行。因此，需要控制凸起结构350的高度在1.0μm以下。但是，如果凸起结构350的高度太小，电压形成的电场会直接作用在光电二极管感光区，从而导致在没有出现溢出电荷的情况下，光电二极管感光区内的正常光电子仍然被“吸入”第一P型掺杂区域370的情况，导致暗电流上升。因此，设置凸起结构350的高度在0.1μm以上。

请继续参考图5，所述背照式图像传感器还包括N型掺杂区域360，N型掺杂区域360位于半导体衬底300内且连接凸起结构350。

本实施例中，凸起结构350内的N型掺杂浓度可以高于N型掺杂区域360的掺杂浓度，从而更加有利用溢出电荷的抽取。

在凸起结构350加正压时，将使得光电二极管感光区产生的溢出电荷跃过第一P型掺杂区域370，而到达N型掺杂区域360，进而被凸起结构350所加正电压抽走。

本实施例中，N型掺杂区域360位于凸起结构350底部下方。而第一P型掺杂区域370位于N型掺杂区域360底部。

本实施例中，第一P型掺杂区域370的厚度范围为0.5μm～3.0μm。由于本实施例所提供的背照式图像传感器，因此，整个半导体衬底300的厚度通常也较小，例如为3.5μm～4.0μm，此时，设置第一P型掺杂区域370的厚度范围为0.5μm～3.0μm可以保证第一P型掺杂区域370能够在足够范围内保证所述光电二极管感光区中的正常光电荷不进入N型掺杂区域360。

本实施例中，第一P型掺杂区域370到凸起结构350底部的距离范围恰好为N型掺杂区域360的厚度范围。即第一P型掺杂区域370从N型掺杂区域360底部开始，延伸到凸起结构350下方一定深度(具体深度为第一P型掺杂区域370的厚度)。

需要说明的是，在本实用新型的其它实施例中，第一P型掺杂区域370也可以离凸起结构350底部具有一定距离，此距离可以为0μm～0.5μm，只需保证第一P型掺杂区域370能够与N型掺杂区域360和凸起结构350形成PN结。也就是说，此时只需要保证N型掺杂区域360和第一P型掺杂区域370相邻。

本实施例中，N型掺杂区域360的厚度范围为0.05μm～0.50μm。N型掺杂区域360是与第一P型掺杂区域370构成PN结的N型半导体区域，一方面它与凸起结构350的底部直接连接，另一方面，至少它的底部与第一P型掺杂区域370连接。因此，为了保证第一P型掺杂区域370具有较大厚度(第一P型掺杂区域370具有较大厚度有利于保护正常光电荷)，N型掺杂区域360的厚度控制在较小的范围内，因此，N型掺杂区域360的厚度通常设置为小于0.50μm。但是，另一方面，N型掺杂区域360也需要具有一定的厚度，以保证相应的PN结具有较高的电流导通能力，因此，设置N型掺杂区域360的厚度在0.05μm以上。

本实施例中，N型掺杂区域360的掺杂浓度范围是1E16atom/cm³～1E18atom/cm³。此掺杂浓度范围与第一P型掺杂区域370的掺杂浓度范围相等。因此，N型掺杂区域360与第一P型掺杂区域370的掺杂浓度基本相等，从而保证它们之间形成的PN结性能较为稳定。

本实施例中，N型掺杂区域360的宽度比凸起结构350的宽度大0.05μm～0.3μm。N型掺杂区域360比凸起结构350宽，有助于增大上述PN结的大小，从而提高溢出电荷抽取能力。但是，为了防止N型掺杂区域360太大而直接与光电二极管感光区相邻，需要将N型掺杂区域360的宽度控制在一定范围内，因此，设置N型掺杂区域360的宽度比凸起结构350的宽度大0.05μm～0.3μm。

本实施例中，可以于凸起结构350加可调的正压。所述正压的大小可以为0.5V～3.0V。所述正压的大小同样是考虑到既保证能够通过凸起结构350抽取溢出电荷，又不影响光电二极管感光区内的正常电荷。

请继续参考图5，所述背照式图像传感器还包括第二P型掺杂区域380，第二P型掺杂区域380位于N型掺杂区360与所述光电二极管感光区之间，并且第二P型掺杂区域380靠近半导体衬底上表面。

本实施例中，第二P型掺杂区域380的掺杂浓度范围为1E16atom/cm³～1E18atom/cm³。第二P型掺杂区域380的掺杂浓度范围与第一P型掺杂区域370的掺杂浓度范围相等，因此，第二P型掺杂区域380的具体掺杂浓度与第一P型掺杂区域370的具体掺杂浓度大致相等，这是因为，两者的作用都是为了抽取溢出电荷，而在1E16atom/cm³～1E18atom/cm³的掺杂浓度范围内，能够较好地满足相应的要求。

本实施例中，第二P型掺杂区域380的厚度范围为0μm～0.5μm。并且，前面已经知道，第二P型掺杂区域380的厚度从半导体衬底的上表面开始往下延伸，可见，第二P型掺杂区域380集中在靠近半导体衬底上表面的位置。第二P型掺杂区域380也与N型掺杂区360相连，从而构成另一个PN结，用于抽取溢出电荷。

本实施例中，由于第二P型掺杂区域380和第一P型掺杂区域370位于半导体衬底的上下位置，而其它区域均为N型掺杂，并且掺杂浓度可以与N型掺杂区域360大致相等。因此，当抽取多余电荷时，第一P型掺杂区域370和第二P型掺杂区域380之间的区域发生耗尽，形成耗尽通道，此通道的电势高于第一P型掺杂区域370和第二P型掺杂区域380和电势，因此，如果产生溢出电荷，这此溢出电荷会优先从此通道到达N型掺杂区域360，并进一步被凸起结构350所加正电压抽走。从而提高所述背照式图像传感器的溢出电荷抽取能力。

本实施例所提供的背照式图像传感器中，通过设置凸起结构350，以及与凸起结构350下方半导体衬底300内的第一P型掺杂区域370、第二P型掺杂区域380和N型掺杂区域360，使得所述背照式图像传感器具有能够抽取溢出电荷的能力，从而使所述背照式图像传感器性能提高。

虽然本实用新型披露如上，但本实用新型并非限定于此。任何本领域技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与修改，因此本实用新型的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种背照式图像传感器，其特征在于，包括：

2.如权利要求1所述的图像传感器，其特征在于，所述凸起结构为单晶硅材质或多晶硅材质。

3.如权利要求1所述的图像传感器，其特征在于，于所述凸起结构的N型掺杂区域加正压。

4.如权利要求1所述的图像传感器，其特征在于，所述凸起结构高出所述电荷收集区域对应的半导体表面0.1μm～1.0μm。

5.如权利要求1所述的图像传感器，其特征在于，所述凸起结构全部为N型掺杂区域时，所述N型掺杂区域还同时延伸至凸起结构下方的部分区域。

6.如权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括：

7.如权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括：

8.如权利要求7所述的图像传感器，其特征在于，所述P型掺杂区域包括第一P型掺杂区域和第二P型掺杂区域，所述第一P型掺杂区域位于所述凸起结构下方的半导体衬底内，所述第二P型掺杂区域位于所述N型掺杂区与所述光电二极管感光区之间。

9.如权利要求1所述的图像传感器，其特征在于，所述N型掺杂区域的掺杂浓度范围为1E16atom/cm³～1E18atom/cm³。

10.如权利要求1所述的图像传感器，其特征在于，所述凸起结构的宽度范围为0.1μm～0.5μm。