CN111540758B - 基于复合介质栅横向耗尽的光敏探测器及其方法 - Google Patents

基于复合介质栅横向耗尽的光敏探测器及其方法 Download PDF

Info

Publication number
CN111540758B
CN111540758B CN202010384628.1A CN202010384628A CN111540758B CN 111540758 B CN111540758 B CN 111540758B CN 202010384628 A CN202010384628 A CN 202010384628A CN 111540758 B CN111540758 B CN 111540758B
Authority
CN
China
Prior art keywords
gate
composite dielectric
substrate
mos capacitor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010384628.1A
Other languages
English (en)
Other versions
CN111540758A (zh
Inventor
闫锋
沈凡翔
李张南
王子豪
王凯
顾郅扬
胡心怡
柴智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202010384628.1A priority Critical patent/CN111540758B/zh
Publication of CN111540758A publication Critical patent/CN111540758A/zh
Application granted granted Critical
Publication of CN111540758B publication Critical patent/CN111540758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种基于复合介质栅横向耗尽的光敏探测器及其方法。其探测器的单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容和复合介质栅晶体管，复合介质栅晶体管包括源漏区、第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅极；复合介质栅MOS电容在衬底上依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅极，第一浮栅与第二浮栅相连；复合介质栅MOS电容的衬底中设有N或N‑型感光区域；感光区域的四周设有P或P+型隔离区，用于将复合介质栅晶体管与复合介质栅MOS电容分隔开。本发明能够提高探测器的量子效率、扩大光响应的波长范围和减小表面能级产生复合导致的噪声。

Description

基于复合介质栅横向耗尽的光敏探测器及其方法
技术领域
本发明涉及成像探测器件，尤其是红外、可见光波段至紫外波段的成像探测器件的结构、工作机制，具体涉及一种基于复合介质栅横向耗尽的光敏探测器及其方法。
背景技术
CCD和CMOS-APS是当前最为常见的两种成像器件。较早出现的CCD，其基本结构是一组组串联而成的MOS电容，通过MOS电容上的脉冲时序控制半导体表面势阱的产生和变化，以此实现光生电荷的存储和转移读出，这种方法造成CCD的成像速度较慢，同时CCD对工艺的要求极高，使其成品率低，成本较大。CMOS-APS通常由一个感光二极管和三至六个晶体管组成，采用更多晶体管意味着具备更加复杂的功能，CMOS-APS采用X-Y寻址方式读取信号，因此其成像速度较CCD快，同时CMOS-APS与CMOS工艺兼容，易于与外围电路整合，但因其像元中包含多个晶体管，其像元的填充系数低，这使得CMOS-APS的满阱电荷量低，为保证高的成像质量，像元尺寸很难进一步缩小。
在已有专利CN201210442007.X中，提出了一种基于复合介质栅MOSFET的双晶体管光敏探测器，该探测器既提高了成像质量，又缩小了像元尺寸。但为了获得更大更深的耗尽区，以获得更高更广波段的光响应，该双晶体管光敏探测器需要在栅衬加较大的正偏压，不利于系统的实现，其安全性以及可靠性也很难存在保障。特别是在P型感光区域加入隔离注入后，由于隔离为P+型离子注入，在工作过程中，会有限将该隔离耗尽，导致无法产生足够深度的耗尽区，响应波长的范围受到严重制约。
发明内容
针对以上现有探测器中存在的技术问题，本发明提出一种通过横向电场产生耗尽区的光敏探测器及其方法，旨在提高探测器的量子效率、扩大光响应的波长范围和减小表面能级产生复合导致的噪声。
为实现上述发明目的，本发明探测器采用的技术方案如下：
基于复合介质栅横向耗尽的光敏探测器，探测器的单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容和复合介质栅晶体管，其中，复合介质栅晶体管包括源漏区、第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅极；复合介质栅MOS电容在衬底上依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅极，所述第一浮栅与第二浮栅相连；所述复合介质栅MOS电容的衬底中设有N或N-型感光区域；所述感光区域的四周设有P或P+型隔离区，用于将所述复合介质栅晶体管与复合介质栅MOS电容分隔开。
进一步地，所述隔离区与感光区域交界处还设有P或P-型补偿区。
进一步地，所述隔离区在衬底中的深度大于衬底中感光区域的深度。
进一步地，所述隔离区采用正面深槽隔离区，或者采用正面为浅槽隔离区且背面为深槽隔离区。
进一步地，所述隔离区的表面由P或P+型掺杂包裹。
进一步地，所述隔离区中填充氧化铝或者氧化钛。
进一步地，所述第一底层绝缘介质层与第二底层绝缘介质层相连，所述第一顶层绝缘介质层和第二顶层绝缘介质层相连，所述第一控制栅极和第二控制栅极相连。
本发明基于复合介质栅横向耗尽的光敏探测器的工作方法，包括如下步骤：
(1)光电子的产生：在所述复合介质栅MOS电容的控制栅极上加正压，衬底上加负压，N或N-型感光区域因与P或P+型隔离区的横向电场被全部耗尽，产生光生电子空穴对；
(2)光电子的收集：产生的电子空穴对，在控制栅和衬底垂直方向电场的作用下，光电子被收集到复合介质栅MOS电容下方；
(3)光电子的读出：被收集的光电子改变复合介质栅MOS电容部分的表面势，进而改变MOS电容的浮栅电势，相当于改变了复合介质栅晶体管部分的阈值电压；
(4)光电子的复位：在所述复合介质栅MOS电容的控制栅极加负偏压，衬底和复合介质栅晶体管的源极都接地，一定时间后，原先步骤(2)收集积累的光电子从衬底和隔离区漏走或复合。
本发明产生用于产生和收集光电子的机理如下：在MOS电容的控制栅加正压，衬底加负压。位于MOS电容周围的P/P+隔离区由于是重掺杂并且有一定的厚度，其电压值与衬底电压相同，都为负压，而P/P+隔离区中间的N/N-感光区域在控制栅的影响下则为正压。此时P/P+隔离区和N/N-区域所形成的PN结反偏，并且将除P+以外的全部区域耗尽，产生足够深的耗尽区。产生后的光电子又在控制栅电压也就是垂直方向电场的作用下，被收集到MOS电容部分的表面。
本发明通过横向电场产生耗尽区，其具体的特点和优越性有：
(1)工作电压较小：现有技术单纯依靠垂直方向的栅极和衬底之间的电压差，产生很深的电场需要很大的电压，特别是在加入重掺杂隔离后更是难以实现。而本发明由于像素尺寸相较深度更小，横向耗尽更容易实现，一般的3.3V工作电压即可。
(2)量子效率高：本发明的耗尽区变大对于固定光强的光束，可以产生和收集更多的光电子。
(3)响应的动态范围广：本发明耗尽区更深，可以同时吸收更短和更长的光波。
(4)感光区噪声小：本发明采用P或P+型隔离区，以及在隔离区的表面包裹P或P+型掺杂，抑制了隔离氧化物表面的产生复合引入的噪声，以及读取区域或是其他像素的串扰。
附图说明
图1为基于复合介质栅横向耗尽的光敏探测器的三维结构图；
图2为复合介质栅MOS电容部分沿图1中bb’方向的剖面图；
图3为复合介质栅晶体管沿图1中bb’方向的剖面图；
图4为基于复合介质栅横向耗尽的光敏探测器沿图1中aa’方向的剖面图；
图5为采用深槽隔离的光敏探测器沿图1中aa’方向的剖面图；
图6为采用浅槽隔离的光敏探测器沿图1中aa’方向的剖面图。
具体实施方式
本实施例提供基于复合介质栅横向耗尽光敏探测器的器件结构，探测器单元制作在同一P型衬底上，包括一个具有读取作用的复合介质栅晶体管2和一个具有感光作用的复合介质栅MOS电容3，两者中间在衬底中设有具有隔离作用的P/P+掺杂区。
如图1-4所示，探测器单元的晶体管2和MOS电容3共用复合介质栅，自上而下包括底层绝缘介质层6、浮栅7、顶层介质层8和控制栅极9。图3中，对于复合介质栅晶体管2，在衬底表面有通过离子注入形成的N型源极5a和漏极5b，单独可视为一个普通浮栅晶体管。图1和2中，对于复合介质栅MOS电容，在衬底表面至衬底底部方向数个微米深度处，设有通过离子注入形成的N/N-光电子产生区10作为感光区域，光电子产生区10的四周为隔离区4，包括重掺杂的P或P+隔离区11以及由于P+和N-在边界处补偿所形成的P-或P补偿区12。隔离区4将感光部分与读取部分隔开，如果有多个单元排列时，该隔离区4也可以将两个像素单元隔开。隔离区4的深度大于感光区域的深度，其延伸至P型衬底的底部。
图5为采用正面深槽隔离的光敏探测器的截面图，在隔离区4中，主体为二氧化硅制作的深槽隔离13，周围被隔离区11完全包裹，与光电子产生区10交界处为P/P-补偿区12。
图6为采用正面浅槽隔离加背面深槽隔离的光敏探测器的截面图。该结构在用正常工艺完成正面的浅槽隔离后，将晶圆倒扣，通过背面工艺制作深槽隔离，可以实现前述完全使用正面深槽隔离的隔离效果。在隔离区4中，上半部分为二氧化硅制作的浅槽隔离13，下面部分为二氧化硅制作的背面深槽隔离14，其中有氧化铝和氧化钛组成的高介电常数填充物，具有吸附空穴的特性。以上的浅槽和深槽隔离区均被隔离区11包裹，与光电子产生区10交界处为P/P-补偿区12。
本实施例光敏探测器的工作方法，包括如下步骤：
(1)光电子的产生：如图2所示，在控制栅极9加正压，衬底1加负压。用于隔离的隔离区11与衬底保持相同的负压，而光电子产生区10电压为正，由光电子产生区10、隔离区11、补偿区12组成的PN结反偏，光电子产生区10、补偿区12由于浓度较低被全部耗尽，形成耗尽区。当光入射到该区域时，产生光生电子和光生空穴。
(2)光电子的收集：产生的光生电子空穴对后，在控制栅9的电势比上述耗尽区更高，在垂直方向上产生向下的电场。光电子在该电场的作用下被收集到底层绝缘层6的下方，空穴则被排斥到衬底1和四周的隔离区11中。
(3)光电子的读出：如图1，被收集的光电子改变绝缘层6与光电子产生区10交界处的表面电势，进而改变浮栅7的电势，相当于改变了复合介质栅晶体管2的阈值电压。
(4)光电子的复位：如图2，在控制栅极9加负偏压，衬底1和复合介质栅晶体管2的源极5a都接地，一定时间后，原先积累的光电子从衬底1和P或P+隔离区11复合。

Claims (8)

1.基于复合介质栅横向耗尽的光敏探测器，探测器的单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容和复合介质栅晶体管，其中，复合介质栅晶体管包括源漏区、第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅极；复合介质栅MOS电容在衬底上依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅极，所述第一浮栅与第二浮栅相连；其特征在于，所述复合介质栅MOS电容的衬底中，从衬底表面至衬底底部方向数个微米深度处设有N或N-型感光区域；所述感光区域的四周设有P或P+型隔离区，用于将所述复合介质栅晶体管与复合介质栅MOS电容分隔开。
2.根据权利要求1所述的基于复合介质栅横向耗尽的光敏探测器，其特征在于，所述隔离区与感光区域交界处还设有P或P-型补偿区。
3.根据权利要求1所述的基于复合介质栅横向耗尽的光敏探测器，其特征在于，所述隔离区在衬底中的深度大于衬底中感光区域的深度。
4.根据权利要求2所述的基于复合介质栅横向耗尽的光敏探测器，其特征在于，所述隔离区采用正面深槽隔离区，或者采用正面为浅槽隔离区且背面为深槽隔离区。
5.根据权利要求3所述的基于复合介质栅横向耗尽的光敏探测器，其特征在于，所述隔离区的表面由P或P+型掺杂包裹。
6.根据权利要求3所述的基于复合介质栅横向耗尽的光敏探测器，其特征在于，所述隔离区中填充氧化铝或者氧化钛。
7.根据权利要求1所述的基于复合介质栅横向耗尽的光敏探测器，其特征在于，所述第一底层绝缘介质层与第二底层绝缘介质层相连，所述第一顶层绝缘介质层和第二顶层绝缘介质层相连，所述第一控制栅极和第二控制栅极相连。
8.基于复合介质栅横向耗尽的光敏探测器的工作方法，其特征在于，包括如下步骤：
(1)光电子的产生：在所述复合介质栅MOS电容的控制栅极上加正压，衬底上加负压，N或N-型感光区域因与P或P+型隔离区的横向电场被全部耗尽，产生光生电子空穴对；
(2)光电子的收集：产生的电子空穴对，在控制栅和衬底垂直方向电场的作用下，光电子被收集到复合介质栅MOS电容下方；
(3)光电子的读出：被收集的光电子改变复合介质栅MOS电容部分的表面势，进而改变MOS电容的浮栅电势，相当于改变了复合介质栅晶体管部分的阈值电压；
(4)光电子的复位：在所述复合介质栅MOS电容的控制栅极加负偏压，衬底和复合介质栅晶体管的源极都接地，一定时间后，原先步骤(2)收集积累的光电子从衬底和隔离区漏走或复合。
CN202010384628.1A 2020-05-09 2020-05-09 基于复合介质栅横向耗尽的光敏探测器及其方法 Active CN111540758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010384628.1A CN111540758B (zh) 2020-05-09 2020-05-09 基于复合介质栅横向耗尽的光敏探测器及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010384628.1A CN111540758B (zh) 2020-05-09 2020-05-09 基于复合介质栅横向耗尽的光敏探测器及其方法

Publications (2)

Publication Number Publication Date
CN111540758A CN111540758A (zh) 2020-08-14
CN111540758B true CN111540758B (zh) 2023-06-06

Family

ID=71980377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010384628.1A Active CN111540758B (zh) 2020-05-09 2020-05-09 基于复合介质栅横向耗尽的光敏探测器及其方法

Country Status (1)

Country Link
CN (1) CN111540758B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397539B (zh) * 2020-11-13 2024-04-16 武汉新芯集成电路制造有限公司 图像传感器及其制作方法
CN113990890B (zh) * 2021-10-25 2024-04-09 南京大学 基于复合介质栅pn结的全局快门光敏探测器及工作方法
CN114759052A (zh) * 2022-04-15 2022-07-15 清华大学 光探测器单元及其操作方法、电子装置和像素单元

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180844A (zh) * 2017-06-26 2017-09-19 南京大学 一种复合介质栅电容耦合变增益光敏探测器及其工作方法
CN107658321A (zh) * 2016-07-25 2018-02-02 南京大学 基于复合介质栅的双器件光敏探测单元、探测器及其方法
CN109728006A (zh) * 2017-10-30 2019-05-07 南京吉相传感成像技术研究院有限公司 基于复合介质栅mosfet的全局曝光光敏探测器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894349B2 (en) * 2001-06-08 2005-05-17 Intersil Americas Inc. Lateral DMOS structure with lateral extension structure for reduced charge trapping in gate oxide

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658321A (zh) * 2016-07-25 2018-02-02 南京大学 基于复合介质栅的双器件光敏探测单元、探测器及其方法
CN107180844A (zh) * 2017-06-26 2017-09-19 南京大学 一种复合介质栅电容耦合变增益光敏探测器及其工作方法
CN109728006A (zh) * 2017-10-30 2019-05-07 南京吉相传感成像技术研究院有限公司 基于复合介质栅mosfet的全局曝光光敏探测器

Also Published As

Publication number Publication date
CN111540758A (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
CN111540758B (zh) 基于复合介质栅横向耗尽的光敏探测器及其方法
US10462400B2 (en) Solid-state imaging device and imaging system
KR102192867B1 (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
US10170513B2 (en) Image sensor with vertical electrodes
US7154137B2 (en) Image sensor and pixel having a non-convex photodiode
JP2007221121A (ja) ピクセル・センサ・セルおよび製造方法（増加したキャパシタンスを有するｃｍｏｓ撮像装置のフォトダイオード）
JP2001291858A (ja) 固体撮像素子及びその製造方法
US20100237455A1 (en) Phototransistor having a buried collector
US20070158710A1 (en) Low-noise image sensor and transistor for image sensor
CN100373629C (zh) 降低或消除漏电的半导体结构及方法
CN104112782B (zh) 一种抗串扰倒u 型埋层光电二极管及生成方法
JP2018182044A (ja) 光検出素子、固体撮像装置及びその駆動方法
KR100780545B1 (ko) 씨모스 이미지센서 및 그 제조방법
JP2015220255A (ja) 裏面照射型ｃｍｏｓ型撮像素子、及び、裏面照射型ｃｍｏｓ型撮像素子の製造方法
JPH08250697A (ja) 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置
CN109285851B (zh) 一种像素单元及其制备方法
CN101304036B (zh) 图像传感器及其形成方法
CN107994096B (zh) 一种提高cmos图像传感器量子效率的光电二极管结构
CN108110021B (zh) 一种提高cmos图像传感器量子效率的光电二极管结构
CN111554699B (zh) 基于复合介质栅结构的光敏探测单元、探测器及其方法
CN111312693B (zh) 一种图像传感器结构
JP2002134731A (ja) 光電変換素子および固体撮像素子
CN113990890B (zh) 基于复合介质栅pn结的全局快门光敏探测器及工作方法
CN111403426A (zh) 一种降低扩散暗电流的cmos图像传感器像素结构
CN104617120B (zh) 背照式图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant