CN107994096B - 一种提高cmos图像传感器量子效率的光电二极管结构 - Google Patents
一种提高cmos图像传感器量子效率的光电二极管结构 Download PDFInfo
- Publication number
- CN107994096B CN107994096B CN201711223134.XA CN201711223134A CN107994096B CN 107994096 B CN107994096 B CN 107994096B CN 201711223134 A CN201711223134 A CN 201711223134A CN 107994096 B CN107994096 B CN 107994096B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- area
- photodiode
- pixel unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 62
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 230000005540 biological transmission Effects 0.000 claims abstract description 33
- 230000005641 tunneling Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000005286 illumination Methods 0.000 description 4
- 238000005513 bias potential Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004298 light response Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种提高CMOS图像传感器量子效率的光电二极管结构，位于轻掺杂衬底中，包括重置晶体管、传输晶体管、PN光电二极管、像素单元隔离区、阱区和环状硅区；所述传输晶体管的两端分别连接所述重置晶体管和PN光电二极管；所述重置晶体管、传输晶体管和PN光电二极管形成的区域被环状的像素单元隔离区包围，所述像素单元隔离区中紧邻所述重置晶体管的部分为浅沟槽隔离，所述PN光电二极管中P型区域和N形区域在垂直方向上下分布，且位于下方的区域自上而下包括掺杂浓度不同的区域Ⅰ、区域Ⅱ和区域Ⅲ，在所述阱区和像素单元隔离区的下方设置环状硅区。本发明提供的光电二极管结构，可以提高长波段的量子效率，并且避免引入带间隧穿漏电。
Description
技术领域
本发明涉及半导体领域，具体涉及一种提高CMOS图像传感器量子效率的光电二极管结构。
背景技术
CMOS图像传感器是一种光电转换器件，入射的光子把半导体价带中的电子激发到导带，并储存在反向PN结中，再通过一个传输MOS晶体管转移到电容上。
PN结反向偏置，即重置晶体管漏极接高电位，传输晶体管漏极悬浮，重置晶体管栅极置高压打开，传输晶体管栅极置高压打开，此时钳位光电二极管中的PN结的N区的电荷(电子)被抽取，钳位光电二极管中的PN结被置于设定的反偏电位；重置晶体管栅极置低压关闭，传输晶体管栅极置低压关闭，经过一定时间的光照，PN结充入一定量的电子后，PN结的反偏电位会降低，降低的电位幅度与光照强度与光照时间成正比；传输晶体管栅极置高压打开，PN结中储存的电子流到传输晶体管的漏极后，使传输晶体管漏极的电位降低，降低的幅度与光电二极管中储存的电荷数量及光电二极管与传输晶体管漏极的电容比例成正比。读取传输晶体管漏极在电荷传输前后电位的变化即可知在该像素单元的光照强度。扫描整个像素阵列，就可以得到入射到像素阵列表面的光照强度，即物体的图像信息。
在CMOS图像传感器工作过程中，每一次曝光之前，都需要进行PN光电二极管的重置，附图1为现有技术中的CMOS图像传感器的结构示意图，位于P型轻掺杂衬底5中，包括重置晶体管、传输晶体管、PN光电二极管和P型像素单元隔离区，重置晶体管、传输晶体管的栅极和栅氧化层位于P型轻掺杂衬底的上表面，重置晶体管、传输晶体管的源极和漏极位于P型轻掺杂衬底5中，PN光电二极管中P型区域11位于N型区域4的正上方，且N型区域4为传输晶体管的源极，传输晶体管的源极7与其栅极9之间隔着PN光电二极管的P型区域11，传输晶体管的漏极7和重置晶体管的源极7重合，重置晶体管的漏极7一侧为浅沟槽隔离1，重置晶体管、传输晶体管和PN光电二极管形成的区域被环状的P型像素单元隔离区6包围，且环状的P型像素单元隔离区6中紧邻重置晶体管的部分为浅沟槽隔离1，浅沟槽隔离1的另一侧为P型连接区8，即浅沟槽隔离以及P型像素单元隔离区6共同形成一个环绕的重置晶体管、传输晶体管和PN光电二极管的区域。以附图1所示的CMOS图像传感器为例，重置的操作时序是这样的，左边的重置晶体管打开，传输晶体管的悬浮漏极7到高电位后，传输晶体管打开，PN光电二极管里的电子就被抽走，PN光电二极管电位升高就被重置。左边的重置晶体管和传输晶体管都关掉，传输晶体管的悬浮漏极7还在高电位。PN光电二极管经过一段时间的光照后，储存了一些电子。此时传输晶体管打开，电子从PN光电二极管转移到悬浮漏极7后，PN光电二极管的电位升高，悬浮漏极7的电位下降；悬浮漏极7的电位变化和悬浮漏极7的电容二者乘积就是转移的电荷数量。
常用的3.3V的CMOS图像传感器中PN结光电二极管在重置后，N型硅区的最高电压在1.8V左右，这时其耗尽区宽度在2.1微米左右。对于700纳米的红光，耗尽区宽度要达到3微米，才可以使量子效率大于50％。
要提高长波段的量子效率，需要增加耗尽区宽度。增加耗尽区宽度有两种思路，第一可以增加电压，但是增加电压后，会引入带间隧穿(BTBT)漏电，导致暗电流增加。第二可以增加PN结N区深度，但是增加PN结N区深度之后，会增加重置后的残留电子，从而导致暗光响应效果差。
发明内容
本发明所要解决的技术问题是提供一种提高CMOS图像传感器量子效率的光电二极管结构，在增加PN结N区深度的同时，通过增加PNP结的NP部分的反向偏压，以增加耗尽区宽度，从而提高长波段的量子效率；并且避免在衬底加负偏压时，PN光电二极管的上半部因电场增大而引入带间隧穿漏电。
为了实现上述目的，本发明采用如下技术方案：一种提高CMOS图像传感器量子效率的光电二极管结构，位于轻掺杂衬底中，包括重置晶体管、传输晶体管、PN光电二极管、像素单元隔离区、阱区和环状硅区；所述传输晶体管的两端分别连接所述重置晶体管和PN光电二极管，所述阱区为所述重置晶体管的阱；所述重置晶体管、传输晶体管和PN光电二极管形成的区域被环状的像素单元隔离区包围，所述像素单元隔离区中紧邻所述重置晶体管的部分为浅沟槽隔离，所述PN光电二极管中P型区域和N形区域在垂直方向上下分布，且位于下方的区域自上而下包括掺杂浓度不同的区域Ⅰ、区域Ⅱ和区域Ⅲ，在所述阱区和像素单元隔离区的下方设置环状硅区，其中，环状硅区的内环面积大于所述PN光电二极管面积，环状硅区和像素单元隔离区不重叠且两者掺杂类型相反。
进一步地，轻掺杂衬底为P型轻掺杂衬底，像素单元隔离区为P型像素单元隔离区，环状硅区为环状N型硅区，所述PN光电二极管中P型区域位于N型区域的垂直上方，所述N型区域自上而下包括N型区域Ⅰ、N型区域Ⅱ和N型区域Ⅲ，所述阱区为P阱区。
进一步地，所述N型区域Ⅰ的掺杂浓度低于1e17/cm3，N型区域Ⅱ的掺杂浓度低于1e16/cm3，N型区域Ⅲ的掺杂浓度低于5e16/cm3。
进一步地，所述P型像素单元隔离区和P阱区中的掺杂浓度大于P型轻掺杂衬底中的掺杂浓度。
进一步地，所述重置晶体管的漏极一侧为浅沟槽隔离，所述浅沟槽隔离的另一侧为P型连接区。
进一步地，所述P型连接区为P型重掺杂区域，且P型连接区中的掺杂浓度大于P型轻掺杂衬底中的掺杂浓度。
进一步地，当P型轻掺杂衬底加零偏压或者负偏压时，所述P型连接区、P型像素单元隔离区、P阱区和PN光电二极管中P型区域接零电位，所述环状N型硅区与P型连接区、P型像素单元隔离区、P阱区、P型轻掺杂衬底之间形成耗尽区Ⅰ，所述PN光电二极管中N型区域与P阱区、P型轻掺杂衬底、P型像素单元隔离区之间形成耗尽区Ⅱ，所述耗尽区Ⅰ和耗尽区Ⅱ重叠。
进一步地，所述光电二极管中N型区域为所述传输晶体管的源极，且所述传输晶体管的源极与其栅极之间隔着PN光电二极管的P型区域，所述传输晶体管的漏极和所述重置晶体管的源极重合。
进一步地，所述重置晶体管漏极为N型重掺杂区域，所述重置晶体管源极为N型重掺杂区域。
进一步地，所述环状N型硅区的掺杂浓度范围为1e15/cm3-1e18/cm3。
本发明的有益效果为：本发明中一方面将传统的CMOS图像传感器中PN光电二极管中N型区域分为掺杂浓度不同的三个区域，使得PN结的结深增大；另一方面，通过增加PNP结的NP部分的反向偏压，以增加耗尽区宽度，从而提高长波段的量子效率。同时在P型轻掺杂衬底中增加了环状N型硅区，环状N型硅区的内环在竖直方向上与所述PN光电二极管重合，且内环面积大于PN光电二极管面积，如此一来，环状N型硅区和PN光电二极管中的N型区域与其周围的P型区域形成的耗尽区Ⅰ和耗尽区Ⅱ可以在P型轻掺杂衬底加负偏压时，隔离从P型轻掺杂衬底处过来的电场，使PN光电二极管中的P型区域、P阱区和P型像素单元隔离区依旧保持在零电位，从而使PN光电二极管的上半部电压保持不变，避免在衬底加负偏压时，PN光电二极管的上半部因电场增大而引入带间隧穿漏电。
附图说明
图1为现有技术中CMOS图像传感器中PN光电二极管的结构示意图。
图2为本发明结构中PN光电二极管N型区域掺杂示意图。
图3为本发明中一种提高CMOS图像传感器量子效率的光电二极管结构的剖面图及衬底零偏压时PN二极管耗尽区示意图。
图4为本发明中一种提高CMOS图像传感器量子效率的光电二极管结构的剖面图及衬底负偏压时PN二极管耗尽区示意图。
图5为本发明P型轻掺杂衬底加负偏压时，PN光电二极管耗尽区示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
本发明提供的一种提高CMOS图像传感器量子效率的光电二极管结构，位于轻掺杂衬底中，包括重置晶体管、传输晶体管、PN光电二极管、像素单元隔离区、阱区和环状硅区；所述传输晶体管的两端分别连接所述重置晶体管和PN光电二极管，所述阱区为所述重置晶体管的阱；所述重置晶体管、传输晶体管和PN光电二极管形成的区域被环状的像素单元隔离区包围，所述像素单元隔离区中紧邻所述重置晶体管的部分为浅沟槽隔离，所述PN光电二极管中P型区域和N形区域在垂直方向上下分布，且位于下方的区域自上而下包括掺杂浓度不同的区域Ⅰ、区域Ⅱ和区域Ⅲ，在所述阱区和像素单元隔离区的下方设置环状硅区，其中，环状硅区的内环面积大于所述PN光电二极管面积，环状硅区和像素单元隔离区不重叠且两者掺杂类型相反。需要说明的是，本发明中轻掺杂衬底可以为P型轻掺杂衬底和N形轻掺杂衬底，当衬底不同时，像素单元隔离区、环状硅区以及本发明中所有的掺杂类型倒置过来，为了使得本发明的保护范围清楚，实施例中以P型轻掺杂衬底为例，当衬底为N型轻掺杂衬底时，只需要将本发明中CMOS图像传感器中其他器件的掺杂类型改变即可。
本发明提供的一种提高CMOS图像传感器量子效率的光电二极管结构，位于P型轻掺杂衬底中，包括重置晶体管、传输晶体管、PN光电二极管、P型像素单元隔离区、P阱区，P阱区为所述重置晶体管的P阱；重置晶体管、传输晶体管和PN光电二极管形成的区域被环状的P型像素单元隔离区包围，P型像素单元隔离区中紧邻重置晶体管的部分为浅沟槽隔离，PN光电二极管中P型区域位于N型区域的垂直上方，N型区域自上而下包括N型区域Ⅰ、N型区域Ⅱ和N型区域Ⅲ，且N型区域Ⅰ中掺杂浓度大于N型区域Ⅲ大于N型区域Ⅱ，在P阱区和像素单元隔离区的下方设置环状N型硅区，其中，环状N型硅区的内环面积大于PN光电二极管面积，环状N型硅区和P型像素单元隔离区不重叠且两者掺杂类型相反。
其中，本发明将传统PN光电二极管中N性区域分为掺杂浓度不同的自上而下的三个区域，且N型区域Ⅰ中掺杂浓度大于N型区域Ⅲ大于N型区域Ⅱ，相当于采用了PNN-NP结替代传统结构中的PNP结，增加PN结N区深度，即增加了结深，其中，本发明中可以使得N型区域Ⅰ的掺杂浓度低于1e17/cm3，N型区域Ⅱ的掺杂浓度低于1e16/cm3，N型区域Ⅲ的掺杂浓度低于5e16/cm3。如附图2所示，本发明中N型区域Ⅱ利用砷离子零度角注入时的拖尾效应形成；N型硅区Ⅲ由高能注入机注入磷离子形成，从图2中可以看出，PN结的结深可以达到3微米。
本发明中传输晶体管位于PN光电二极管的侧上方，重置晶体管、传输晶体管的栅极和栅氧化层位于P型轻掺杂衬底的上表面，重置晶体管、传输晶体管的源极和漏极位于P型轻掺杂衬底中，PN光电二极管中P型区域位于N型区域的正上方，且N型区域为传输晶体管的源极，传输晶体管的源极与其栅极之间隔着PN光电二极管的P型区域，传输晶体管的漏极和重置晶体管的源极重合，重置晶体管的漏极一侧为浅沟槽隔离。其中，重置晶体管的漏极和源极均为N型重掺杂区域。
如附图3或4所示，本发明中，重置晶体管和传输晶体管包括位于N型轻掺杂衬底5上方栅极9和栅极氧化层10，所述重置晶体管还包括源极7和漏极7，传输晶体管的漏极即为重置晶体管的源极，传输晶体管的源极为PN光电二极管的N型区域，且与其栅极隔着一层PN光电二极管的P型区域21，其中，N型区域自上而下包括N型区域Ⅰ22、N型区域Ⅱ23和N型区域Ⅲ24。本发明中重置晶体管、传输晶体管和PN光电二极管形成的区域被环状的P型像素单元隔离区6包围，且环状的P型像素单元隔离区6中紧邻重置晶体管的部分为浅沟槽隔离1，浅沟槽隔离1的另一侧为P型连接区8，即浅沟槽隔离以及P型像素单元隔离区6共同形成一个环绕的重置晶体管、传输晶体管和PN光电二极管的区域。在P型轻掺杂衬底的下方设置环状N型硅区2，所述环状N型硅区2的内环在竖直方向上与PN光电二极管重合，且内环面积大于PN光电二极管面积，环状N型硅区和P像素单元隔离区在空间上不重叠。位于重置晶体管和传输晶体管下方，且位于P型像素单元隔离区和PN光电二极管之间的P型轻掺杂衬底形成P阱区3，PN光电二极管中P型区域21采用电位钳制注入方式形成，且PN光电二极管中P型区域21中掺杂浓度大于P型轻掺杂衬底5中的掺杂浓度。本发明中以PN光电二极管中N型区域为中心，上方的P型区域21作用是减小暗电流，下方的P型轻掺杂衬底2使耗尽区的宽度增大，即耗尽区向硅体内扩展，左侧P阱区3决定传输晶体管的电学参数，右侧P型像素单元隔离Ⅱ12提供像素之间的隔离，其中，P型像素单元隔离区6和P阱区3中的掺杂浓度大于P型轻掺杂衬底5中的掺杂浓度。
如附图3所示，图中虚线为耗尽区，当衬底加零偏压时，其中，P型连接区8、P阱区3、PN光电二极管中P型区域21和P型像素单元隔离区6接零电位；此时环状N型硅区2与P阱区3、P型轻掺杂衬底5、P型像素单元隔离区6和P型连接区8之间形成耗尽区Ⅰ，PN光电二极管中N型区域与P阱区3、P型轻掺杂衬底5、P型像素单元隔离区6之间形成耗尽区Ⅱ，耗尽区Ⅰ和耗尽区Ⅱ重叠。也就是说，环状N型硅区与PN光电二极管中N型区域之间的P型区域空穴被耗尽且电位较高，可以阻断P阱区和P型轻掺杂衬底的连通以及P型像素单元隔离区和P型轻掺杂衬底之间的连通，使得P型轻掺杂衬底加负偏压，同时P型连接区、P阱区、P型像素单元隔离区、PN光电二极管中P型区域加零偏压成为可能。
如附图3所示，图中虚线为耗尽区，当衬底加负偏压时，负偏压的范围为0到-3V，P型连接区8、P阱区3、P型像素单元隔离区6和PN光电二极管中P型区域21加零偏压，此时，由于，P型像素单元隔离区和P阱区中的掺杂浓度大于P型轻掺杂衬底中的掺杂浓度，耗尽区Ⅰ靠近P型连接区8、P阱区3、P型像素单元隔离区6一侧的边缘基本不增加，耗尽区Ⅰ靠近P型轻掺杂衬底5的一侧边缘增加，因此增加了耗尽区Ⅰ边缘的宽度；同时耗尽区Ⅱ靠近P阱区3和P型像素单元隔离区6一侧的边缘基本不增加，耗尽区Ⅱ靠近P型轻掺杂衬底5的一侧边缘增加，从而增加了PN光电二极管中P型区域的耗尽区宽度，即其在硅衬底中的深度，提高了量子效率。宽度增加之后的耗尽区Ⅰ和耗尽区Ⅱ可以在P型轻掺杂衬底加负偏压时，隔离从P型轻掺杂衬底处过来的电场，使PN光电二极管中的P型区域、P阱区和P型像素单元隔离区依旧保持在零电位，从而使PN光电二极管的上半部电压保持不变，避免在衬底加负偏压时，PN光电二极管的上半部因电场增大而引入带间隧穿漏电。
具体原理如附图5所示，从纵向上看，PN光电二极管中P型区域、N型区域以及其下方的P型轻掺杂衬底形成的P+/N/P-二极管可以看作P+/N1/N2/P-两个背靠背的PN二极管。增加了环状N型硅区之后，若重置后，N区最高电位为1.5V，那么N1/N2交界处为1.5V，使用本发明可以使P+/N1保持在负1.5V的同时，使得P-加负3V，那么N2/P-偏置为负4.5V，从而可以往P-即衬底的方向扩展耗尽区宽度约一倍。因此增加了PN光电二极管耗尽区边缘的宽度，提高了量子效率，同时可以减少像素单元之间的串扰。
为了达到隔离P型连接区8、P阱区3、P型像素单元隔离区6、PN光电二极管中P型区域21与P型轻掺杂衬底5之间的连通，环状N型硅区2掺杂的下限是在P型轻掺杂衬底加负偏压时不能被耗尽，如耗尽则P阱区、P型像素单元隔离区和PN光电二极管中P型区域会和P型轻掺杂衬底发生连通，从而导致P阱区、P型像素单元隔离区和PN光电二极管会有负偏压，导致传输晶体管中栅氧化层与与PN光电二极管中N型区域之间的电场增加，从而导致暗电流增加。本发明中保持环状N型硅区的掺杂浓度为1e15/cm3-1e18/cm3，环状N型硅区与P阱区、P型轻掺杂衬底和P型像素单元隔离区之间的击穿电压高于20V。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。
Claims (10)
1.一种提高CMOS图像传感器量子效率的光电二极管结构，位于轻掺杂衬底中，其特征在于，包括重置晶体管、传输晶体管、PN光电二极管、像素单元隔离区、阱区和环状硅区；所述传输晶体管的两端分别连接所述重置晶体管和PN光电二极管，所述阱区为所述重置晶体管的阱；所述重置晶体管、传输晶体管和PN光电二极管形成的区域被环状的像素单元隔离区包围，所述像素单元隔离区中紧邻所述重置晶体管的部分为浅沟槽隔离，所述PN光电二极管中P型区域和N形区域在垂直方向上下分布，且位于下方的区域自上而下包括掺杂浓度不同的区域Ⅰ、区域Ⅱ和区域Ⅲ，N型区域Ⅰ中掺杂浓度大于N型区域Ⅲ大于N型区域Ⅱ；在所述阱区和像素单元隔离区的下方设置环状硅区，其中，环状硅区的内环面积大于所述PN光电二极管面积，环状硅区和像素单元隔离区不重叠且两者掺杂类型相反。
2.根据权利要求1所述的一种提高CMOS图像传感器量子效率的光电二极管结构，其特征在于，轻掺杂衬底为P型轻掺杂衬底，像素单元隔离区为P型像素单元隔离区，环状硅区为环状N型硅区，所述PN光电二极管中P型区域位于N型区域的垂直上方，所述N型区域自上而下包括N型区域Ⅰ、N型区域Ⅱ和N型区域Ⅲ，所述阱区为P阱区。
3.根据权利要求2所述的一种提高CMOS图像传感器量子效率的光电二极管结构，其特征在于，所述N型区域Ⅰ的掺杂浓度低于1e17/cm3，N型区域Ⅱ的掺杂浓度低于1e16/cm3，N型区域Ⅲ的掺杂浓度低于5e16/cm3。
4.根据权利要求2所述的一种提高CMOS图像传感器量子效率的光电二极管结构，其特征在于，所述P型像素单元隔离区和P阱区中的掺杂浓度大于P型轻掺杂衬底中的掺杂浓度。
5.根据权利要求2所述的一种提高CMOS图像传感器量子效率的光电二极管结构，其特征在于，所述重置晶体管的漏极一侧为浅沟槽隔离，所述浅沟槽隔离的另一侧为P型连接区。
6.根据权利要求5所述的一种提高CMOS图像传感器量子效率的光电二极管结构，其特征在于，所述P型连接区为P型重掺杂区域，且P型连接区中的掺杂浓度大于P型轻掺杂衬底中的掺杂浓度。
7.根据权利要求5所述的一种提高CMOS图像传感器量子效率的光电二极管结构，其特征在于，当P型轻掺杂衬底加零偏压或者负偏压时，所述P型连接区、P型像素单元隔离区、P阱区和PN光电二极管中P型区域接零电位，所述环状N型硅区与P型连接区、P型像素单元隔离区、P阱区、P型轻掺杂衬底之间形成耗尽区Ⅰ，所述PN光电二极管中N型区域与P阱区、P型轻掺杂衬底、P型像素单元隔离区之间形成耗尽区Ⅱ，所述耗尽区Ⅰ和耗尽区Ⅱ重叠。
8.根据权利要求2所述的一种提高CMOS图像传感器量子效率的光电二极管结构，其特征在于，所述光电二极管中N型区域为所述传输晶体管的源极，且所述传输晶体管的源极与其栅极之间隔着PN光电二极管的P型区域，所述传输晶体管的漏极和所述重置晶体管的源极重合。
9.根据权利要求8所述的一种提高CMOS图像传感器量子效率的光电二极管结构，其特征在于，所述重置晶体管漏极为N型重掺杂区域，所述重置晶体管源极为N型重掺杂区域。
10.根据权利要求2所述的一种提高CMOS图像传感器量子效率的光电二极管结构，其特征在于，所述环状N型硅区的掺杂浓度范围为1e15/cm3-1e18/cm3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711223134.XA CN107994096B (zh) | 2017-11-29 | 2017-11-29 | 一种提高cmos图像传感器量子效率的光电二极管结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711223134.XA CN107994096B (zh) | 2017-11-29 | 2017-11-29 | 一种提高cmos图像传感器量子效率的光电二极管结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107994096A CN107994096A (zh) | 2018-05-04 |
| CN107994096B true CN107994096B (zh) | 2020-03-31 |
Family
ID=62034050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711223134.XA Active CN107994096B (zh) | 2017-11-29 | 2017-11-29 | 一种提高cmos图像传感器量子效率的光电二极管结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107994096B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112397532A (zh) * | 2019-08-15 | 2021-02-23 | 天津大学青岛海洋技术研究院 | 一种高量子效率图像传感器像素结构及其制作方法 |
| CN111446269B (zh) * | 2020-04-26 | 2023-04-07 | 上海集成电路研发中心有限公司 | 一种cmos图像传感器结构及制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7541627B2 (en) * | 2004-03-08 | 2009-06-02 | Foveon, Inc. | Method and apparatus for improving sensitivity in vertical color CMOS image sensors |
| KR100660275B1 (ko) * | 2004-12-29 | 2006-12-20 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 화소의 전달 트랜지스터 및 그 제조방법 |
| CN102709304B (zh) * | 2012-06-26 | 2013-06-19 | 天津大学 | 提高图像传感器满阱容量与量子效率光电二极管及方法 |
| CN103904092B (zh) * | 2014-03-14 | 2017-01-25 | 复旦大学 | 一种硅基cmos图像传感器提高电子转移效率的方法 |
-
2017
- 2017-11-29 CN CN201711223134.XA patent/CN107994096B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107994096A (zh) | 2018-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11387379B2 (en) | Single photon avalanche gate sensor device | |
| US10217780B2 (en) | Solid-state imaging apparatus, method for manufacturing the same, and imaging system | |
| US20140117428A1 (en) | Image Sensor | |
| US9806121B2 (en) | Solid-state imaging device | |
| US10325955B2 (en) | CMOS image sensor with backside biased substrate | |
| US8890219B2 (en) | UTBB CMOS imager having a diode junction in a photosensitive area thereof | |
| US7964928B2 (en) | Photodetector with an improved resolution | |
| US20190131479A1 (en) | Avalanche diode and method of manufacturing an avalanche diode | |
| KR102617788B1 (ko) | Utbb 광전 검출기 픽셀 유닛, 어레이 및 방법 | |
| US8648288B2 (en) | Pixels, imagers and related fabrication methods | |
| US10128297B2 (en) | Pin diode structure having surface charge suppression | |
| CN107994096B (zh) | 一种提高cmos图像传感器量子效率的光电二极管结构 | |
| CN108110021B (zh) | 一种提高cmos图像传感器量子效率的光电二极管结构 | |
| US10535693B2 (en) | Infra-red response enhancement for image sensor | |
| US9646964B2 (en) | Semiconductor device | |
| CN108493206B (zh) | 一种提高量子效率的cmos图像传感器 | |
| US10217784B2 (en) | Isolation structure and image sensor having the same | |
| CN115732523A (zh) | 基于复合介质栅的背照式感光阵列及其成像装置 | |
| CN111446269B (zh) | 一种cmos图像传感器结构及制造方法 | |
| CN106653788A (zh) | 背照式图像传感器及提高背照式图像传感器灵敏度的方法 | |
| KR20000041462A (ko) | 핀드 포토다이오드를 갖는 이미지센서 제조방법 | |
| JP2018139328A (ja) | 固体撮像装置および撮像システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |