CN118136645A - 一种降低utbb像素单元串扰的装置 - Google Patents

Abstract

本发明公开一种降低UTBB像素单元串扰的装置，涉及半导体器件及集成电路、图像传感器技术领域，该装置包括：由上至下设置的器件层、埋氧层、第一层阱、第二层阱和衬底；第一层阱与第二层阱掺杂类型相反，从而在第一层阱与第二层阱的界面处形成内建电场；第二层阱与衬底掺杂类型相反，从而在第二层阱与衬底的界面处形成内建电场；内建电场用于抑制光生载流子的流动和吸收光生载流子，从而排斥相邻像素单元产生的光生载流子，抑制光生载流子对相邻UTBB器件的阈值电压的影响，进而提高UTBB像素单元的抗串扰特性，抑制相邻像素单元之间的串扰。本发明通过内建电场排斥相邻像素单元产生的光生载流子，从而抑制相邻像素单元之间的串扰。

Description

一种降低UTBB像素单元串扰的装置

技术领域

本发明涉及半导体器件及集成电路、图像传感器技术领域，特别是涉及一种降低UTBB像素单元串扰的装置。

背景技术

目前主流的感光器件为电荷耦合器件（Charge-Coupled Device，CCD）和CIS（CMOSImage Sensor）光电器件，CCD器件可以实现光电转化并且顺序转移电荷从而实现光电信号的读出，但是顺序读出的工作机制不利于提高CCD像素单元的读出速度。而CIS可以通过光电二极管进行光电转化之后通过CMOS放大电路进行信号的放大与读取，CIS兼容CMOS工艺，集成度更高，且可以单像素读出因此速度更快，但是CIS结构复杂，填充因子低。

基于UTBB（Ultra-Thin Box and Body）的像素单元是一种新型的光电传感器件，该器件基于光电二极管的工作原理，并将二极管和MOS进行了结合，可以使用单个晶体管完成感知、存储、读出等功能，并且减小了版图面积，能够大大提高像素的密度以及填充因子。

UTBB可以在深亚微米量级下继续进行尺寸的缩小，为了抑制相邻像素之间的串扰问题，需要使用浅槽隔离来分离相邻器件。浅槽隔离可以将光生载流子固定在指定区域，但是浅槽隔离与阱和衬底之间的寄生电容也会增加相邻器件之间的耦合作用，而浅槽隔离也成为了限制UTBB尺寸继续微型化的阻碍之一。

为了抑制像素单元之间的串扰，需要一种新型的基于UTBB器件的结构。

发明内容

本发明的目的是提供一种降低UTBB像素单元串扰的装置，能够抑制相邻像素单元之间的串扰。

为实现上述目的，本发明提供了如下方案。

一种降低UTBB像素单元串扰的装置，所述装置包括：由上至下依次设置的器件层、埋氧层、第一层阱、第二层阱和衬底。

所述第一层阱与所述第二层阱的掺杂类型相反，所述第一层阱与所述第二层阱的界面处形成内建电场。

所述第二层阱与所述衬底的掺杂类型相反，所述第二层阱与所述衬底的界面处形成内建电场。

所述内建电场用于抑制光生载流子的流动和吸收光生载流子。

可选的，还包括浅槽隔离区。

所述浅槽隔离区包括：左侧浅槽隔离和右侧浅槽隔离。

所述左侧浅槽隔离从所述埋氧层的一侧向下延伸至所述衬底的内部，所述右侧浅槽隔离从所述埋氧层的另一侧向下延伸至所述衬底的内部。

所述第一层阱与所述第二层阱的一侧均与所述左侧浅槽隔离连接，所述第一层阱与所述第二层阱的另一侧均与所述右侧浅槽隔离连接。

可选的，所述器件层包括：栅极、源极、漏极和沟道。

所述源极与所述左侧浅槽隔离相连接，所述漏极与所述右侧浅槽隔离相连接。

所述源极与所述漏极之间有间隔区。

所述沟道和所述栅极位于所述间隔区内，且所述栅极位于所述沟道上面。

可选的，所述栅极与所述漏极不相互连接，所述栅极与所述源极不相互连接。

可选的，所述器件层还包括：第一侧墙和第二侧墙。

所述第一侧墙的左侧与所述左侧浅槽隔离相连接，所述第一侧墙的右侧与所述栅极相连接；所述第一侧墙用于分离所述栅极与所述源极。

所述第二侧墙的右侧与所述右侧浅槽隔离相连接，所述第二侧墙的左侧与所述栅极相连接；所述第二侧墙用于分离所述栅极与所述漏极。

可选的，所述第一侧墙和所述第二侧墙不相互连接。

可选的，所述衬底包括：N型衬底或者P型衬底。

可选的，所述第一层阱的类型包括：N型阱或者P型阱。

可选的，所述第二层阱的类型包括：N型阱或者P型阱。

可选的，所述器件层为NMOS管或者PMOS管。

根据本发明提供的具体实施例，本发明公开了以下技术效果。

本发明提供了一种降低UTBB像素单元串扰的装置，通过内建电场排斥相邻像素单元产生的光生载流子，从而抑制相邻像素单元之间的串扰，该装置包括：由上至下依次设置的器件层、埋氧层、第一层阱、第二层阱和衬底；第一层阱与所述第二层阱的掺杂类型相反，从而在第一层阱与第二层阱的界面处形成内建电场；第二层阱与所述衬底的掺杂类型相反，从而在第二层阱与衬底的界面处形成内建电场；该内建电场用于抑制光生载流子的流动和吸收光生载流子，从而排斥相邻像素单元产生的光生载流子，抑制光生载流子对相邻UTBB器件的阈值电压的影响，进而提高UTBB像素单元的抗串扰特性，抑制相邻像素单元之间的串扰。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1提供的一种降低UTBB像素单元串扰的装置的结构示意图。

图2为本发明实施例3提供的一种降低UTBB像素单元串扰的装置的原理示意图。

图3为本发明实施例3提供的一种降低UTBB像素单元串扰的装置的时序图。

图4为本发明实施例3提供的一种降低UTBB像素单元串扰的装置在光照前后的MOS管转移特性曲线图。

图5为本发明实施例3提供的一种降低UTBB像素单元串扰的装置在相邻器件受到光照时，其内部的一维静电势分布图。

符号说明：源极—1，漏极—2，栅极—3，沟道—4，第一层阱—5，左侧浅槽隔离—6，右侧浅槽隔离—7，衬底—8，第二层阱—9，衬底电极—10，第一侧墙—11，第二侧墙—12，埋氧层—13，漏极延伸区—14，源极延伸区—15。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的目的是提供一种降低UTBB像素单元串扰的装置，能够抑制相邻像素单元之间的串扰。

本发明公开一种抑制超薄体硅与埋氧层13期间(Ultra-Thin-Body and Box，UTBB)像素单元串扰的结构。包括：器件层、埋氧层13、阱层和衬底8；使用多掺杂阱构建多个PN结，从形成多个内建电场，使得光生载流子在电场的作用下难以向相邻器件扩散，同时第二层阱9也可以作为光生载流子的存储空间，最终抑制光生载流子对相邻UTBB器件的阈值电压的影响，从而提高UTBB像素单元的抗串扰特性，以及提高光电转化效率，减小浅槽隔离对器件的影响。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

实施例1。

如图1所示，本实施例提供了一种降低UTBB像素单元串扰的装置，所述装置包括：由上至下依次设置的器件层、埋氧层13、第一层阱5、第二层阱9和衬底8。

所述第一层阱5与所述第二层阱9的掺杂类型相反，所述第一层阱5与所述第二层阱9的界面处形成内建电场。

所述第二层阱9与所述衬底8的掺杂类型相反，所述第二层阱9与所述衬底8的界面处形成内建电场。

所述内建电场用于抑制光生载流子的流动和吸收光生载流子。

所述衬底8包括：N型衬底或者P型衬底。所述器件层为NMOS管或者PMOS管。

其中该降低UTBB像素单元串扰的装置还包括浅槽隔离区。

所述浅槽隔离区包括：左侧浅槽隔离6和右侧浅槽隔离7。

所述左侧浅槽隔离6从所述埋氧层13的一侧向下延伸至所述衬底8的内部，所述右侧浅槽隔离7从所述埋氧层13的另一侧向下延伸至所述衬底8的内部。

所述第一层阱5与所述第二层阱9的一侧均与所述左侧浅槽隔离6连接，所述第一层阱5与所述第二层阱9的另一侧均与所述右侧浅槽隔离7连接。

所述第一层阱5上面与埋氧层13相连接，所述第一层阱5的左侧与左侧浅槽隔离6相连接，所述第一层阱5的右侧与右侧浅槽隔离7相连接，所述第一层阱5下面与第二层阱9相连接。所述第二层阱9上面与第一层阱5相连接，所述第二层阱9的左侧与左侧浅槽隔离6相连接，所述第二层阱9的右侧与右侧浅槽隔离7相连接，所述第一层阱5下面与衬底8相连接。所述第一层阱5与所述第二层阱9的掺杂类型相反时，所述第一层阱5与所述第二层阱9的界面处会出现耗尽区并形成内建电场。根据不同的类型，所述内建电场会抑制光生载流子的流动，也会吸收光生载流子。

所述第一层阱5的类型包括：N型阱或者P型阱。

所述第二层阱9的类型包括：N型阱或者P型阱。

所述器件层包括：栅极3、源极1、漏极2和沟道4。

其中，所述源极1与所述左侧浅槽隔离6相连接，所述漏极2与所述右侧浅槽隔离7相连接；所述源极1与所述漏极2之间有间隔区；所述沟道4和所述栅极3位于所述间隔区内，且所述栅极3位于所述沟道4上面。所述栅极3与所述漏极2不相互连接，所述栅极3与所述源极1不相互连接。

器件层还包括：第一侧墙11和第二侧墙12；所述第一侧墙11的左侧与所述左侧浅槽隔离6相连接，所述第一侧墙11的右侧与所述栅极3相连接；所述第一侧墙11用于分离所述栅极3与所述源极1；所述第二侧墙12的右侧与所述右侧浅槽隔离7相连接，所述第二侧墙12的左侧与所述栅极3相连接；所述第二侧墙12用于分离所述栅极3与所述漏极2。所述第一侧墙11和所述第二侧墙12不相互连接。

第一侧墙11和第二侧墙12下面的区域为源极1和漏极2的延伸，源极延伸区15为源极1的延伸，其掺杂浓度和类型与源极相同，漏极延伸区14为漏极2的延伸，其掺杂浓度和类型与漏极2相同。

第一层阱5与第二层阱9由于掺杂类型相反，因此界面处会形成耗尽区，光生载流子会在内电场的作用下漂移扩散，而第二层阱9中的电荷影响埋氧层13的表面势，从而影响UTBB像素单元的阈值电压以及沟道4电流。

第二层阱9与衬底8之间由于掺杂类型相反，因此也会形成内电场，该内电场会排斥相邻像素单元产生的光生载流子，从而抑制相邻像素单元之间的串扰。此外，衬底底部还包括衬底电极10。

本实施例提供了一种降低UTBB像素单元串扰的装置，通过内建电场排斥相邻像素单元产生的光生载流子，从而抑制相邻像素单元之间的串扰，该装置包括：由上至下依次设置的器件层、埋氧层、第一层阱、第二层阱和衬底；第一层阱与所述第二层阱的掺杂类型相反，从而在第一层阱与第二层阱的界面处形成内建电场；第二层阱与所述衬底的掺杂类型相反，从而在第二层阱与衬底的界面处形成内建电场；该内建电场用于抑制光生载流子的流动和吸收光生载流子，从而排斥相邻像素单元产生的光生载流子，抑制光生载流子对相邻UTBB器件的阈值电压的影响，进而提高UTBB像素单元的抗串扰特性，抑制相邻像素单元之间的串扰。

实施例2。

本实施例提供了一种基于UTBB的抗串扰像素单元结构，包括：器件层、埋氧层、第一层阱、第二层阱、衬底，由上至下依次为器件层、埋氧层、第一层阱、第二层阱、衬底。

从所述埋氧层的下界面开始向下延伸至第二层阱的上界面，形成的第一层阱；以及从第一层阱的下界面延伸至衬底的上界面，形成的第二层阱。

所述浅槽隔离包括左侧浅槽隔离和右侧浅槽隔离，其所述浅槽隔离均从埋氧层的一侧开始向下延伸至衬底。

所述第一层阱与所述第二层阱均被包裹在所述左侧浅槽隔离与所述右侧浅槽隔离当中。所述器件层与所述埋氧层相连接，且设置在所述埋氧层的上方。

所述器件层的左侧与所述左侧浅槽隔离相连接，所述器件层的右侧与所述右侧浅槽隔离相连接。

所述器件层包括：栅极、源极、漏极。

所述源极与所述左侧浅槽隔离相连接，所述漏极与所述沟道相连接。

所述漏极与所述右侧浅槽隔离相连接，所述漏极与所述沟道相连接。

所述漏极与所述源极之间有隔离区，所述侧墙、所述栅极与所述沟道均在所述隔离区当中，且所述栅极与所述侧墙相连接，所述侧墙与所述源极以及所述漏极相连接。

实施例3。

本实施例提供了一种降低UTBB像素单元串扰的装置，通过对光生载流子的排斥或者吸收来抑制光生载流子对相邻器件的阈值电压的影响，从而降低像素单元之间的串扰。

UTBB可以在深亚微米量级下继续进行尺寸的缩小，为了抑制相邻像素之间的串扰问题，需要使用浅槽隔离来分离相邻器件。浅槽隔离可以将光生载流子固定在指定区域，但是浅槽隔离与阱和衬底之间的寄生电容也会增加相邻器件之间的耦合作用，而浅槽隔离也成为了限制UTBB尺寸继续微型化的阻碍之一。

本实施例提供的降低UTBB像素单元串扰的装置，包括：器件层、埋氧层、阱层、浅槽隔离和衬底，器件层、埋氧层、阱层、浅槽隔离和衬底依次从上至下设置。

具体来讲，UTBB像素包括：源极、漏极、沟道、第一侧墙、第二侧墙、左侧浅槽隔离、右侧浅槽隔离以及由上至下依次连接的埋氧层、第一层阱和第二层阱。

浅槽隔离包括左侧浅槽隔离和右侧浅槽隔离。

左侧浅槽隔离上方与埋氧层的左侧相连接，向下延伸至衬底。

右侧浅槽隔离上方与埋氧层的右侧相连接，向下延伸至衬底。

第一层阱的上方与埋氧层相连接，第一层阱的下方与第二层阱相连接，第一层阱的左侧与左侧浅槽隔离相连接，第一层阱的右侧与右侧浅槽隔离相连接。

第二层阱上方与第一层阱相连接，第二层阱的下方与衬底相连接，第二层阱的左侧与左侧浅槽隔离相连接，第二层阱的右侧与右侧浅槽隔离相连接。

器件层设置在埋氧层的上方。

器件层包括：栅极、源极、漏极、第一侧墙、第二侧墙和沟道。

源极与左侧浅槽隔离相连接，漏极与右侧浅槽隔离相连接。

源极与漏极之间有一段隔离区，隔离区中包括：栅极、沟道、第一侧墙、第二侧墙。

栅极下方与沟道相连接，栅极左侧与第一侧墙相连接，栅极右侧与第二侧墙相连接。

栅极与漏极没有连接，栅极与源极没有连接。

器件层包括：NMOS管和PMOS管。

器件层可以全是用NMOS管，也可以全是用PMOS管，其使用的NMOS管或者PMOS管不影响其他部分的正常工作。

如图2所示，以P型第一层阱和N型第二层阱为实施例，第一层阱与第二层阱的掺杂类型相反，因此界面处的PN结会生成内电场1，电场方向为从第二层阱指向第一层阱。光照条件下，半导体吸收光子能量之后会激发产生电子空穴对，光生空穴在电场1的作用下聚集在第一层阱中，而光生电子在电场1的作用下流向了第二层阱中，从而导致第一层阱的静电势被抬高，对器件的阈值电压产生影响。

第一层阱和第二层阱的掺杂浓度可以分别调整。

若以P型第一层阱和N型第二层阱为实施例，电场1的方向会变化为从第一层阱指向第二层阱，此时的状态变化了光生电子会聚集到第一层阱中，而光生空穴会流向第二层阱中，即第一层阱中的电势会被拉低，与P型第一层阱和N型第二层阱的结构相比，第一层阱中的电势变化相反。

器件层的MOS管为NMOS，使用P型第一层阱和N型第二层阱的结构时，在光照条件下，第一层阱的电势会在光生载流子的作用下变高，此时NMOS UTBB的阈值电压会减低，从而导致沟道电流强度会增加；而使用P型第一层阱和N型第二层阱的结构时，光照条件会使第一层阱的电势被拉低，此时NMOS器件的阈值电压增大，即沟道的电流强度会变小。

器件层的MOS管为PMOS，使用P型第一层阱和N型第二层阱的结构时，在光照条件下，第一层阱的电势会在光生载流子的作用下变高，由于与NMOS的极性相反，PMOS UTBB的阈值电压会增大，从而导致沟道电流强度的减小；而使用P型第一层阱和N型第二层阱的结构时，光照条件会使第一层阱的电势被拉低，此时PMOS器件的阈值电压减小，即沟道的电流强度会增强。

图3所示为UTBB像素单元的时序图，以使用P型第一层阱和N型第二层阱的结构的NMOS器件为例，一个周期分为复位、曝光、读取三部分的操作过程；在曝光阶段衬底电极电压变化为高电平，此时NMOS器件的阈值电压会变小，而在光的作用下，产生的电子空穴对在电场的驱动下分别流向第二层阱和第一层阱当中，进一步影响UTBB器件的阈值电压；在读取阶段，UTBB器件的栅端和漏极设置为高电平，即对NMOS UTBB器件的电流进行读取；在复位阶段，衬底电极、源极电极以及漏极电极设置为低电平，此时UTBB器件中的PN结正偏，以及复原的边界条件会使其内部电势会重新变为平衡状态，即完成UTBB器件状态的复位操作。

此种结构的UTBB器件光学像素单元能够抑制光生载流子对相邻器件的影响的原理为利用内部的PN结的内建电场作为势垒，阻挡光生载流子的扩散，或者吸收光生载流子。以N型第一层阱、P型第二层阱为例和N型衬底为例，第一层阱和第二层阱之间的PN结形成的电场1的方向为由第二层阱指向第一层阱，第二层阱与衬底之间的的PN结形成电场2的方向是由第二层阱指向衬底的，相邻UTBB器件在光的作用下形成的光生空穴会在电场2的作用下被排斥，即减小了光生空穴对该器件的影响；同时在电场2的作用下，光生电子会被第二层阱收集起来，但是电场1的存在使得光生电子移动到第一层阱当中的概率大大降低，从而抑制了光生电子对该器件电学特性的影响。

光照前后的UTBB器件的转移特性如图4所示。在光照条件下，由于光生空穴聚集在了第一层阱中，埋氧层下方的电势被抬高，因此NMOS UTBB器件的阈值电压降低，从而提高了开态电流的大小。

图5为UTBB器件在沟道处沿沟道与埋氧层界面法相方向的一维静电势分布图。仿真中，将测试器件相邻的器件状态分别设置为有光和无光条件，观察UTBB的电流变化以及器件内部的电势分布结果。可以看出，在有光条件下，由于第二层阱对光生电子的吸收以及对光生空穴的排斥，导致第二层阱中在有光条件下的电势比无光条件下的电势低，而由于第二层阱充当了阻挡层的作用，第一层阱的电势基本不变，即UTBB器件的阈值电压基本不变，此种结构大大降低了UTBB相邻器件之间的串扰问题。

UTBB器件的抗串扰特性大大提高，而基于UTBB的图像传感器的影响质量也会随之提升。

需要说明的是，本发明所涉及的对象信息（包括但不限于对象设备信息、对象个人信息等）和数据（包括但不限于用于分析的数据、存储的数据、展示的数据等），均为经对象授权或者经过各方充分授权的信息和数据，且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种降低UTBB像素单元串扰的装置，其特征在于，所述装置包括：

由上至下依次设置的器件层、埋氧层、第一层阱、第二层阱和衬底；

所述第一层阱与所述第二层阱的掺杂类型相反，所述第一层阱与所述第二层阱的界面处形成内建电场；

所述第二层阱与所述衬底的掺杂类型相反，所述第二层阱与所述衬底的界面处形成内建电场；

所述内建电场用于抑制光生载流子的流动和吸收光生载流子。

2.根据权利要求1所述的一种降低UTBB像素单元串扰的装置，其特征在于，还包括浅槽隔离区；

所述浅槽隔离区包括：左侧浅槽隔离和右侧浅槽隔离；

所述左侧浅槽隔离从所述埋氧层的一侧向下延伸至所述衬底的内部，所述右侧浅槽隔离从所述埋氧层的另一侧向下延伸至所述衬底的内部；

所述第一层阱与所述第二层阱的一侧均与所述左侧浅槽隔离连接，所述第一层阱与所述第二层阱的另一侧均与所述右侧浅槽隔离连接。

3.根据权利要求2所述的一种降低UTBB像素单元串扰的装置，其特征在于，所述器件层包括：栅极、源极、漏极和沟道；

所述源极与所述左侧浅槽隔离相连接，所述漏极与所述右侧浅槽隔离相连接；

所述源极与所述漏极之间有间隔区；

所述沟道和所述栅极位于所述间隔区内，且所述栅极位于所述沟道上面。

4.根据权利要求3所述的一种降低UTBB像素单元串扰的装置，其特征在于，所述栅极与所述漏极不相互连接，所述栅极与所述源极不相互连接。

5.根据权利要求3所述的一种降低UTBB像素单元串扰的装置，其特征在于，所述器件层还包括：第一侧墙和第二侧墙；

所述第一侧墙的左侧与所述左侧浅槽隔离相连接，所述第一侧墙的右侧与所述栅极相连接；所述第一侧墙用于分离所述栅极与所述源极；

所述第二侧墙的右侧与所述右侧浅槽隔离相连接，所述第二侧墙的左侧与所述栅极相连接；所述第二侧墙用于分离所述栅极与所述漏极。

6.根据权利要求5所述的一种降低UTBB像素单元串扰的装置，其特征在于，所述第一侧墙和所述第二侧墙不相互连接。

7.根据权利要求1所述的一种降低UTBB像素单元串扰的装置，其特征在于，所述衬底包括：N型衬底或者P型衬底。

8.根据权利要求1所述的一种降低UTBB像素单元串扰的装置，其特征在于，所述第一层阱的类型包括：N型阱或者P型阱。

9.根据权利要求1所述的一种降低UTBB像素单元串扰的装置，其特征在于，所述第二层阱的类型包括：N型阱或者P型阱。

10.根据权利要求1所述的一种降低UTBB像素单元串扰的装置，其特征在于，所述器件层为NMOS管或者PMOS管。