JP2013149830A - 半導体装置のシミュレーション方法 - Google Patents
半導体装置のシミュレーション方法 Download PDFInfo
- Publication number
- JP2013149830A JP2013149830A JP2012009975A JP2012009975A JP2013149830A JP 2013149830 A JP2013149830 A JP 2013149830A JP 2012009975 A JP2012009975 A JP 2012009975A JP 2012009975 A JP2012009975 A JP 2012009975A JP 2013149830 A JP2013149830 A JP 2013149830A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- semiconductor
- simulation
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004088 simulation Methods 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 238000001514 detection method Methods 0.000 description 35
- 238000010586 diagram Methods 0.000 description 12
- 230000005484 gravity Effects 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 235000013599 spices Nutrition 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000013517 stratification Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7826—Lateral DMOS transistors, i.e. LDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】シミュレーションモデルの設定において、点在させられたn+型ドレイン領域をそれに隣接するn+型ソース領域の種類別に層別し、層別されたn+型ドレイン領域の数をセルサイズに設定する。そして、層別された種類の数だけ異なる特性のLDMOSが存在するものとして扱う。これにより、特性差が加味されたシミュレーションを行うことが可能となり、シミュレーション誤差を抑制でき、高精度なシミュレーションが行えるようにできる。
【選択図】図1
Description
図1は、本実施形態にかかる半導体装置の上面レイアウト図である。また、図2は、図1のA−A’断面図であり、図3は、図1に示す半導体装置の回路図である。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してセンス素子として電流検出用センス素子T2の代わりに温度検出素子S1を備えたものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
上記第1、第2実施形態では、メイン素子T1をO形状とした上面レイアウトを有する半導体装置について説明したが、他の上面レイアウトであっても良い。例えば、図11(a)、(b)に示したように、メイン素子T1をL形状、つまり四角形の四つの角部うちの一つを失くした形状としつつ、その角部に電流検出用センス素子T2や温度検出素子S1を備えた構造とすることができる。また、図11(c)、(d)に示したように、メイン素子T1をU形状、つまり四角形の四辺のうちの一つに凹部を設けた形状としつつ、その凹部内に電流検出用センス素子T2や温度検出素子S1を備えた構造としても良い。
T2 電流検出用センス素子
S1 温度検出素子
1 n型半導体基板
3 n+型ドレイン領域
4 p型ベース領域
5 n+型ソース領域
6 p+型コンタクト領域
7 ゲート絶縁膜
8 ゲート電極
10 ソース電極
11 ドレイン電極
Claims (5)
- 第1導電型のドリフト層を有する半導体基板(1)と、
前記ドリフト層内に形成された第2導電型のベース領域(4)と、
前記ドリフト層内において、前記ベース領域(4)から離間して形成された第1導電型または第2導電型の第1半導体領域(3)と、
前記ベース領域(4)内に形成された第1導電型の第2半導体領域(5)と、
前記第1半導体領域(3)に接続された第1電極(11)と、
前記第2半導体領域(4)に接続された第2電極(10)と、
前記ベース領域(4)の表面にゲート絶縁膜(7)を介して備えられたゲート電極(8)とを有し、
前記第1半導体領域(3)と前記第2半導体領域(5)がメッシュ状に配置したメッシュ構造とされていると共に、前記第1半導体領域(3)を点在させつつ該第1半導体領域(3)の周囲に前記第2半導体領域(5)を配置した上面レイアウトとされ、前記ゲート電極(8)への電圧印加に基づいて前記ベース領域(4)のうち前記ゲート絶縁膜(7)と接する部分にチャネル領域を形成し、前記第1電極(11)と前記第2電極(10)との間に電流を流すように構成された横型素子からなるメイン素子(T1)と、
前記横型素子と同一チップに形成されたセンス素子(T2、S1)と、を有する半導体装置のシミュレーション方法であって、
メッシュ状に配置された1つ1つの前記第2半導体領域(5)の種類を当該第2半導体領域(5)が隣接している前記第1半導体領域(3)の数に応じて識別すると共に、点在させられた前記第1半導体領域(3)の1つ1つを1セルとして、各セルの前記第1半導体領域(3)の種類を当該第1半導体領域(3)に隣接している前記第2半導体領域(5)の種類に応じて層別化し、この層別化された種類毎に各セルが同一特性を有しているとして、前記横型素子が層別化された種類毎に異なる特性を有した横型素子を並列接続したシミュレーションモデルを設定してシミュレーションを行うことを特徴とする半導体装置のシミュレーション方法。 - 前記層別化された種類毎のセルサイズを当該種類毎のセル数として前記シミュレーションモデルを設定することを特徴とする請求項1に記載の半導体装置のシミュレーション方法。
- 前記メイン素子(T1)を四角形状の中央部が除かれたO形状とし、該O形状の中央に前記センス素子(T2、S1)を配置した上面レイアウトとすることを特徴とする請求項1または2に記載の半導体装置のシミュレーション方法。
- 前記メイン素子(T1)を四角形状の一辺に凹部を構成したU形状とし、該凹部内に前記センス素子(T2、S1)を配置した上面レイアウトとすることを特徴とする請求項1または2に記載の半導体装置のシミュレーション方法。
- 前記メイン素子(T1)を四角形状の一角部を失くしたL形状とし、該角部に前記センス素子(T2、S1)を配置した上面レイアウトとすることを特徴とする請求項1または2に記載の半導体装置のシミュレーション方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009975A JP5708508B2 (ja) | 2012-01-20 | 2012-01-20 | 半導体装置のシミュレーション方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009975A JP5708508B2 (ja) | 2012-01-20 | 2012-01-20 | 半導体装置のシミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013149830A true JP2013149830A (ja) | 2013-08-01 |
JP5708508B2 JP5708508B2 (ja) | 2015-04-30 |
Family
ID=49047039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012009975A Expired - Fee Related JP5708508B2 (ja) | 2012-01-20 | 2012-01-20 | 半導体装置のシミュレーション方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5708508B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079852A (ja) * | 2013-10-17 | 2015-04-23 | 富士通セミコンダクター株式会社 | 半導体装置及びその検査方法 |
CN113792510A (zh) * | 2021-09-27 | 2021-12-14 | 广州粤芯半导体技术有限公司 | Mosfet的仿真方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758326A (ja) * | 1993-08-18 | 1995-03-03 | Fuji Electric Co Ltd | センサ素子付き半導体装置 |
JPH08125176A (ja) * | 1994-10-20 | 1996-05-17 | Nippondenso Co Ltd | 半導体装置 |
JPH10256541A (ja) * | 1997-03-12 | 1998-09-25 | Denso Corp | 電流検出機能を有する負荷駆動回路 |
JP2001308195A (ja) * | 2000-04-19 | 2001-11-02 | Denso Corp | 半導体装置 |
JP2005045061A (ja) * | 2003-07-23 | 2005-02-17 | Renesas Technology Corp | 半導体装置 |
JP2005303120A (ja) * | 2004-04-14 | 2005-10-27 | Denso Corp | 半導体装置の特性シミュレーション方法およびその方法を用いた半導体装置の構造設計、製造方法 |
JP2005332891A (ja) * | 2004-05-18 | 2005-12-02 | Denso Corp | 半導体装置 |
JP2007011995A (ja) * | 2005-07-04 | 2007-01-18 | Nec Electronics Corp | トランジスタモデル生成装置、および、トランジスタモデル生成方法 |
-
2012
- 2012-01-20 JP JP2012009975A patent/JP5708508B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758326A (ja) * | 1993-08-18 | 1995-03-03 | Fuji Electric Co Ltd | センサ素子付き半導体装置 |
JPH08125176A (ja) * | 1994-10-20 | 1996-05-17 | Nippondenso Co Ltd | 半導体装置 |
JPH10256541A (ja) * | 1997-03-12 | 1998-09-25 | Denso Corp | 電流検出機能を有する負荷駆動回路 |
JP2001308195A (ja) * | 2000-04-19 | 2001-11-02 | Denso Corp | 半導体装置 |
JP2005045061A (ja) * | 2003-07-23 | 2005-02-17 | Renesas Technology Corp | 半導体装置 |
JP2005303120A (ja) * | 2004-04-14 | 2005-10-27 | Denso Corp | 半導体装置の特性シミュレーション方法およびその方法を用いた半導体装置の構造設計、製造方法 |
JP2005332891A (ja) * | 2004-05-18 | 2005-12-02 | Denso Corp | 半導体装置 |
JP2007011995A (ja) * | 2005-07-04 | 2007-01-18 | Nec Electronics Corp | トランジスタモデル生成装置、および、トランジスタモデル生成方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079852A (ja) * | 2013-10-17 | 2015-04-23 | 富士通セミコンダクター株式会社 | 半導体装置及びその検査方法 |
CN113792510A (zh) * | 2021-09-27 | 2021-12-14 | 广州粤芯半导体技术有限公司 | Mosfet的仿真方法 |
CN113792510B (zh) * | 2021-09-27 | 2024-03-15 | 粤芯半导体技术股份有限公司 | Mosfet的仿真方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5708508B2 (ja) | 2015-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101442335B1 (ko) | FinFET 설계를 위한 LVS 구현 | |
KR102506118B1 (ko) | 전력 장치 및 이의 저항 시뮬레이션 방법, 및 전력 장치 시뮬레이션 도구 | |
CN104134666B (zh) | 半导体器件的标准单元 | |
US8907380B1 (en) | Radiation tolerant dummy gate-assisted n-MOSFET, and method and apparatus for modeling channel of semiconductor device | |
TW201351600A (zh) | 半導體設備中通孔定距之軟體及方法 | |
US8745569B2 (en) | Equivalent circuit of bidirectional switch, simulation method for bidirectional switch, and simulation device for bidirectional switch | |
JP5708508B2 (ja) | 半導体装置のシミュレーション方法 | |
US10157975B2 (en) | Method of manufacturing a semiconductor device | |
Preas et al. | Automatic circuit analysis based on mask information | |
JP4997710B2 (ja) | Lsiのセルのライブラリデータ生成方法 | |
KR20190059052A (ko) | 내방사선 mosfet으로 형성되는 로직 셀 | |
US11055462B2 (en) | Method for generating an electronic circuit modelling substrate coupling effects in an integrated circuit | |
JP6589845B2 (ja) | 半導体装置 | |
JP2011253360A (ja) | Mosfetモデル出力装置及び出力方法 | |
CN111682069B (zh) | 一种SiC金属氧化物半导体场效应晶体管芯片 | |
Barri et al. | MOSFETs’ Electrical Performance in the 160-nm BCD Technology Process With the Diamond Layout Shape | |
JP2007109907A (ja) | 半導体装置 | |
EP3643724A1 (en) | Canine health product containing antibodies against canine parvovirus type 2 | |
JP2008034431A (ja) | 半導体装置の特性シミュレーション方法 | |
US20140068535A1 (en) | System and method for configuring a transistor device using rx tuck | |
JP5147105B2 (ja) | Igbtシミュレーション装置およびigbtシミュレーションプログラム | |
JP3885686B2 (ja) | 半導体装置の特性シミュレーション方法及びその方法を用いた半導体装置の製造方法 | |
Yakimets | Vertical Transistors: A slippery path towards the ultimate CMOS scaling | |
JP2015026296A (ja) | 設計方法およびプログラム | |
CN101471273B (zh) | 预测mos晶体管中的漏极电流的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5708508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |