CN110943078A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110943078A
CN110943078A CN201811117838.3A CN201811117838A CN110943078A CN 110943078 A CN110943078 A CN 110943078A CN 201811117838 A CN201811117838 A CN 201811117838A CN 110943078 A CN110943078 A CN 110943078A
Authority
CN
China
Prior art keywords
active region
gate electrode
semiconductor device
region
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811117838.3A
Other languages
English (en)
Inventor
陈面国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811117838.3A priority Critical patent/CN110943078A/zh
Publication of CN110943078A publication Critical patent/CN110943078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种半导体器件，包括衬底，所述衬底中形成有定义出有源区的沟槽隔离结构，所述衬底上形成有栅电极，所述栅电极位于所述有源区上并延伸至所述沟槽隔离结构，所述栅电极在所述有源区及所述沟槽隔离结构的交界处具有凸出部，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中心区域上的横向宽度尺寸，进而增加了所述交界处的沟道的长度，降低了水平电场，从而提升器件的性能，同时，由于一个有源区上的两个所述栅电极在所述漏区和所述沟槽隔离结构的交界处不具有凸出部，使对应同一有源区的两个所述栅电极之间的间隔尺寸减小了，从而有利于器件的微缩。

Description

半导体器件
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件。
背景技术
传统的MOS晶体管通常采用平面栅结构，其栅极结构与沟槽隔离结构具有交叉部分，晶体管在工作时，载流子子从源区迁移至漏区，由于沟槽隔离结构具有俘获高能电子的能力，会使得器件产生翘曲效应(kink effect)、双峰I-V曲线或热电子诱导穿通效应(hotelectron induced punch-through，HEIP)等，导致器件的性能下降。为了减轻翘曲效应和热电子诱导穿通效应，通常会在栅电极的侧壁上增加一个凸出部，以使栅电极在有源区与沟槽隔离结构交界处的栅长增加，从而减小了水平电场，以抑制翘曲效应和热电子诱导穿通效应，但是对于一个有源区中具有多个晶体管的情况时，栅长的增加会导致器件的面积变大，不利于器件的微缩。
发明内容
本发明的目的在于提供一种半导体器件，以解决由沟槽隔离结构导致的器件的性能下降等问题。
为了达到上述目的，本发明提供了一种半导体器件，包括：
衬底，所述衬底中形成有若干沟槽隔离结构，所述沟槽隔离结构定义出有源区；以及，
栅电极，形成于所述有源区上并延伸至所述沟槽隔离结构，其中，一个所述有源区对应两个所述栅电极，且所述栅电极在所述源区及所述沟槽隔离结构的交界处具有横向凸出的凸出部，所述凸出部的横向凸出方向垂直于所述栅电极的延伸方向，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中间区域的横向宽度尺寸。
可选的，所述有源区中形成有两个源区及位于两个所述源区之间的漏区，并且所述源区和所述漏区在平行于所述栅电极的延伸方向上均扩展至所述有源区的边界，两个所述栅电极位于所述源区及所述漏区之间以构成两个晶体管，所述晶体管在所述有源区靠近所述交界处的沟道的长度大于所述晶体管在所述有源区中间区域的沟道的长度。
可选的，两个所述栅电极分别位于所述漏区的两侧，并且所述凸出部从所述栅电极背离所述漏区的一侧横向凸出。
可选的，所述凸出部在所述交界处还分别往所述有源区中和所述沟槽隔离中延伸，以使所述凸出部的部分位于所述有源区上，另一部分位于所述沟槽隔离结构上。
可选的，一个所述有源区对应的两个所述栅电极之间的间隔尺寸小于等于300nm。
可选的，所述凸出部在平行于所述栅电极的延伸方向上的宽度尺寸介于70nm-140nm。
可选的，所述凸出部的横向宽度尺寸介于100nm-200nm。
可选的，所述栅电极对应同一有源区的两个凸出部在平行于所述栅电极的延伸方向上的宽度尺寸不相等。
可选的，所述半导体器件应用于集成电路存储器中，所述集成电路存储器包括若干晶体管。
在本发明提供的半导体器件中，包括衬底，所述衬底中形成有定义出有源区的沟槽隔离结构，所述衬底上形成有栅电极，所述栅电极位于所述有源区上并延伸至所述沟槽隔离结构，所述栅电极在所述有源区及所述沟槽隔离结构的交界处具有凸出部，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中心区域上的横向宽度尺寸，进而增加了所述交界处的沟道的长度，降低了水平电场，从而提升器件的性能，同时，由于一个有源区上的两个所述栅电极在所述漏区及所述沟槽隔离结构的交界处不具有凸出部，使对应同一有源区的两个所述栅电极之间的间隔尺寸减小了，从而有利于器件的微缩。
附图说明
图1为一种半导体器件的结构示意图；
图2为本发明实施例提供的第一种半导体器件的结构示意图；
图3为本发明实施例提供沿图1中A-A’的深度方向剖切得到的剖面示意图；
图4为本发明实施例提供的第二种半导体器件的结构示意图；
图中，附图标记为：
1-衬底；
11-沟槽隔离结构； 11’-沟槽隔离结构；
12-有源区； 12’-有源区；
111-源区； 112-漏区；
2-栅电极； 2’-栅电极；
21-凸出部； 21’-凸出部；
H-栅电极在有源区与沟槽隔离结构的交界处的横向宽度尺寸；
L-栅电极在有源区中间区域的横向宽度尺寸；
H’-栅电极在有源区与沟槽隔离结构的交界处的横向宽度尺寸；
h-凸出部在平行于栅电极的延伸方向上的宽度尺寸；
h’-凸出部的横向宽度尺寸。
具体实施方式
有一种半导体器件如图1所示，所述半导体器件包括衬底，所述衬底中形成有若干沟槽隔离结构11’，所述沟槽隔离结构11’定义出多个有源区12’，每个所述有源区12’均包括两个源区和一漏区，所述衬底上形成有并行排布的栅电极2’，且所述源区和所述漏区位于所述栅电极2’的两侧，所述栅电极与相应的所述有源区相交并延伸至与所述沟槽隔离结构相交，其中，每个所述有源区12’均与两条所述栅电极2’相交，以使两个晶体管共用所述漏区，且所述栅电极2’的两侧在所述有源区及所述沟槽隔离结构的交界处均具有凸出部21’，以使所述栅电极2’在所述有源区与所述沟槽隔离结构的交界处的横向宽度尺寸H’增加，进而使沟道长度增加，以降低水平电场。可以理解的是，由于同一有源区12’对应了两个所述栅电极2’，而每个所述栅电极2’两侧在所述有源区12’及所述沟槽隔离结构11’的交界处均具有凸出部21’，为了保证同一有源区12’的两个所述栅电极2’不互相影响，势必会增大两个所述栅电极2’之间的距离，从而使得形成的半导体器件的面积增大。
基于此，本发明提供了一种半导体器件，包括衬底，所述衬底中形成有定义出有源区的沟槽隔离结构，所述衬底上形成有栅电极，所述栅电极位于所述有源区上并延伸至所述沟槽隔离结构，所述栅电极在所述有源区及所述沟槽隔离结构的交界处具有凸出部，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中心区域上的横向宽度尺寸，进而增加了所述交界处的沟道长度，降低了水平电场，从而提升器件的性能，同时，由于一个有源区上的两个所述栅电极在所述漏区及所述沟槽隔离结构的交界处不具有凸出部，使对应同一有源区的两个所述栅电极之间的间隔尺寸减小了，从而有利于器件的微缩。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2-图3为本实施提供的半导体器件的结构示意图，所述半导体器件包括：衬底1，所述衬底1中形成有若干沟槽隔离结构11，所述沟槽隔离结构11定义出有源区12；以及，栅电极2，形成于所述有源区12上并延伸至所述沟槽隔离结构11，其中，一个所述有源区12对应两个所述栅电极2，且所述栅电极2在所述源区111及所述沟槽隔离结构11的交界处具有横向凸出的凸出部21，所述凸出部21的横向凸出方向垂直于所述栅电极2的延伸方向，以使所述栅电极2在所述交界处的横向宽度尺寸H大于所述栅电极2位于所述有源区12中间区域的横向宽度尺寸L。
具体的，请参阅图2及图3，所述衬底1中形成有沟槽隔离结构11及有源区12，所述沟槽隔离结构11用于隔离相邻的所述有源区12，所述有源区12包括两个源区111及一漏区112，所述源区111及所述漏区112之间的区域构成沟道，一栅极结构形成于所述沟道上方，所述源区111及所述漏区112排布在所述栅极结构的两侧，以构成两个晶体管。所述栅极结构包括栅电极2及围绕所述栅电极2的隔离层。如图1所示，所述栅电极2呈条状，所述栅电极2与所述有源区12相交并延伸至与所述沟槽隔离结构11相交，且每个所述有源区12与对应的两条所述栅电极2相交，以构成两个晶体管。进一步，所述有源区12在所述衬底1中呈阵列形式排布，每列所述有源区12均与相同的两条所述栅电极2对应。可以理解的是，本实施例中的凸出部21的材料与所述栅电极2的材料一致，所述凸出部21的高度与所述栅电极2的高度也一致，并且可选的，所述凸出部21与所述栅电极2是一体形成的。
请继续参阅图2和图3，所述栅电极2两侧，一侧与所述沟槽隔离结构11和所述源区111相交，一侧与所述沟槽隔离结构11和所述漏区112相交，可以理解的是，每个所述栅电极2与每个所述有源区12具有4个相交的位置(4个交界处)，并且这四个相交的位置两两对称。所述凸出部21位于所述栅电极2与所述有源区12的交界处，且，所述凸出部21在所述交界处还分别往所述有源区12中和所述沟槽隔离结构11中延伸，以使所述凸出部21部分位于所述有源区12中，另一部分位于所述沟槽隔离结构11中。本实施例中，所述凸出部21仅位于所述栅电极2与所述源区111的两个交界处，而所述栅电极2与所述漏区112的两个交界处不具有所述凸出部21，使所述凸出部21仅覆盖部分所述源区12及部分所述沟槽隔离结构11。如图2所示，每个所述栅电极2仅在所述源区111及所述沟槽隔离结构11的交界处具有凸出部21，使所述栅电极2在所述沟槽隔离结构11与所述有源区12的交界处的横向宽度尺寸H(栅长)增加了(大于所述栅电极2位于所述有源区12中间区域的横向宽度尺寸L)，进而使所述晶体管在所述有源区12靠近所述交界处的沟道的长度大于所述晶体管在所述有源区12中间区域的沟道的长度，减小了水平电场，从而可以抑制翘曲效应和热电子诱导穿通效应。
同时，由于同一有源区12中的两个晶体管是共用所述漏区112的，即所述漏区112位于两个所述栅电极2之间，并且所述凸出部21从所述栅电极2背离所述漏区112的一侧横向凸出，而所述栅电极2在与所述漏区112及所述沟槽隔离结构11的两个交界处均不具有所述凸出部21，从而可以减小两个所述栅电极2之间的间隔尺寸(不用预留凸出部21的位置)，进而减小了半导体器件的面积，有利于器件的微缩。可选的，一个所述有源区12对应的两个所述栅电极2之间的间隔尺寸小于等于300nm。
可选的，所述凸出部21可以关于所述有源区12与所述沟槽隔离结构11的交界线对称，即所述凸出部21为一轴对称结构，对称轴为所述有源区12与所述沟槽隔离结构11的交界线，这样的所述凸出部21形成工艺较为简单。应理解，所述凸出部21实际上也可以不是一轴对称结构，其位于所述沟槽隔离结构上的部分可以是任意的形状。
进一步，相较于图1来说，本实施中的所述栅电极2在与所述源区111及所述沟槽隔离结构11的两个相交的位置均具有所述凸出部21，且所述凸出部21的横向宽度尺寸h’是图1中的所述凸出部21’的横向宽度尺寸的两倍，或者也可以这么理解：本实施例中将所述栅电极2在与所述漏区112及所述沟槽隔离结构11的交界处的凸出部21移动至与所述栅电极2在与所述源区111及所述沟槽隔离结构11的交界处的凸出部21上，使本实施例中的所述凸出部21的横向宽度尺寸h’是图1中的所述凸出部21’的两倍，这样一来，所述交界处的沟道的长度的增加量是相同的，减小的水平电场的幅度也一致，对器件的导通性能产生的影响不大。可以理解的是，所述凸出部21的横向宽度尺寸h’也可以不是图1中的所述凸出部21’的横向宽度尺寸的两倍，本发明不作限制。
进一步，如图4所示，所述栅电极2上对应同一有源区12的两个所述凸出部21对称设置，即，所述栅电极2上对应同一有源区12的两个所述凸出部21沿着垂直于凸出方向的间隔尺寸h相等且向外凸出的横向宽度尺寸h’也相等，使所述半导体器件的器件结构更加对称，性能更稳定。但实际上，所述栅电极2上对应同一有源区12的两个所述凸出部21在平行于所述栅电极2的延伸方向上的宽度尺寸h可以不相等，且向外凸出的横向宽度尺寸h’也可以不相等，例如图2中就示出了所述栅电极2上对应同一有源区12的两个所述凸出部21在平行于所述栅电极2的延伸方向上的宽度尺寸h不相等的情况，本实施例不再一一举例。
可选的，所述凸出部21在平行于所述栅电极2的延伸方向上的宽度尺寸h介于70nm-140nm，例如，所述凸出部21在平行于所述栅电极2的延伸方向上的宽度尺寸h在70nm-140nm之间变化，或者，也可以使所述凸出部21在平行于所述栅电极2的延伸方向上的宽度尺寸h的最大值小于140nm。所述凸出部21的横向宽度尺寸h’介于100nm-200nm，且，所述凸出部21沿凸出方向的边界始终是位于所述有源区12的边界内的。
可以理解的是，本实施例中所述的半导体器件应用于一集成电路存储器中，所述有源区12用于形成所述集成电路存储器的若干晶体管。
综上，在本发明实施例提供的半导体器件中，包括衬底，所述衬底中形成有定义出有源区的沟槽隔离结构，所述衬底上形成有栅电极，所述栅电极位于所述有源区上并延伸至所述沟槽隔离结构，所述栅电极在所述有源区及所述沟槽隔离结构的交界处具有凸出部，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中心区域上的横向宽度尺寸，进而增加了所述交界处的沟道的长度，降低了水平电场，从而提升器件的性能，同时，由于一个有源区上的两个所述栅电极在所述漏区及所述沟槽隔离结构的交界处不具有凸出部，使对应同一有源区的两个所述栅电极之间的间隔尺寸减小了，从而有利于器件的微缩。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (9)

1.一种半导体器件，其特征在于，包括：
衬底，所述衬底中形成有若干沟槽隔离结构，所述沟槽隔离结构定义出有源区；以及，
栅电极，形成于所述有源区上并延伸至所述沟槽隔离结构，其中，一个所述有源区对应两个所述栅电极，且所述栅电极在所述源区及所述沟槽隔离结构的交界处具有横向凸出的凸出部，所述凸出部的横向凸出方向垂直于所述栅电极的延伸方向，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中间区域的横向宽度尺寸。
2.如权利要求1所述的半导体器件，其特征在于，所述有源区中形成有两个源区及位于两个所述源区之间的漏区，并且所述源区和所述漏区在平行于所述栅电极的延伸方向上均扩展至所述有源区的边界，两个所述栅电极位于所述源区及所述漏区之间以构成两个晶体管，所述晶体管在所述有源区靠近所述交界处的沟道长度大于所述晶体管在所述有源区中间区域的沟道长度。
3.如权利要求2所述的半导体器件，其特征在于，两个所述栅电极分别位于所述漏区的两侧，并且所述凸出部从所述栅电极背离所述漏区的一侧横向凸出。
4.如权利要求2所述的半导体器件，其特征在于，所述凸出部在所述交界处还分别往所述有源区中和所述沟槽隔离中延伸，以使所述凸出部的部分位于所述有源区上，另一部分位于所述沟槽隔离结构上。
5.如权利要求1所述的半导体器件，其特征在于，一个所述有源区对应的两个所述栅电极之间的间隔尺寸小于等于300nm。
6.如权利要求5所述的半导体器件，其特征在于，所述凸出部在平行于所述栅电极的延伸方向上的宽度尺寸介于70nm-140nm。
7.如权利要求6所述的半导体器件，其特征在于，所述凸出部的横向宽度尺寸介于100nm-200nm。
8.如权利要求1所述的半导体器件，其特征在于，所述栅电极对应同一有源区的两个凸出部在平行于所述栅电极的延伸方向上的宽度尺寸不相等。
9.如权利要求1-8中任一项所述的半导体器件，其特征在于，所述半导体器件应用于集成电路存储器中，所述集成电路存储器包括若干晶体管。
CN201811117838.3A 2018-09-21 2018-09-21 半导体器件 Pending CN110943078A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811117838.3A CN110943078A (zh) 2018-09-21 2018-09-21 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811117838.3A CN110943078A (zh) 2018-09-21 2018-09-21 半导体器件

Publications (1)

Publication Number Publication Date
CN110943078A true CN110943078A (zh) 2020-03-31

Family

ID=69905096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811117838.3A Pending CN110943078A (zh) 2018-09-21 2018-09-21 半导体器件

Country Status (1)

Country Link
CN (1) CN110943078A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241375A (zh) * 2021-04-30 2021-08-10 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN116031284A (zh) * 2023-02-09 2023-04-28 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102124548A (zh) * 2008-08-19 2011-07-13 飞思卡尔半导体公司 具有增益变化补偿的晶体管
US20120001271A1 (en) * 2010-06-30 2012-01-05 Samsung Electronics Co., Ltd. Gate electrode and gate contact plug layouts for integrated circuit field effect transistors
US20130037888A1 (en) * 2011-08-10 2013-02-14 Samsung Electronics Co., Ltd. Semiconductor device
CN208738245U (zh) * 2018-09-21 2019-04-12 长鑫存储技术有限公司 半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102124548A (zh) * 2008-08-19 2011-07-13 飞思卡尔半导体公司 具有增益变化补偿的晶体管
US20120001271A1 (en) * 2010-06-30 2012-01-05 Samsung Electronics Co., Ltd. Gate electrode and gate contact plug layouts for integrated circuit field effect transistors
US20130037888A1 (en) * 2011-08-10 2013-02-14 Samsung Electronics Co., Ltd. Semiconductor device
CN208738245U (zh) * 2018-09-21 2019-04-12 长鑫存储技术有限公司 半导体器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241375A (zh) * 2021-04-30 2021-08-10 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
US11869935B2 (en) 2021-04-30 2024-01-09 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
CN116031284A (zh) * 2023-02-09 2023-04-28 长鑫存储技术有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US10818782B2 (en) Insulated-gate bipolar transistor (IGBT) including a branched gate trench
US9685564B2 (en) Gate-all-around field effect transistors with horizontal nanosheet conductive channel structures for MOL/inter-channel spacing and related cell architectures
US11881484B2 (en) Semiconductor integrated circuit device
US10164025B2 (en) Semiconductor device having termination trench
CN105633161B (zh) 使用三维沟道的半导体器件
JP2016082167A (ja) 半導体装置
US20220149161A1 (en) Shielded gate trench mosfet having improved specific on-resistance structures
JPWO2014162498A1 (ja) トレンチゲート電極を利用するｉｇｂｔ
US8614481B2 (en) Semiconductor device and method for fabricating the same
CN111370462A (zh) 一种沟槽型vdmos的元胞版图结构
CN110943078A (zh) 半导体器件
US9882044B2 (en) Edge termination for super-junction MOSFETs
US20160380081A1 (en) Finfet and method of fabricating the same
CN110890421A (zh) 半导体器件
US8853738B2 (en) Power LDMOS device and high voltage device
JP2022529411A (ja) トレンチ型電界効果トランジスタの構造及びその製造方法
US8569134B2 (en) Method to fabricate a closed cell trench power MOSFET structure
US9312331B2 (en) Semiconductor device
US20200243657A1 (en) Multi-trench MOSFET and method for fabricating the same
US10177220B2 (en) High voltage metal oxide semiconductor device
CN107331700B (zh) 一种沟槽式晶体管结构及其制造方法
KR20110001806A (ko) 리세스 게이트를 포함하는 반도체 소자 및 그 형성방법
US20050230709A1 (en) Semiconductor device
KR100702305B1 (ko) 반도체 소자의 리세스 게이트
TW201707133A (zh) 隔離元件及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination