KR20050011108A - 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법 - Google Patents
온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법 Download PDFInfo
- Publication number
- KR20050011108A KR20050011108A KR1020030049950A KR20030049950A KR20050011108A KR 20050011108 A KR20050011108 A KR 20050011108A KR 1020030049950 A KR1020030049950 A KR 1020030049950A KR 20030049950 A KR20030049950 A KR 20030049950A KR 20050011108 A KR20050011108 A KR 20050011108A
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- gate electrode
- control gate
- cell
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 125000006850 spacer group Chemical group 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000013500 data storage Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 플래시 또는 이이피롬 셀당 2개의 데이터를 저장할 수 있는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법을 제공하는 것이다. 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법은 실리콘 기판 상에 웰을 형성시킨 후 컨트롤 게이트 산화막을 형성하는 단계와, 컨트롤 게이트로 사용되는 다결정 실리콘을 도포하고 감광막 패턴을 사용하여 상기 컨트롤 게이트 전극을 형성시킨 후, 상기 컨트롤 게이트 전극 상에 절연막을 형성하는 단계와, 컨트롤 게이트 산화막 보다 얇게 플로팅 게이트 산화막을 형성시킨 다음 플로팅 게이트 전극으로 사용될 폴리 실리콘을 도포하는 단계와, 감광막 패턴이 있는 상태에서 이등방성 건식 식각을 통해 셀과 셀사이에 있는 플로팅 게이트 스페이서를 식각하는 단계와, 감광막 패턴을 마스크로 사용하여 이온주입을 실행함으로써, 소오스 드레인 정션을 형성하는 단계와 층간 절연막을 도포하고, 금속컨택을 형성한 후 금속 배선을 형성시키는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는, 반도체 소자의 제조에 있어서 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작 방법에 관한 것이다.
종래의 경우의 플래시 또는 이이피롬 셀은 셀 하나당 하나의 데이터 만 저장이 가능해서 집적도를 높이기 위해서 셀의 크기를 줄이느라 공정비용이 많이 들고 공정 난이도가 높아져 수율 향상에 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 플래시 또는 이이피롬 셀당 2개의 데이터를 저장할 수 있는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법을 제공하는 것이다.
또한, 본 발명은 컨트롤 게이트를 형성한 후, 컨트롤 게이트 양쪽 측벽에 플로팅 게이트 전극을 형성하고 이를 각각 데이터를 저장하는 플로팅 게이트 전극으로 사용할 수 있는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법을 제공하는 것이다.
또한, 본 발명은 중앙의 컨트롤 게이트 형성한 후, 플로팅 게이트와 컨트롤 게이트를 서로 커플링해 주기 위한 절연 물질층을 형성시키고, 이 후 플로팅 게이트 다결정 실리콘을 도포한 후, 위 아래 셀의 플로팅 게이트를 서로 분리하기 위한 감광막 패턴을 사용하여 습식 식각을 통해 플로팅 게이트 전극을 형성할 수 있는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법을 제공하는 것이다.
도 1a 내지 도 1f는 본 발명의 바람직한 실시예에 따른 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법을 설명하기 위한 단면도들을 도시한다.
도 2는 도 1d 까지 진행한 후 위에서 내려다 본 평면도를 도시한다.
도 3은 도 2에서 등방성 습식 식각을 통하여 오픈되어 있는 영역의 폴리 실리콘층을 모두 식각한 상태를 도시한다.
도 4는 도 1e까지의 공정을 완료한 다음 위에서 내려다본 도면이다.
도 5는 도 1f까지의 공정이 끝난 다음 위에서 본 도면이다.
도 6은 전체 플래시 또는 이이피롬 셀을 레이아웃한 도면이다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 실리콘 기판 102 : 컨트롤 게이트 산화막
104 : 컨트롤 게이트 전극 106 : 절연층
108 : 플로팅 게이트 전극 110 : 포토레지스트층
112 : 소오스 드레인 정션 114 : 층간 절연막
116 : 금속 컨택 118 : 금속배선
상기와 같은 목적을 실현하기 위한 본 발명은 실리콘 기판 상에 웰을 형성시킨 후 컨트롤 게이트 산화막을 형성하는 단계와, 컨트롤 게이트로 사용되는 다결정 실리콘을 도포하고 감광막 패턴을 사용하여 상기 컨트롤 게이트 전극을 형성시킨 후, 상기 컨트롤 게이트 전극 상에 절연막을 형성하는 단계와, 컨트롤 게이트 산화막 보다 얇게 플로팅 게이트 산화막을 형성시킨 다음 플로팅 게이트 전극으로 사용될 폴리 실리콘을 도포하는 단계와, 셀과 셀사이 그리고 로직 영역 전부가 오픈되는 감광막 패턴을 사용하여 오픈되는 영역에 존재하는 폴리 실리콘을 등방성 습식 식각을 통해 셀과 셀사이에 있는 플로팅 게이트 스페이서를 식각하는 단계와, 감광막 패턴을 마스크로 사용하여 이온주입을 실행함으로써, 소오스 드레인 정션을 형성하는 단계와 층간 절연막을 도포하고, 금속컨택을 형성한 후 금속 배선을 형성시키는 단계를 포함하는 것을 특징으로 하는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 1a 내지 도 1f는 본 발명의 바람직한 실시예에 따른 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법을 설명하기 위한 단면도들을 도시한다.
먼저, 도 1a에 도시한 바와 같이, 실리콘 기판(100) 상에 웰을 형성시킨 후 컨트롤 게이트 산화막(102)을 형성시킨다. 본 발명의 바람직한 실시예에 따르면, 이때의 컨트롤 게이트 산화막(102)은 질화막 계열의 물질로 형성하는 것이 바람직하다.
이어서, 도 1b에 도시한 바와 같이, 컨트롤 게이트(104)로 사용되는 다결정 실리콘을 도포하고 감광막 패턴을 사용하여 컨트롤 게이트 전극을 형성시킨 후, 플로팅 게이트와 컨트롤 게이트 전극(104) 사이의 커패시터 커플링 역할을 하는 절연막(106)을 형성시킨다. 그리고, 컨트롤 게이트 산화막(102) 보다 얇게 플로팅 게이트 산화막(106)을 형성시킨 다음 플로팅 게이트 전극(108)으로 사용될 폴리 실리콘을 도포한다.
다음 단계로, 도 1c에 도시한 바와 같이, 트랜지스터의 게이트 산화막(102)을 식각 방지막으로 사용하여, 전면 이방성 건식 식각을 통하여 컨트롤 게이트 측벽에 플로팅 게이트 스페이서를 형성시킨 후의 상태, 건식 식각시 로직 영역에 존재하는 모든 폴리 실리콘을 식각으로 제거한다.
본 발명의 바람직한 실시예에 따르면, 컨트롤 게이트 양쪽에 폴리 실리콘 스페이서를 형성하여 이를 플로팅 게이트 전극으로 사용하는 것을 특징으로 한다.
또한, 하나의 셀에 두 개의 플로팅 게이트 스페이서가 있고 각각의 스페이서를 테이터 저장 장소로 사용하는 것을 특징으로 한다.
그리고, 도 1d에 도시한 바와 같이, 셀과 셀사이 그리고 로직 영역 전부가 오픈되는 감광막 패턴(110)을 사용하고, 습식 식각을 사용하여 오픈되는 영역에 존재하는 폴리 실리콘을 모두 식각한다. 그리고, 여기서 플래시 또는 이이피롬 셀의 플로팅 게이트로 사용될 폴리 실리콘 스페이서 영역을 습식 식각시 수평 식각으로부터 보호하기 위해 감광막 패턴(110)은 플로팅 게이트 폴리 실리콘 두께보다 더 두껍게 형성한다.
이때까지 형성된 모습을 위에서 내려다본 모습을 도 2에 도시한다.
도 2에 따르면, 플로팅 게이트(108)가 컨트롤 게이트 전극(104) 양쪽으로 분리하고 있으며, 셀 부분만 막고 셀과 셀사이, 로직 영역 전체를 오픈하는 감광막 패턴(110)이 형성되어 있다. 도면에서, 참조번호 "A"는 액티브 영역, 106은 컨트롤 게이트와 플로팅 게이트 사이의 절연물질 영역을 각각 나타낸다.
한편, 도 3에 따르면, 도 2에서 등방성 습식 식각을 통하여 오픈되어 있는 영역의 폴리 실리콘층을 모두 식각한 상태를 도시한다.
이어서, 도 1e에 도시한 바와 같이, 감광막 패턴(110)이 있는 상태에서 등방성 습식 식각을 통해 셀과 셀사이에 있는 플로팅 게이트 스페이서를 식각한다. 그리고 나서, 감광막 패턴(110)을 마스크로 사용하여 이온주입을 실행함으로써, 소오스 드레인 정션(112)을 형성한다.
도 4는 도 1e까지의 공정을 완료한 다음 위에서 내려다본 도면으로써, 도 3에서 습식 식각시 측면 식각이 일부 이루어져 습식 식각 후 감광막을 제거하면 감광막 패턴(110)의 크기보다는 더 작은 길이의 플로팅 게이트 스페이서 패턴이 남게된다. 그리고, 이렇게 형성된 플로팅 게이트 스페이서는 전기적으로 컨트롤 게이트 산화막(102)와 절연물질(106)을 사이에 두고 플로팅 되어있다.
계속하여, 도 1f에 도시한 바와 같이, 층간 절연막(114)을 도포하고, 금속컨택(116)을 형성한 후 금속 배선(118)을 형성시킨다.
도 5는 도 1f까지의 공정이 끝난 다음 위에서 본 도면이며, 도 6 은 전체 플래시 또는 이이피롬 셀을 레이아웃한 도면이다.
한편, 본 발명의 바람직한 실시예의 전기적인 셀의 동작을 설명하면 다음과 같다.
먼저, n형 모스기준으로 쓰기 동작을 설명하면, 중앙의 컨트롤 게이트 전극에 높은 전압(Vpp)을 인가하고, 왼쪽 금속 컨택 배선과 실리콘 기판에 0 V를 인가하고, 오른쪽 금속 컨택 배선에 동작전압(Vcc)과 같거나 더 큰 전압을 인가하면 플로팅 게이트 전극은 중앙의 컨트롤 게이트 전극으로부터 커패시터 커플링에 의해 전위가 올라가게 되고, 이에따라 채널이 형성되고 따라서 소오스로부터 드레인으로 전류가 흐르면서 고온 전자가 발생되어 플로팅 게이트 전극으로 전자가 주입되어 쓰기 동작이 이루어진다. 한편, 왼편 플로팅 게이트에 쓰기를 하려면 컨트롤 게이트와 실리콘 기판의 전압은 그대로 유지한 채 소오스와 드레인 전압을 서로 바꾸어주면 된다.
그리고, 읽기 동작은 오른쪽 플로팅 게이트에 쓰기가 완료된 셀을 읽기 위해서 왼쪽 금속 전극에 0 V와 Vcc 사이의 전압을 인가하고 오른쪽 금속 전극에는 0 V를 인가한 뒤 컨트롤 게이트에 동작전압(Vcc)을 인가하면 플로팅 게이트에 쓰기가 되어있을 경우에는 드레인 전류가 흐르지 않게되고, 만약 오른쪽 플로팅 게이트에 지우기가 되어 있을 경우에는 왼쪽 플로팅 게이트가 쓰기나 지우기의 어떤 상태에 있든지 상관없이 드레인 전류가 흐르게 된다. 따라서, 이를 감지하여 센싱하면 된다.
또한, 지우기 동작은 FN 터널링으로 이루어지는데, 컨트롤 게이트 전극에 0 V를 인가하고 실리콘 기판에 고전위(Vpp)를 인가하면, 플로팅 게이트 전극에서 동시에 전자가 실리콘 기판으로 빠져나가 지우기 동작이 이루어진다.
본 발명을 본 명세서 내에서 몇몇 바람직한 실시예에 따라 기술하였으나, 당업자라면 첨부한 특허 청구 범위에서 개시된 본 발명의 진정한 범주 및 사상으로부터 벗어나지 않고 많은 변형 및 향상이 이루어질 수 있다는 것을 알 수 있을 것이다.
상기한 바와 같이, 본 발명은 셀 2비트를 가지는 플래시 또는 이이피롬 셀을 만들 수 있으므로 동일한 제품 면적일 때 용량이 큰 제품을 만들 수 있어서 부가가치가 높다는 장점이 있다.
Claims (8)
- 실리콘 기판 상에 컨트롤 게이트 산화막을 형성하는 단계와,컨트롤 게이트 전극을 형성시킨 후, 상기 컨트롤 게이트 전극 상에 절연막을 형성하는 단계와,상기 컨트롤 게이트 산화막 보다 얇게 플로팅 게이트 산화막을 형성시킨 다음 플로팅 게이트 전극으로 사용될 폴리 실리콘을 도포하는 단계와,상기 플로팅 게이트 전극으로 사용될 상기 폴리 실리콘을 이방성 건식 식각으로 식각하여 플로팅 게이트 스페이서를 형성하는 단계와,상기 감광막 패턴을 마스크로 사용하여 이온주입을 실행함으로써, 소오스 드레인 정션을 형성하는 단계와층간 절연막을 도포하고, 금속컨택을 형성한 후 금속 배선을 형성시키는 단계를포함하는 것을 특징으로 하는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법.
- 제 1항에 있어서, 상기 컨트롤 게이트 상단 및 양 측면에 폴리 실리콘 스페이서를 형성하여 이를 플로팅 게이트 전극으로 사용하는 것을 특징으로 하는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법.
- 제 1항에 있어서, 상기 플로팅 게이트 전극 형성시 로직 게이트 전극도 동시에 형성되게 하는 것을 특징으로 하는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법.
- 제 1항에 있어서, 상기 셀간 플로팅 게이트 스페이서 제거시 습식 식각을 통해 제거하는 것을 특징으로 하는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법.
- 제 1항에 있어서, 상기 셀간 플로팅 게이트 스페이서 제거를 위한 감광막 패턴은 습식 식각시 수평 식각을 감안하여 실제 최종 플로팅 게이트 스페이서 크기보다 더 크게 형성하는 것을 특징으로 하는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법.
- 제 5항에 있어서, 상기 플로팅 게이트 폴리 실리콘 스페이서 영역을 습식 식각시 수평 식각으로부터 보호하기 위해 감광막 패턴은 플로팅 게이트 폴리 실리콘 두께보다는 더 크게 구성하는 것을 특징으로 하는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법.
- 제 1항에 있어서, 상기 컨트롤 게이트 양쪽에 폴리 실리콘 스페이서를 형성하여 이를 플로팅 게이트 전극으로 사용하는 것을 특징으로 하는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법.
- 제 7항에 있어서, 하나의 셀에 두 개의 플로팅 게이트 스페이서가 있고 각각의 스페이서를 테이터 저장 장소로 사용하는 것을 특징으로 하는 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030049950A KR20050011108A (ko) | 2003-07-21 | 2003-07-21 | 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030049950A KR20050011108A (ko) | 2003-07-21 | 2003-07-21 | 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050011108A true KR20050011108A (ko) | 2005-01-29 |
Family
ID=37223209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030049950A KR20050011108A (ko) | 2003-07-21 | 2003-07-21 | 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050011108A (ko) |
-
2003
- 2003-07-21 KR KR1020030049950A patent/KR20050011108A/ko active Search and Examination
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8878281B2 (en) | Methods and apparatus for non-volatile memory cells | |
| US6740927B1 (en) | Nonvolatile memory capable of storing multibits binary information and the method of forming the same | |
| US8778761B2 (en) | Method of manufacturing semiconductor device | |
| JP3973819B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US7202125B2 (en) | Low-voltage, multiple thin-gate oxide and low-resistance gate electrode | |
| US20150249092A1 (en) | Memory arrays with a memory cell adjacent to a smaller size of a pillar having a greater channel length than a memory cell adjacent to a larger size of the pillar and methods | |
| US7355241B2 (en) | Non-volatile memory | |
| TW543195B (en) | Split-gate flash memory structure and method of manufacture | |
| CN106024889B (zh) | 半导体器件及其制造方法 | |
| KR100731076B1 (ko) | 수직형 스플리트 게이트 구조의 플래시 메모리 소자 및 그제조 방법 | |
| US11621335B2 (en) | Method of making split-gate non-volatile memory cells with erase gates disposed over word line gates | |
| US6849514B2 (en) | Method of manufacturing SONOS flash memory device | |
| US11315635B2 (en) | Split-gate, 2-bit non-volatile memory cell with erase gate disposed over word line gate, and method of making same | |
| US20050202643A1 (en) | Transistor and method for manufacturing the same | |
| KR20050011108A (ko) | 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 제작방법 | |
| KR20090050389A (ko) | 게이트 구조물, 비 휘발성 메모리 셀 및 이의 제조방법 | |
| JP2004342881A (ja) | 半導体記憶装置および半導体装置およびｉｃカードおよび携帯電子機器および半導体記憶装置の製造方法 | |
| KR101151035B1 (ko) | 온/오프 특성이 우수한 플래시 또는 이이피롬 셀 및 제작방법 | |
| KR100540337B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100356468B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| US20070147123A1 (en) | Split gate type non-volatile memory device and method of manufacturing the same | |
| KR20050070785A (ko) | 플래시 메모리 셀의 게이트 형성 방법 | |
| JP4651461B2 (ja) | 半導体装置およびその製造方法 | |
| TWI467577B (zh) | 記憶體結構及其製造方法 | |
| JP2008177327A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20101111 Effective date: 20120222 Free format text: TRIAL NUMBER: 2010101008644; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20101111 Effective date: 20120222 |