CN115881628A - 一种半导体结构的制作方法 - Google Patents

一种半导体结构的制作方法 Download PDF

Info

Publication number
CN115881628A
CN115881628A CN202310219353.XA CN202310219353A CN115881628A CN 115881628 A CN115881628 A CN 115881628A CN 202310219353 A CN202310219353 A CN 202310219353A CN 115881628 A CN115881628 A CN 115881628A
Authority
CN
China
Prior art keywords
layer
etching
contact hole
interlayer dielectric
main etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310219353.XA
Other languages
English (en)
Inventor
贾涛
林政纬
王振择
杨智强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202310219353.XA priority Critical patent/CN115881628A/zh
Publication of CN115881628A publication Critical patent/CN115881628A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提出一种半导体结构的制作方法,属于半导体制造技术领域,所述方法至少包括:提供一衬底,在所述衬底上依次形成金属硅化物层、接触孔刻蚀停止层、层间介电层和功能层;在所述功能层上形成接触孔开口;以所述功能层为掩膜,对所述层间介电层进行至少两次主刻蚀,且相邻所述主刻蚀之间添加清洗处理,且最后一次所述主刻蚀,刻蚀所述层间介电层及部分接触孔刻蚀停止层;对所述接触孔刻蚀停止层进行清洗处理;以及对所述接触孔刻蚀停止层进行刻蚀,直至暴露出金属硅化物层,形成接触孔。本发明提供的一种半导体结构的制作方法,能提高产品良率。

Description

一种半导体结构的制作方法
技术领域
本发明涉及半导体制造技术领域,具体涉及一种半导体结构的制作方法。
背景技术
随着集成电路工艺的发展,除了对器件本身提出的高速、低功耗、高可靠性的性能要求之外,互连技术的发展也在越来越大的程度上影响了器件的总体性能。接触孔(Contact,CT)是将器件与金属线相连的部分,其连接的稳定对集成电路十分重要。
在接触孔的形成过程中,由于刻蚀不充分会造成接触孔内刻蚀停止层的残留,从而导致接触不良甚至开路等问题,或者由于过刻蚀,产生短路或器件失效等问题。
发明内容
本发明的目的在于提供一种半导体结构的制作方法,能有效改善接触不良甚至开路等问题,确保开孔的准确性,从而提高产品的良率。
为解决上述技术问题,本发明是通过如下的技术方案实现的:
本发明提出一种半导体结构的制作方法,至少包括以下步骤:
提供一衬底,在所述衬底上依次形成金属硅化物层、接触孔刻蚀停止层、层间介电层和功能层;
在所述功能层上形成接触孔开口;
以所述功能层为掩膜,对所述层间介电层进行至少两次主刻蚀,且相邻所述主刻蚀之间添加清洗处理,且最后一次所述主刻蚀,刻蚀所述层间介电层及部分接触孔刻蚀停止层;
对所述接触孔刻蚀停止层进行清洗处理;以及
对所述接触孔刻蚀停止层进行刻蚀,直至暴露出金属硅化物层,形成接触孔。
在本发明一实施例中,所述主刻蚀包括第一次主刻蚀和第二次主刻蚀,所述第一次主刻蚀与所述第二次主刻蚀的刻蚀时间之比为9:10。
在本发明一实施例中,所述第一次主刻蚀和/或所述第二次主刻蚀的刻蚀气体包括氩气和六氟-2-丁炔,且所述氩气和所述六氟-2-丁炔的流量之比为(22~25):1。
在本发明一实施例中,所述第一次主刻蚀和/或所述第二次主刻蚀的刻蚀气体还包括氮气和氧气。
在本发明一实施例中,所述氩气的流量为650sccm~750sccm,且所述氩气和所述氮气的流量之比为(33~38):1,所述氩气和所述氧气的流量之比为(33~38):1。
在本发明一实施例中,所述第一次主刻蚀和/或所述第二次主刻蚀的刻蚀气压为15mT。
在本发明一实施例中,所述清洗处理的清洗气体包括氩气和氧气,且所述氩气与所述氧气的流量之比为5:1。
在本发明一实施例中,所述清洗处理的处理气压为20mT。
在本发明一实施例中,在对所述接触孔刻蚀停止层进行刻蚀的步骤中,刻蚀气体为二氟甲烷、三氟甲烷、氩气和氧气,且所述二氟甲烷的流量为25sccm~30sccm,所述三氟甲烷的流量为8sccm~10sccm,所述氧气的流量为20sccm~25ccm,所述氩气的流量为180sccm~220sccm。
在本发明一实施例中,所述第一次主刻蚀去掉第一厚度的所述层间介电层,所述第一厚度为所述层间介电层厚度的75%~85%,所述第二次主刻蚀去掉第一厚度的所述层间介电层,所述第二厚度为所述层间介电层厚度的15%~25%。
在本发明一实施例中,在所述功能层上形成接触孔开口的步骤包括:
在所述层间介电层上依次沉积先进图形化膜层、介质抗反射层、氧化层和底部抗反射层,形成所述功能层;
在所述底部抗反射层上形成光阻层;
在所述光阻层形成开口;
以所述光阻层为掩膜,沿所述开口对所述底部抗反射层、所述氧化层、所述介质抗反射层和所述先进图形化膜层进行刻蚀,形成所述接触孔开口,直至所述接触孔开口暴露出所述层间介电层;以及
去除所述底部抗反射层、所述氧化层和所述介质抗反射层。
本发明提出了一种半导体结构的制作方法,能够有效去除在接触孔的刻蚀过程中产生的聚合物,防止聚合物残留导致的阻挡层的刻蚀不充分,从而有效改善接触不良甚至开路等问题,提高了半导体器件的有效性,从而提高了产品的良率。
附图说明
图1为一实施例中光阻层的结构示意图。
图2为一实施例中刻蚀至先进图形化膜层的结构示意图。
图3为一实施例中先进图形化膜层的结构示意图。
图4为一实施例中第一聚合物的结构示意图。
图5为一实施例中刻蚀至层间介电层的结构示意图。
图6为一实施例中第二聚合物的结构示意图。
图7为一实施例中刻蚀至接触孔刻蚀停止层的结构示意图。
图8为一实施例中接触孔的结构示意图。
标号说明:100、衬底;200、金属硅化物层;300、接触孔刻蚀停止层;400、层间介电层;500、功能层;501、先进图形化膜层;502、介质抗反射层;503、氧化层;504、底部抗反射层;505、接触孔开口;600、光阻层;601、开口;700、第一聚合物;800、第二聚合物;900、接触孔。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
下面结合若干实施例及附图对本发明的技术方案做进一步详细说明,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
集成电路(Integrated Circuit)是把一个电路中所需的晶体管、电阻、电容和电感等元件通过金属导线互连形成的微型电子器件。由于具有体积小、重量轻、引出线和焊接点少、寿命长、可靠性高以及性能好等优点,同时成本低便于大规模生产,广泛应用在工、民用电子设备领域中,如收录机、电视机和计算机等,以及军事、通讯和遥控等领域。本申请提出一种半导体结构的制作方法,能够有效改善接触不良甚至开路等问题,从而提高半导体器件的有效性。
请参阅图1至图8所示,在本发明一实施例中,在衬底100上依次形成金属硅化物层200、接触孔刻蚀停止层300、层间介电层400和功能层500,并在功能层500上形成接触孔开口505,以定位接触孔900的位置。在对接触孔开口505底部的层间介电层400进行多次主刻蚀,并在主刻蚀之间插入清洗处理,可有效降低刻蚀过程中聚合物的残留,从而有效改善接触不良甚至开路等问题,提高半导体器件的有效性。
请参阅图1所示,本发明提出一种半导体结构的制作方法,首先提供一衬底100,本发明对衬底的种类不加以限制,可根据制作不同类型的半导体器件,选择不同种类的衬底。在本发明一实施例中,衬底100例如可以选用硅(Si)衬底,以制作MOS晶体管。在另一实施例中,衬底100还可以选择氮化镓(GaN)衬底,以制作发光二极管(Light-emitting Diode,LED)和半导体激光器。在其他实施例中,衬底100也可以选择碳化硅(SiC)衬底,以制作肖特基二极管(Schottky Barrier Diode,SBD)、绝缘栅双极型晶体管(Insulated GateBipolar Transistor,IGBT)等功率器件。在本发明的一实施例中,对衬底100进行掺杂,可以减小衬底100的电阻,防止闩锁效应。具体地,可以在衬底100中掺杂硼(B)或镓(Ga),形成P型掺杂衬底,也可以在衬底100中掺杂磷(P)或砷(As),形成N型掺杂衬底。
请参阅图1所示,在本发明一实施例中,例如在衬底100上的不同区域制备多个半导体器件,以提高生产效率,降低生产成本,且多个半导体器件之间通过浅沟槽隔离结构进行隔离。本发明对制作的器件的具体种类不加以限制,可根据实际生产需要,制备不同的半导体器件。在衬底100上完成器件的制作后,再在衬底100的源区、漏区和多晶硅栅极上制作多个接触孔,并将多个包含接触孔的器件通过金属导线连接,从而实现器件之间的互连。
请参阅图1所示,在本实施例中,以一个半导体器件上的其中一个接触孔的制作为例进行阐述。衬底100上例如包括源区、漏区和多晶硅栅极(图中未显示)等,首先,在衬底100上沉积金属硅化物层200,金属硅化物层200可以降低后续形成的金属插塞与源区/漏区和栅极之间的接触电阻。在本实施例中,金属硅化物层200也作为后续刻蚀接触孔的停止层。在本发明一实施例中,金属硅化物层200的材料可以为镍化硅(NiSi)、钛化硅(TiSi)或钴化硅(CoSi)等中的一种或几种。在本发明一实施例中,例如采用物理气相沉积工艺(Physical Vapor Deposition,PVD)、原子层沉积工艺(Atomic Layer Deposition,ALD)或化学气相沉积工艺(Chemical Vapor Deposition,CVD)等在衬底100上沉积金属,并通过热处理使金属与衬底100中的硅发生反应,形成金属硅化物层200。
请参阅图1所示,在本实施例中,例如先采用物理气相沉积工艺在衬底100表面沉积一层金属镍,并采用两次快速热退火工艺(Rapid Thermal Anneal,RTA)进行热处理,金属镍与硅反应形成镍化硅。其中,第一次退火的温度例如为300℃~350℃,第一次退火的时间例如为30s~60s,使得金属原子与衬底100中的硅原子反应,形成中间硅化物层。然后通过化学溶液选择去除未反应的金属层,并对中间硅化物层进行第二次退火,第二次退火的温度比第一次退火的温度高,第二次退火的温度例如为400℃~600℃,第二次退火的时间例如为10s~30s。中间硅化物层经过退火之后转化为硅化物层,即金属硅化物层200。且整个热处理过程都在保护气体氛围中进行,保护气体包括N2、He、Ar或Ne等中的至少一种。金属硅化物层200具有良好的热稳定性,可以降低器件的电阻,可保证与后期制备的金属电极接触良好。
请参阅图1所示,在本发明一实施例中,形成金属硅化物层200后,在金属硅化物层200表面形成接触孔刻蚀停止层300(Contact Etch Stop Layer,CESL)。在本发明一实施例中,接触孔刻蚀停止层300例如为氮化硅层(Si3N4),且例如采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition,PECVD)进行沉积。具体地,反应气体例如包括甲硅烷(SiH4)和氨气(NH3),反应温度例如为200℃~300℃,沉积的氮化硅层的厚度例如为200Å~500Å。随后再利用等离子体或紫外光等对氮化硅层进行处理,从而提高氮化硅层的应力和致密性,从而避免在后续刻蚀过程中氮化硅发生开裂的现象,极大改善了生产工艺,提升了器件性能。可重复上述步骤2~3次,制备具有叠层结构的接触孔刻蚀停止层300。在其他实施例中,接触孔刻蚀停止层300例如也可以为碳化硅层(SiC)等。
请参阅图1所示,在本发明一实施例中,形成接触孔刻蚀停止层300后,在接触孔刻蚀停止层300表面形成层间介电层400(Interlayer Dielectric Layer,IDL)。在本发明一实施例中,层间介电层400例如为氧化硅层(SiOx),且例如采用高密度等离子体化学气相淀积(High Density Plasma CVD,HDP-CVD)等方式进行沉积。在层间介质沉积完成后,例如通过化学机械抛光(Chemical Mechanical Polishing,CMP)工艺平坦化层间介质,以形成层间介电层400。在其他实施例中,层间介电层400例如也可以为氧化硅和氮化硅的混合物等。
请参阅图1和图8所示,在本发明一实施例中,在形成层间介电层400之后,在层间介电层400表面形成功能层500。具体地,在层间介电层400表面依次形成先进图形化膜层501、介质抗反射层502、氧化层503和底部抗反射层504等。功能层500中设置多层抗反射膜层,可以吸收曝光、显影时产生的反射光,并减少驻波等问题,从而提高接触孔900的刻蚀准确性。然后在功能层500表面形成光阻层600。其中,光阻层600中设置多个开口601,且开口601暴露出底部抗反射层504,沿开口601向衬底100的方向刻蚀可形成接触孔900。
请参阅图1所示,在本发明一实施例中,形成层间介电层400之后,在层间介电层400表面形成先进图形化膜层501(Advanced Pattern Film,APF),刻蚀至先进图形化膜层501时,先进图形化膜层501起到类似掩膜的作用。在本发明一实施例中,先进图形化膜层501例如为无定型碳层,且例如通过喷涂、旋涂、蒸镀、电镀或沉积等工艺形成。在本实施例中,例如将乙炔在高温电浆下裂解,形成先进图形化膜层501。
请参阅图1所示,在本发明一实施例中,形成先进图形化膜层501后,在先进图形化膜层501表面形成介质抗反射层502(Dielectric Anti-Reflection Coating,DARC),以吸收曝光显影时产生的反射光,并减少驻波等问题。在本发明一实施例中,介质抗反射层502例如为氮氧化硅(SiON)等,且例如采用CVD工艺形成。例如可以通过调节介质抗反射层502中的元素比例(Si、O或N等)或改变CVD的制程参数(如气体流量或压力等)来调整介质抗反射层502的反射指数与吸收系数值,从而实现良好的相位偏移,改善曝光工艺过程中光线在衬底100表面存在的衍射、反射和散射现象。
请参阅图1所示,在本发明一实施例中,形成介质抗反射层502后,在介质抗反射层502表面形成底部抗反射层504(Bottom Anti-Reflection Coating,BARC),以消除光阻层600底部的反射光。在本发明一实施例中,底部抗反射层504例如包括树脂、热致酸发生剂、表面活性剂以及溶剂等,其中,树脂的含量例如为1wt%~30wt%、表面活性剂的含量例如为0.1wt%~5wt%、热致酸发生剂的含量例如为0.001wt%~1wt%,余量为溶剂。且底部抗反射层504例如采用旋转涂布法制备而成。
请参阅图1和图8所示,在本发明一实施例中,例如还可以在介质抗反射层502和底部抗反射层504之间形成一层氧化层503,以提高接触孔900的刻蚀准确性。
请参阅图1至图8所示,在本发明一实施例中,底部抗反射层504形成后,在底部抗反射层504表面形成光阻层600,例如采用旋转涂布工艺形成光阻层600。经过曝光和显影,在光阻层600上形成开口601。开口601用来定义接触孔900的位置及开口大小,从开口601处对功能层500进行刻蚀,形成接触孔开口505,沿着接触孔开口505向衬底100的方向刻蚀,以制作接触孔900。其中,刻蚀包括多次主刻蚀工艺(Main Etch,ME),在本实施例中,例如进行两次主刻蚀工艺,即第一次主刻蚀(ME1)和第二次主刻蚀(ME2),且主刻蚀工艺主要是对层间介电层400进行刻蚀,通过多次主刻蚀,并添加清洗处理,降低刻蚀产物对刻蚀的准确性的影响,提高接触孔900的刻蚀效果, 从而提高产品的良率。
请参阅图1、图2和图3所示,在本发明一实施例中,在进行ME1工艺之前,先将层间介电层400上的功能层500进行刻蚀,让接触孔开口505暴露出层间介电层400。具体地,首先,以光阻层600为掩膜,改变刻蚀气体以及刻蚀时间,依次对底部抗反射层504、氧化层503、介质抗反射层502和先进图形化膜层501进行刻蚀,直至接触孔开口505暴露出层间介电层400。随后去除光阻层600、底部抗反射层504、氧化层503和介质抗反射层502,将整个先进图形化膜层501暴露,并以先进图形化膜层501为掩膜,对层间介电层400进行ME1和ME2工艺。
请参阅图1、图3和图4所示,在本发明一实施例中,第一次主刻蚀(ME1)过程中例如刻蚀掉层间介电层400的第一厚度,且第一厚度例如为层间介电层400厚度的75%~85%。具体地,在ME1工艺过程中,例如采用干法刻蚀工艺,从接触孔开口505的位置继续向衬底100的方向进行刻蚀,刻蚀去掉层间介电层400的厚度的75%~85%,进一步的,例如75%、80%或85%。在ME1工艺过程中,刻蚀气体例如包括氯气(Cl2)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)、三氟化氮(NF3)、六氟-2-丁炔(C4F6)、六氟化硫(SF6)、溴化氢(HBr)、氧气(O2)、氩气(Ar)或氮气(N2)等中的一种或几种混合。在本实施例中,刻蚀气体例如为C4F6、Ar、O2和N2的混合气体,且C4F6与Ar的流量之比例如为1:(22~25),具体例如为1:22、1:24或1:25。O2与Ar的流量之比例如为1:(33~38),N2与Ar的流量之比例如为1:(33~38)。具体地,在ME1工艺过程中,刻蚀腔室的气压例如为15mT,刻蚀时间例如为27s~36s,Ar的流量例如为650sccm~750sccm,C4F6的流量例如为30sccm~33sccm,O2的流量例如为18sccm~22sccm,N2的流量例如为18sccm~22sccm。且在高频60MHz的功率例如为2800W,在低频13.56MHz的功率例如为1300W。
请参阅图1、图4和图5所示,在本发明一实施例中,ME1工艺完成后,可以进行第一次清洗处理(flush),清洗(flush)工艺是向接触孔开口505中通入清洗气体,并进行抽气。在ME1工艺过程中,层间介电层400会与刻蚀气体会发生反应,在接触孔开口505内会产生大量包括O、C和F等元素的第一聚合物700(polymer)。采用第一次清洗(flush)工艺,将第一聚合物700清洗并抽走,从而避免聚合物的产生量过多而影响后续的ME2工艺。在本发明一实施例中,清洗气体例如为Ar、O2、N2和氢气(H2)等中的任意一种或几种混合。在本实施例中,在第一次清洗(flush)工艺中,清洗气压例如为20mT,清洗时间例如为10s~15s,且清洗气体例如为Ar和O2,Ar和O2的气体流量之比例如为(4~6):1。具体地,Ar和O2的气体流量之比例如为5:1,且Ar的流量例如为150sccm,O2的流量例如为30sccm。且在高频60MHz的功率例如为1000W,在低频13.56MHz的功率例如为1000W。
请参阅图1、图5和图6所示,在本发明一实施例中,第一次清洗(flush)工艺完成后,进行ME2工艺。且第二次主刻蚀(ME2)过程中例如刻蚀掉层间介电层400的第二厚度,且第二厚度例如为层间介电层400厚度的15%~25%。具体地,在ME2工艺过程中,例如采用干法刻蚀工艺,继续向衬底100的方向进行刻蚀,直至接触孔开口505延伸至接触孔刻蚀停止层300内部。刻蚀去掉部分厚度的接触孔刻蚀停止层300以及层间介电层400的厚度的15%~25%,具体地,例如15%、20%或25%。在ME2工艺过程中,刻蚀气体例如包括Cl2、CHF3、CH2F2、NF3、C4F6、SF6、HBr、O2、Ar或N2等中的一种或几种混合。在本实施例中,刻蚀气体例如为C4F6、Ar、O2和N2的混合气体,其中,N2作为载气,将刻蚀气体输送至刻蚀腔室内。且C4F6与Ar的流量之比例如为1:(22~25),O2与Ar的流量之比例如为1:(33~38),N2与Ar的流量之比例如为1:(33~38)。具体地,在ME2工艺过程中,刻蚀气压例如为15mT,Ar的流量例如为650sccm~750sccm,C4F6的流量例如为sccm~33sccm,O2的流量例如为18sccm~22sccm,N2的流量例如为18sccm~22sccm。且在高频60MHz的功率例如为2800W,在低频13.56MHz的功率例如为1300W。在本发明一实施例中,ME1工艺中刻蚀时间与ME2工艺中刻蚀时间的比例例如为9:10,且ME2工艺中刻蚀时间例如为30s~40s。
请参阅图1、图6和图7所示,在本发明一实施例中,ME2工艺完成后,可以进行第二次清洗处理。在ME2工艺过程中,层间介电层400会与刻蚀气体会发生反应,在接触孔开口505内会产生大量包括O、C和F等元素的第二聚合物800。采用第二次清洗工艺可将第二聚合物800抽走,从而避免聚合物的产生量过多而影响后续接触孔刻蚀停止层300的刻蚀。在本发明一实施例中,清洗气体例如为Ar、O2、N2和氢气(H2)等中的任意一种或几种混合。在本实施例中,在第二次清洗工艺中,清洗气压例如为20mT,清洗时间例如为10s~15s,且清洗气体例如为Ar和O2,Ar和O2的气体流量之比例如为(4~6):1。具体地,Ar和O2的气体流量之比例如为5:1,且Ar的流量例如为150sccm,O2的流量例如为30sccm。且在高频60MHz的功率例如为1000W,在低频13.56MHz的功率例如为1000W。
请参阅图1、图7和图8所示,在本发明一实施例中,在第二次清洗工艺之后,接触孔开口505延伸至接触孔刻蚀停止层300内部,随后沿着接触孔开口505的位置继续对接触孔刻蚀停止层300进行刻蚀,直至暴露出金属硅化物层200,刻蚀停止。并将延伸至金属硅化物层200表面的开口定义为接触孔900,后续可在接触孔900内填充金属材料从而形成金属插塞,该金属插塞可以与金属硅化物层200之间进行有效电连接,从而提高半导体器件的有效性。在本发明一实施例中,在接触孔900的刻蚀工艺中,刻蚀气体例如包括氯气(Cl2)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)、三氟化氮(NF3)、六氟-2-丁炔(C4F6)、六氟化硫(SF6)、溴化氢(HBr)、氧气(O2)、氩气(Ar)或氮气(N2)等中的一种或几种混合。在本实施例中,刻蚀气体例如为CH2F2、CHF3、Ar和O2的混合气体,且CH2F2的流量例如为25sccm~30sccm,CHF3的流量例如为8sccm~10sccm,Ar的流量例如为180sccm~220sccm,以及O2的流量例如为20sccm~25sccm。刻蚀气压例如为25mT,刻蚀时间例如为25s~35s。且在高频60MHz的功率例如为1000W,在低频13.56MHz的功率例如为400W。
综上所述,本发明提出一种半导体结构的制作方法,通过对介电层的第一次主刻蚀和第二次主刻蚀的刻蚀工艺进行改善,并在第一次主刻蚀之后和第二次主刻蚀之后进行清洗处理,能够有效去除在接触孔的刻蚀过程中产生的聚合物,防止聚合物残留导致的阻挡层的刻蚀不充分,从而有效改善接触不良甚至开路等问题,提高了半导体器件的有效性,从而提高了产品的良率。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明,本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案,例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
除说明书所述的技术特征外,其余技术特征为本领域技术人员的已知技术,为突出本发明的创新特点,其余技术特征在此不再赘述。

Claims (10)

1.一种半导体结构的制作方法,其特征在于,至少包括以下步骤:
提供一衬底,在所述衬底上依次形成金属硅化物层、接触孔刻蚀停止层、层间介电层和功能层;
在所述功能层上形成接触孔开口;
以所述功能层为掩膜,对所述层间介电层进行至少两次主刻蚀,且相邻所述主刻蚀之间添加清洗处理,且最后一次所述主刻蚀,刻蚀所述层间介电层及部分接触孔刻蚀停止层;
对所述接触孔刻蚀停止层进行清洗处理;以及
对所述接触孔刻蚀停止层进行刻蚀,直至暴露出金属硅化物层,形成接触孔。
2.根据权利要求1所述的一种半导体结构的制作方法,其特征在于,所述主刻蚀包括第一次主刻蚀和第二次主刻蚀,所述第一次主刻蚀与所述第二次主刻蚀的刻蚀时间之比为9:10。
3.根据权利要求2所述的一种半导体结构的制作方法,其特征在于,所述第一次主刻蚀和/或所述第二次主刻蚀的刻蚀气体包括氩气和六氟-2-丁炔,且所述氩气和所述六氟-2-丁炔的流量之比为(22~25):1。
4.根据权利要求3所述的一种半导体结构的制作方法,其特征在于,所述第一次主刻蚀和/或所述第二次主刻蚀的刻蚀气体还包括氮气和氧气。
5.根据权利要求4所述的一种半导体结构的制作方法,其特征在于,所述氩气的流量为650sccm~750sccm,且所述氩气和所述氮气的流量之比为(33~38):1,所述氩气和所述氧气的流量之比为(33~38):1。
6.根据权利要求2所述的一种半导体结构的制作方法,其特征在于,所述第一次主刻蚀和/或所述第二次主刻蚀的刻蚀气压为15mT。
7.根据权利要求1所述的一种半导体结构的制作方法,其特征在于,所述清洗处理的清洗气体包括氩气和氧气,且所述氩气与所述氧气的流量之比为5:1。
8.根据权利要求1所述的一种半导体结构的制作方法,其特征在于,所述清洗处理的处理气压为20mT。
9.根据权利要求2所述的一种半导体结构的制作方法,其特征在于,所述第一次主刻蚀去除第一厚度的所述层间介电层,所述第一厚度为所述层间介电层厚度的75%~85%,所述第二次主刻蚀去掉第二厚度的所述层间介电层,所述第二厚度为所述层间介电层厚度的15%~25%。
10.根据权利要求1所述的一种半导体结构的制作方法,其特征在于,在所述功能层上形成接触孔开口的步骤包括:
在所述层间介电层形成所述功能层,所述功能层包括依次沉积的先进图形化膜层、介质抗反射层、氧化层和底部抗反射层;
在所述底部抗反射层上形成光阻层;
在所述光阻层形成开口;
以所述光阻层为掩膜,沿所述开口对所述底部抗反射层、所述氧化层、所述介质抗反射层和所述先进图形化膜层进行刻蚀,形成所述接触孔开口,直至所述接触孔开口暴露出所述层间介电层;以及
去除所述底部抗反射层、所述氧化层和所述介质抗反射层。
CN202310219353.XA 2023-03-09 2023-03-09 一种半导体结构的制作方法 Pending CN115881628A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310219353.XA CN115881628A (zh) 2023-03-09 2023-03-09 一种半导体结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310219353.XA CN115881628A (zh) 2023-03-09 2023-03-09 一种半导体结构的制作方法

Publications (1)

Publication Number Publication Date
CN115881628A true CN115881628A (zh) 2023-03-31

Family

ID=85762072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310219353.XA Pending CN115881628A (zh) 2023-03-09 2023-03-09 一种半导体结构的制作方法

Country Status (1)

Country Link
CN (1) CN115881628A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393842A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN101459125A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 连接孔的形成方法
CN101894791A (zh) * 2009-05-18 2010-11-24 中芯国际集成电路制造(北京)有限公司 接触孔的形成方法
CN103730349A (zh) * 2012-10-10 2014-04-16 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN103887224A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 一种形成浅沟槽隔离的方法
CN103943555A (zh) * 2014-04-28 2014-07-23 上海华力微电子有限公司 一种有源区制备方法
CN104701242A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 接触孔的刻蚀方法
CN104979203A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 Mos晶体管和导电插塞的形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393842A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN101459125A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 连接孔的形成方法
CN101894791A (zh) * 2009-05-18 2010-11-24 中芯国际集成电路制造(北京)有限公司 接触孔的形成方法
CN103730349A (zh) * 2012-10-10 2014-04-16 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN104701242A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 接触孔的刻蚀方法
CN103887224A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 一种形成浅沟槽隔离的方法
CN104979203A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 Mos晶体管和导电插塞的形成方法
CN103943555A (zh) * 2014-04-28 2014-07-23 上海华力微电子有限公司 一种有源区制备方法

Similar Documents

Publication Publication Date Title
CN107278324B (zh) 用于图案化的掩模蚀刻
TWI550871B (zh) 半導體裝置及其形成方法
CN102148191B (zh) 接触孔形成方法
US20050121750A1 (en) Microelectronic device having disposable spacer
CN110120343B (zh) 氮化硅膜和半导体器件的制造方法
TWI699825B (zh) 半導體裝置及其形成方法
KR102652150B1 (ko) 높은 브레이크다운 전압 에칭 정지 층
CN110875394A (zh) 半导体装置的形成方法
CN112490191A (zh) 半导体装置与其形成方法
CN115881628A (zh) 一种半导体结构的制作方法
JPWO2008117430A1 (ja) 半導体装置の製造方法、半導体装置
CN109950205B (zh) 半导体结构及其形成方法
KR20040003947A (ko) 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법
JPH056866A (ja) 半導体装置の製造方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
CN113140509A (zh) 半导体装置的制造方法与蚀刻溶液
CN113851425A (zh) 形成半导体元件的方法
CN112420595A (zh) 半导体器件及其形成方法
US7723240B2 (en) Methods of low temperature oxidation
KR100603703B1 (ko) 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법
KR100483202B1 (ko) 반도체 소자의 제조 방법
TWI843525B (zh) 半導體裝置及其形成方法
TWI773319B (zh) 半導體裝置及其形成方法
KR20020039613A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230331

RJ01 Rejection of invention patent application after publication