CN101894791A - 接触孔的形成方法 - Google Patents

接触孔的形成方法 Download PDF

Info

Publication number
CN101894791A
CN101894791A CN2009100846368A CN200910084636A CN101894791A CN 101894791 A CN101894791 A CN 101894791A CN 2009100846368 A CN2009100846368 A CN 2009100846368A CN 200910084636 A CN200910084636 A CN 200910084636A CN 101894791 A CN101894791 A CN 101894791A
Authority
CN
China
Prior art keywords
etching
contact hole
layer
flow
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100846368A
Other languages
English (en)
Other versions
CN101894791B (zh
Inventor
张海洋
王新鹏
符雅丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN200910084636.8A priority Critical patent/CN101894791B/zh
Publication of CN101894791A publication Critical patent/CN101894791A/zh
Application granted granted Critical
Publication of CN101894791B publication Critical patent/CN101894791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种接触孔的形成方法，包括步骤：提供半导体基底，其包括导电层、所述导电层上的刻蚀停止层、所述刻蚀停止层上的层间介质层；对所述层间介质层进行第一刻蚀，使得在所述层间介质层中形成通孔；对所述刻蚀停止层进行第二刻蚀，使得在所述刻蚀停止层中形成通孔；所述第二刻蚀的刻蚀气体包括：CH2F2、O2、N2，以及氟碳比大于2的气体。本发明的接触孔的形成方法，减少了对半导体基底的接触孔底部的导电层的损伤。

Description

接触孔的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种接触孔的形成方法。
背景技术
半导体集成电路的制作是极其复杂的过程，目的在于将特定电路所需的各种电子组件和线路，缩小制作在小面积的晶片上。其中，各个组件必须藉由适当的内连导线来做电性连接，才能发挥所期望的功能。
由于集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，随着芯片中所含元件数量不断增加，实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计，利用多层绝缘层和导电层相互叠加的多层连接，这其中就需要制作大量的接触孔。
例如在公开号为“CN1731286A”名称为“射频器件产品的通孔刻蚀方法”的中国专利中公开了一种通孔刻蚀方法。
参考图1至4所示的接触孔形成方法的示意图。其中，如图1所示，半导体基底100包括氮化钛材料的导电层105，在导电层105表面覆盖有一层刻蚀停止层110，该层一般采用氮化硅材料，其与后面形成的氧化硅材料的层间介质层的刻蚀速率不同，因此可以起到刻蚀停止层的作用，以防止过刻蚀对导电层的损伤。在半导体基底100的刻蚀停止层110表面覆盖有一层层间介质层120，一般为氧化硅层，该层既可以在电学上隔离器件和互连金属层，又可以在物理上将器件与可移动粒子等杂质源隔离开。在形成层间介质层120后，一般需进行化学机械研磨，使之平坦化。
如图2所示，利用光刻及刻蚀技术在半导体基底100的对应位置处进行主刻蚀，主刻蚀停止在刻蚀停止层110表面。在该刻蚀步骤中，在刻蚀停止层110表面容易残留中间介质层，该中间介质层的残留物会影响到对刻蚀停止层110的刻蚀，因此通常需要进行下面的过刻蚀步骤。
如图3所示，利用光刻及刻蚀技术在半导体基底的对应位置处进行过刻蚀，过刻蚀停止在刻蚀停止层110内，例如过刻蚀掉刻蚀停止层厚度的2/3。这样就可以将刻蚀停止层110表面残留的中间介质层120去除干净。
如图4所示，将导电层105上的刻蚀停止层110刻蚀干净。该步具体利用二氟甲烷CH2F2、氧气O2和氮气N2的混合气体，选择对氧化膜高的刻蚀速率选择比去除氮氧化硅，使接触孔停止在下层的导电层105中。
但是，在对利用上述方法形成的接触孔进行测试，发现存在对底层的导电层造成损伤的问题，图5为利用传统接触孔形成方法形成接触孔后的半导体基底表面测试图。如图5所示，在半导体基底的接触孔底部的导电层105中存在损伤造成的缺陷。
发明内容
本发明提供了一种接触孔的形成方法，减少了半导体基底的接触孔底部的导电层的缺陷。
为了达到上述目的，本发明提供了一种接触孔的形成方法，包括步骤：
提供半导体基底，其包括导电层、所述导电层上的刻蚀停止层、所述刻蚀停止层上的层间介质层；
对所述层间介质层进行第一刻蚀，使得在所述层间介质层中形成通孔；
对所述刻蚀停止层进行第二刻蚀，使得在所述刻蚀停止层中形成通孔；
所述第二刻蚀的刻蚀气体包括：CH2F2、O2、N2，以及氟碳比大于2的气体。
可选的，所述氟碳比大于2的气体包括CHF3和C4F8中的至少一种。
可选的，CH2F2的流量为：10sccm至100sccm，CHF3的流量为：10sccm至100sccm，C4F8的流量为：5sccm至50sccm，O2的流量为：10sccm至100sccm，N2的流量为：10sccm至100sccm。
可选的，所述第二刻蚀的反应腔室压力为：10mTorr至100mTorr。
可选的，所述第二刻蚀的电源功率为100w至500W。
可选的，所述第一刻蚀的刻蚀气体包括：CF4、CHF3、O2和Ar。
可选的，CF4的流量为50sccm至200sccm，CHF3的流量为10sccm至100sccm，O2的流量为10sccm至100sccm，Ar的流量为100sccm至500sccm。
可选的，所述第一刻蚀的反应腔室压力为：100mTorr至500mTorr。
可选的，所述第一刻蚀的电源功率为1500-3000W。
和现有技术相比本发明的优点是：
通过去掉在形成接触孔的步骤中的对层间介质层的过刻蚀步骤，从而减小了接触孔底部的导电层的损伤，并且通过对刻蚀停止层的第二刻蚀步骤的改进，具体在第二刻蚀中增加了氟碳比大于2的气体，这样使得刻蚀气体中的氟含量增加，这样提高了对层间介质层的刻蚀速率，提高了层间介质层和刻蚀停止层的刻蚀选择比，使得没有层间介质层的过刻蚀步骤情况下仍然可以有效的去除层间介质层，并且不会影响到后续的对刻蚀停止层的刻蚀效果，同时减小了对接触孔底部的导电层的损伤缺陷。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图4为传统的接触孔形成方法的示意图；
图5为利用传统接触孔形成方法形成接触孔后的半导体基底表面测试图；
图6为本发明的形成接触孔的方法的流程图；
图7至图9为本发明的形成接触孔的方法的示意图；
图10为利用本发明的接触孔形成方法形成接触孔后的半导体基底表面测试图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
在半导体器件的制造中，通常需要利用多层绝缘层和导电层相互叠加的多层连接结构实现半导体器件中的多层金属导线设计。在这其中就需要制作大量的接触孔，例如栅/源/漏上的接触孔及金属导线上的接触孔。
在形成接触孔的过程中，现有技术中为了将中间介质层去除干净，对中间介质层刻蚀的过程通常包括主刻蚀和过刻蚀，主刻蚀停止在刻蚀停止层表面，过刻蚀停止在刻蚀停止层内，但是发明人对形成接触孔后的半导体基底进行检测发现如图5所示，在半导体基底的接触孔底部的导电层，例如栅/源/漏极或金属导线中存在损伤造成的缺陷。
因此本发明提供了一种接触孔的形成方法，包括步骤：
提供半导体基底，其包括导电层、所述导电层上的刻蚀停止层、所述刻蚀停止层上的层间介质层；
对所述层间介质层进行第一刻蚀，使得在所述层间介质层中形成通孔；
对所述刻蚀停止层进行第二刻蚀，使得在所述刻蚀停止层中形成通孔；
所述第二刻蚀的刻蚀气体包括：CH2F2、O2、N2，以及氟碳比大于2的气体。
可选的，所述氟碳比大于2的气体包括CHF3和C4F8中的至少一种。
可选的，CH2F2的流量为：10sccm至100sccm，CHF3的流量为：10sccm至100sccm，C4F8的流量为：5sccm至50sccm，O2的流量为：10sccm至100sccm，N2的流量为：10sccm至100sccm。
可选的，所述第二刻蚀的反应腔室压力为：10mTorr至100mTorr。
可选的，所述第二刻蚀的电源功率为100w至500W。
可选的，所述第一刻蚀的刻蚀气体包括：CF4、CHF3、O2和Ar。
可选的，CF4的流量为50sccm至200sccm，CHF3的流量为10sccm至100sccm，O2的流量为10sccm至100sccm，Ar的流量为100sccm至500sccm。
可选的，所述第一刻蚀的反应腔室压力为：100mTorr至500mTorr。
可选的，所述第一刻蚀的电源功率为1500-3000W。
和现有技术相比，本发明通过去掉在形成接触孔的步骤中的对层间介质层的过刻蚀步骤，从而减小了接触孔底部的导电层的损伤，并且通过对刻蚀停止层的第二刻蚀步骤的改进，具体在第二刻蚀中增加了氟碳比大于2的气体，这样使得刻蚀气体中的氟含量增加，这样提高了对层间介质层的刻蚀速率，提高了层间介质层和刻蚀停止层的刻蚀选择比，使得没有层间介质层的过刻蚀步骤情况下仍然可以有效的去除层间介质层，并且不会影响到后续的对刻蚀停止层的刻蚀效果，同时减小了对接触孔底部的导电层的损伤。
在下面实施例中以金属导线上的接触孔为例进行说明。
实施例一
图6为本发明的形成接触孔的方法的流程图；图7至图9为本发明的形成接触孔的方法的示意图。下面参考图6-图9对本发明的形成接触孔的方法进行说明。
S110：提供半导体基底，其包括导电层、所述导电层上的刻蚀停止层、所述刻蚀停止层上的层间介质层。
具体的，参考图7，提供半导体基底100，半导体基底100可以是单晶、多晶或者非晶结构的硅(Si)或硅锗(SiGe)结构；也可以是混合的半导体结构，例如碳化硅、砷化镓、磷化镓、锑化铟、磷化铟、砷化铟、或锑化镓；也可以是绝缘层上具有半导体材料层的结构，例如绝缘体上硅(SOI)；还可以是合金半导体结构。虽然在此描述了形成半导体衬底的几个示例，但是可以作为半导体衬底的任何结构均落入本发明的范围内。
半导体基底100包括导电层105，例如多晶硅层、金属层或金属化合物层。在导电层105上具有刻蚀停止层110，例如氮化硅层。在刻蚀停止层110上具有层间介质层120，例如用TEOS做原料形成的氧化硅层或者氮氧化硅层。因为刻蚀停止层110与层间介质层120的材料不同，刻蚀速率也不同，因此可以通过对刻蚀停止层110选择性的刻蚀，从而刻蚀停止层110可以起到刻蚀停止的作用，以防止过刻蚀对导电层的损伤。层间介质层120既可以在电学上隔离器件和互连金属层，又可以在物理上将器件与可移动粒子等杂质源隔离开，起到层与层之间绝缘作用，因此层间介质层120还可以是其它的绝缘材料。
S120：对所述层间介质层120进行第一刻蚀，使得在所述层间介质层120中形成通孔。
具体的，参考图8，在介质层上120上形成掩膜层并进行光刻，形成掩膜图案(未图示)。然后，对掩模图案没有覆盖的层间介质层120的位置进行刻蚀。刻蚀利用CF4、CHF3、O2和Ar的混合气体。其中，CF4的流量为50-200sccm，CHF3的流量为10-100sccm，O2的流量为10--100sccm，Ar的流量为100sccm-500sccm，反应腔室压力为：100-500mTorr，电源功率为1500-3000W，刻蚀时间为20-200s。该步刻蚀停止在刻蚀停止层110的上表面，也就是仅对层间介质层120刻蚀。
因为刻蚀停止层110和层间介质层120的材料不同，因此刻蚀速率也不同，传统对刻蚀停止层110刻蚀的方法对层间介质层120刻蚀的速率很慢，因此如果在刻蚀停止层110表面残留层间介质层120，还采用传统方法对刻蚀停止层110刻蚀，就会存在残留层间介质层120的位置和其它位置刻蚀速率不一致，最终影响刻蚀停止层110的刻蚀效果。因此在现有技术中，为了防止层间介质层120去除不干净影响后面对刻蚀停止层110刻蚀的效果，通常接着进行一步过刻蚀，将刻蚀停止层110刻蚀掉一部分厚度，例如2/3，这样保证层间介质层120被去除干净。而本发明的发明人认为这样会造成对下层导电层的损伤，因此在本发明中通过对刻蚀停止层步骤的改进，从而解决了上述问题，具体的步骤请继续参考下面说明。
S130：对所述刻蚀停止层110进行第二刻蚀，使得在所述刻蚀停止层110中形成通孔。
具体的，参考图9，对刻蚀停止层110进行刻蚀。刻蚀利用CH2F2、CHF3、C4F8、氧气O2和氮气N2的混合气体。其中，CH2F2的流量为：10---100sccm，CHF3的流量为：10--100sccm，C4F8的流量为：5--50sccm，O2的流量为：10-100sccm，N2的流量为：10-100sccm，反应腔室压力为：10-100mTorr，电源功率为100w-500W，刻蚀时间为20-100s。这样就将刻蚀停止层110去除，形成了接触孔100a。
当然，在其它实施例中，第二刻蚀的刻蚀气体还可以包括其它氟碳比大于2的气体。
和现有技术相比，本发明在对刻蚀停止层110刻蚀的步骤中增加了氟碳比大于2的气体，例如：CHF3和C4F8，其对刻蚀停止层刻蚀的速率大于氟碳比为2的气体，例如CH2F2，而现有技术中通常采用氟碳比为2的气体，因此本发明中增加了对层间介质层120的刻蚀速率，这样如果在刻蚀停止层110上存在层间介质层120的残留物，则可以通过该步的刻蚀去除层间介质层120的残留物，并且不会影响对刻蚀停止层110刻蚀的效果，本发明还通过降低电源功率避免了高功率对刻蚀停止层110的轰击，因为轰击力量越大对导电层105造成的损伤越大。另外还通过调整该步骤中的气体流量，补偿了因为功率减小造成的刻蚀速率下降，从而使得时间与传统的去除刻蚀停止层的时间相当，保证刻蚀的效率。
综上所述，本发明去除了传统的接触孔形成步骤中的对层间介质层120的过刻蚀步骤，在对刻蚀停止层110刻蚀的同时去除层间介质层120的残余物，并且降低对刻蚀停止层110进行刻蚀的功率，而通过增加刻蚀气体来补偿降低功率造成的刻蚀速率的降低，因此就减少了因为过刻蚀对导电层的损伤，并且减少了工艺步骤，节省了时间，降低了成本。
图10为利用本发明的接触孔形成方法形成接触孔后的半导体基底表面的测试图，从图10中可以清楚的看出，利用本发明的形成接触孔的方法使得接触孔底部的导电层的缺陷明显减少，因此本发明取得了有益的技术效果。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种接触孔的形成方法，其特征在于，包括步骤：
提供半导体基底，其包括导电层、所述导电层上的刻蚀停止层、所述刻蚀停止层上的层间介质层；
对所述层间介质层进行第一刻蚀，使得在所述层间介质层中形成通孔；
对所述刻蚀停止层进行第二刻蚀，使得在所述刻蚀停止层中形成通孔；
所述第二刻蚀的刻蚀气体包括：CH2F2、O2、N2，以及氟碳比大于2的气体。
2.根据权利要求1所述的接触孔的形成方法，其特征在于，所述氟碳比大于2的气体包括CHF3和C4F8中的至少一种。
3.根据权利要求2所述的接触孔的形成方法，其特征在于，CH2F2的流量为：10sccm至100sccm，CHF3的流量为：10sccm至100sccm，C4F8的流量为：5sccm至50sccm，O2的流量为：10sccm至100sccm，N2的流量为：10sccm至100sccm。
4.根据权利要求3所述的接触孔的形成方法，其特征在于，所述第二刻蚀的反应腔室压力为：10mTorr至100mTorr。
5.根据权利要求4所述的接触孔的形成方法，其特征在于，所述第二刻蚀的电源功率为100w至500W。
6.根据权利要求5所述的接触孔的形成方法，其特征在于，所述第一刻蚀的刻蚀气体包括：CF4、CHF3、O2和Ar。
7.根据权利要求6所述的接触孔的形成方法，其特征在于，CF4的流量为50sccm至200sccm，CHF3的流量为10sccm至100sccm，O2的流量为10sccm至100sccm，Ar的流量为100sccm至500sccm。
8.根据权利要求7所述的接触孔的形成方法，其特征在于，所述第一刻蚀的反应腔室压力为：100mTorr至500mTorr。
9.根据权利要求8所述的接触孔的形成方法，其特征在于，所述第一刻蚀的电源功率为1500-3000W。
CN200910084636.8A 2009-05-18 2009-05-18 接触孔的形成方法 Active CN101894791B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910084636.8A CN101894791B (zh) 2009-05-18 2009-05-18 接触孔的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910084636.8A CN101894791B (zh) 2009-05-18 2009-05-18 接触孔的形成方法

Publications (2)

Publication Number Publication Date
CN101894791A true CN101894791A (zh) 2010-11-24
CN101894791B CN101894791B (zh) 2014-03-12

Family

ID=43103939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910084636.8A Active CN101894791B (zh) 2009-05-18 2009-05-18 接触孔的形成方法

Country Status (1)

Country Link
CN (1) CN101894791B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456624A (zh) * 2013-08-30 2013-12-18 京东方科技集团股份有限公司 过孔刻蚀方法
CN105914145A (zh) * 2016-04-21 2016-08-31 上海华力微电子有限公司 阻挡介质层的刻蚀方法
CN105977149A (zh) * 2016-05-11 2016-09-28 上海华虹宏力半导体制造有限公司 钝化层刻蚀方法及焊盘、半导体器件的制造方法
CN108807209A (zh) * 2018-06-08 2018-11-13 武汉新芯集成电路制造有限公司 一种接触孔的性能预估模型及方法
CN109817572A (zh) * 2019-01-22 2019-05-28 上海华虹宏力半导体制造有限公司 一种刻蚀方法及大马士革结构的制作方法
CN112331657A (zh) * 2020-10-14 2021-02-05 长江存储科技有限责任公司 三维存储器的封装连接结构的形成方法及三维存储器
CN115881628A (zh) * 2023-03-09 2023-03-31 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法
CN115939030A (zh) * 2022-12-27 2023-04-07 上海铭锟半导体有限公司 一种无停止层接触孔刻蚀的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194284A (ja) * 2006-01-17 2007-08-02 Tokyo Electron Ltd プラズマ処理方法、プラズマ処理装置、及び記憶媒体
US20070200179A1 (en) * 2006-02-24 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456624A (zh) * 2013-08-30 2013-12-18 京东方科技集团股份有限公司 过孔刻蚀方法
US9564354B2 (en) 2013-08-30 2017-02-07 Boe Technology Group Co., Ltd. Via-hole etching method
CN105914145A (zh) * 2016-04-21 2016-08-31 上海华力微电子有限公司 阻挡介质层的刻蚀方法
CN105914145B (zh) * 2016-04-21 2019-05-03 上海华力微电子有限公司 阻挡介质层的刻蚀方法
CN105977149A (zh) * 2016-05-11 2016-09-28 上海华虹宏力半导体制造有限公司 钝化层刻蚀方法及焊盘、半导体器件的制造方法
CN108807209A (zh) * 2018-06-08 2018-11-13 武汉新芯集成电路制造有限公司 一种接触孔的性能预估模型及方法
CN109817572A (zh) * 2019-01-22 2019-05-28 上海华虹宏力半导体制造有限公司 一种刻蚀方法及大马士革结构的制作方法
CN112331657A (zh) * 2020-10-14 2021-02-05 长江存储科技有限责任公司 三维存储器的封装连接结构的形成方法及三维存储器
CN115939030A (zh) * 2022-12-27 2023-04-07 上海铭锟半导体有限公司 一种无停止层接触孔刻蚀的方法
CN115939030B (zh) * 2022-12-27 2024-02-20 上海铭锟半导体有限公司 一种无停止层接触孔刻蚀的方法
CN115881628A (zh) * 2023-03-09 2023-03-31 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Also Published As

Publication number Publication date
CN101894791B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN101894791B (zh) 接触孔的形成方法
US7480990B2 (en) Method of making conductor contacts having enhanced reliability
CN100576499C (zh) 双镶嵌结构的形成方法
US8030202B1 (en) Temporary etchable liner for forming air gap
US7585727B2 (en) Method for fabricating semiconductor device having bulb-shaped recess gate
US7772112B2 (en) Method of manufacturing a semiconductor device
CN104217990A (zh) 一种形成接触孔的方法
KR100512904B1 (ko) 반도체소자의 제조방법
CN109950311B (zh) 半导体结构及其形成方法
CN110911342A (zh) 浅沟槽隔离结构及其制备方法
US6413438B1 (en) Method of forming via hole by dry etching
CN101728317A (zh) 导电结构及焊盘的形成方法
CN100372069C (zh) 利用双镶嵌工艺来形成t型多晶硅栅极的方法
CN109346399B (zh) 金属层间介质膜层的形成方法
CN103165436B (zh) 制作半导体器件的方法
KR20080060020A (ko) 반도체 소자의 제조방법
Vitale et al. High density plasma etching of titanium nitride metal gate electrodes for fully depleted silicon-on-insulator subthreshold transistor integration
JP2007012697A (ja) 半導体素子の製造方法
US11545552B2 (en) Semiconductor structure and method for forming the same
CN103531534B (zh) 金属沟槽的刻蚀方法
KR100859474B1 (ko) 반도체 소자의 제조 방법
CN103426745A (zh) 半导体结构的形成方法
KR100677990B1 (ko) 반도체 소자의 제조 방법
CN109786337B (zh) 半导体结构及其形成方法
US20080003823A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant