CN105977149A - 钝化层刻蚀方法及焊盘、半导体器件的制造方法 - Google Patents

钝化层刻蚀方法及焊盘、半导体器件的制造方法 Download PDF

Info

Publication number
CN105977149A
CN105977149A CN201610307756.XA CN201610307756A CN105977149A CN 105977149 A CN105977149 A CN 105977149A CN 201610307756 A CN201610307756 A CN 201610307756A CN 105977149 A CN105977149 A CN 105977149A
Authority
CN
China
Prior art keywords
etching
passivation layer
gas
layer
lithographic method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610307756.XA
Other languages
English (en)
Inventor
陈宏�
曹子贵
王卉
徐涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610307756.XA priority Critical patent/CN105977149A/zh
Publication of CN105977149A publication Critical patent/CN105977149A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种钝化层刻蚀方法及焊盘、半导体器件的制造方法,首先采用氟碳含量比较高的第一刻蚀气体对钝化层结构刻蚀,能够有效防止刻蚀聚合物在刻蚀腔内以及钝化层侧壁的累积,保证钝化层的刻蚀效果;接着采用氟碳含量比较低的第二刻蚀气体对钝化层结构下方的刻蚀阻挡层进行刻蚀,能够大大缩短刻蚀阻挡层的过刻蚀时间,不会造成对下方的顶层金属进行过度刻蚀,避免了刻蚀掉的顶层金属在刻蚀腔内的累积现象,从而可以有效解决刻蚀速率下降的问题,保证形成的焊盘和半导体器件的性能。

Description

钝化层刻蚀方法及焊盘、半导体器件的制造方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种用于解决钝化层刻蚀速率下降的钝化层刻蚀方法及焊盘、半导体器件的制造方法。
背景技术
随着集成电路的制作向超大规模集成电路(ULSI:Ultra Large-Scale Integration)发展,晶片上的电路密度越来越大,晶片上所含元件数量不断增加,晶片表面已无法提供足够的面积来制作所需的互连结构(Interconnect)。为此,提出了两层以上的多层互连结构的设计方法。所述设计方法通过刻蚀层间介质层形成沟槽或通孔,并在所述沟槽和通孔中填充导电材料来实现芯片内的多层电互连。形成互连结构后,为实现芯片与外部电路之间的电连(bonding),还需要在晶片表面形成焊盘(pad),所述焊盘与互连结构电连接。目前半导体器件或集成电路的制作焊盘的一种常用的方法是,在晶片最上面的顶层金属上生长钝化层之后,需要采用刻蚀工艺,将钝化层进行部分刻蚀以暴露出所述顶层金属的一部分,以形成焊盘,用于键合引线,以便与其它器件或集成电路相连。因此,焊盘的具体制作中的多步刻蚀通常使用刻蚀腔的洁净模式(Clean mode),即在刻蚀腔中通入SiF4、NF3、CF4、CHF3、CH3F、CH2F2等多氟刻蚀气体(depoless gas),来完成,具体过程如下:
首先,请参见图1A,在形成有顶层金属层11的半导体衬底上10上依次形成刻蚀停止层12、钝化层,为了增加焊垫的抗腐蚀能力,通常会依次生长两层钝化层:较厚的第一钝化层131和较薄的第二钝化132层,其中,顶层金属层11为铝或铜,厚度例如为刻蚀停止层12可以是氮化钛(TiN)等,厚度例如为第一钝化层131通常为氧化硅,厚度例如为第二钝化层132通常为氮化硅(SiN)或四乙基氧化硅(TEOS),厚度例如为
接着,请参见图1B,在第二钝化层132上涂敷光刻胶14,并光刻出焊盘的图形;然后,采用等离子体干法刻蚀方法,按照光刻出的图形将顶层金属11上面的第二钝化层132、第一钝化层131、刻蚀停止层12去掉,从而露出顶层金属11的一部分表面。之后,采用氧气灰化的方法,将第二钝化层122表面的光刻胶13去掉,从而形成焊盘,并在形成焊盘之后,利用酸性的溶液对包含焊盘的整个器件进行湿法清洗。接下来即可对形成焊盘后的整个器件进行划片,以将其划分为独立的半导体器件或集成电路芯片,最后将用于与其它器件或集成电路连接的引线键合在各个芯片的焊盘上。
上述的形成焊盘的刻蚀过程中,上述刻蚀气体产生的聚合物(polymer)较轻,且对于刻蚀腔(chamber)侧壁的粘着能力差,所以刻蚀腔内比较干净,同时有效防止了钝化层开口侧壁的聚合物累积,利于较厚的第一钝化层131。但是由于在对刻蚀阻挡层12进行刻蚀时,为了保证其刻蚀到位,通常至少需要大于30%的过刻蚀时间,这就会导致早已刻蚀露出的部分顶层金属11暴露在刻蚀等离子环境中的时间过长,刻蚀气体对暴露出的顶层金属11造成刻蚀,从而在刻蚀腔内组件(chamber parts)上沉积大量的金属,导致刻蚀速率大大降低,如图2所示,随着每个TEL机台中同批晶圆的依次刻蚀,当刻蚀到第9片晶圆以形成焊盘时,其刻蚀速率(etch rate,ER)已从约降为约下降了9.5%。刻蚀速率的下降会影响后续工艺的进程并且在焊盘表面形成缺陷,甚至造成焊盘关键尺寸(CD)的偏移,使得在焊盘上键合引线时,引线容易脱落(wafer scrap),甚至引起引线键合失败。
因此,需要一种新的用于解决钝化层刻蚀速率下降的钝化层刻蚀方法及焊盘、半导体器件的制造方法。
发明内容
本发明的目的在于提供一种钝化层刻蚀方法及焊盘、半导体器件的制造方法,能够解决刻蚀速率下降的问题,同时能够获得性能较好的焊盘。
为了实现上述目的,本发明提供一种钝化层刻蚀方法,包括:
在一表面形成有顶层金属的半导体衬底上依次形成刻蚀阻挡层、第一钝化层和第二钝化层,所述第一钝化层与第二钝化层材质不同且厚度大于第二钝化层;
在所述第二钝化层上方形成对准所述顶层金属的图案化光刻胶层;
以所述图案化光刻胶层为掩膜,采用第一刻蚀气体依次对第二钝化层和第一钝化层进行刻蚀,刻蚀停止在所述第一钝化层中或所述刻蚀阻挡层表面;
采用第二刻蚀气体对所述刻蚀阻挡层进行刻蚀,直至暴露出下方的所述半导体衬底的顶层金属表面,所述第二刻蚀气体中的氟碳含量比低于所述第一刻蚀气体。
进一步的,所述顶层金属包括Cu、Al、W或Ag,所述第一钝化层为氧化物或氮氧化物,所述第二钝化层为氮化物,所述刻蚀阻挡层为金属、金属氮化物或金属氧化物。
进一步的,所述第一钝化层的厚度为所述第二钝化层的厚度为
进一步的,所述第一刻蚀气体中的氟碳含量比大于等于2,所述第二刻蚀气体中的氟碳含量比小于2。
进一步的,所述第一刻蚀气体中的含氟气体为SiF4、NF3、SF6、CF4、CF3I、CHF3、CH3F、CH2F2、C2F6、C3F8、C4F8的一种或几种的组合;所述第二刻蚀气体中的含氟气体为C5F8、C4F6、C6F6、C12F15、C15F18的一种或几种的组合。
进一步的,所述第一刻蚀气体中的辅助气体为O2、N2、CO、CO2、COS、He、H2、Ar的一种或几种的组合。
进一步的,所述第一刻蚀气体通入的刻蚀腔磁场为永磁场,所述第二刻蚀气体通入的刻蚀腔磁场为交变磁场。
进一步的,所述第一刻蚀气体通入的刻蚀腔与述第二刻蚀气体通入的刻蚀腔为两个不同的刻蚀腔。
进一步的,采用所述第一刻蚀气体对所述第二钝化层的刻蚀分为主刻蚀和过刻蚀两步,所述过刻蚀的时间为所述主刻蚀时间的10%~40%,所述主刻蚀和过刻蚀的工艺参数均包括:含氟气体的流量为200sccm~500sccm,辅助气体的流量为50sccm~150sccm,射频功率为900W~1800W,压力为80mTorr~200mTorr。
进一步的,采用所述第一刻蚀气体对所述第二钝化层的刻蚀工艺参数包括:含氟气体的流量为5sccm~50sccm,辅助气体的流量为100sccm~300sccm,射频功率为1000W~2000W,压力为20mTorr~100mTorr。
进一步的,采用所述第二刻蚀气体对剩余厚度的第一钝化层刻蚀的工艺参数包括:含氟气体的流量为10sccm~50sccm,辅助气体的流量为5sccm~20sccm,射频功率为800W~2000W,压力为100mTorr~200mTorr。
进一步的,采用所述第二刻蚀气体对所述刻蚀阻挡层刻蚀的工艺参数包括:含氟气体的流量为5sccm~20sccm,射频功率为300W~800W,压力为100mTorr~300mTorr,辅助气体的流量为200sccm~800sccm。
本发明还提供一种焊盘的制造方法,包括:
提供一形成有顶层金属的半导体衬底,所述顶层金属的上表面与所述半导体衬底的上表面齐平;
采用上述的钝化层刻蚀方法暴露出所述半导体衬底中的顶层金属的上表面,以形成焊盘。
本发明还提供一种半导体器件的制造方法,包括上述的钝化层刻蚀方法,或者包括上述的焊盘的制造方法。
与现有技术相比,本发明的技术方案具有以下有益效果:
首先采用氟碳含量比较高的第一刻蚀气体对钝化层结构刻蚀,能够有效防止刻蚀聚合物在刻蚀腔内以及钝化层侧壁的累积,保证钝化层的刻蚀效果;接着采用氟碳含量比较低的第二刻蚀气体对钝化层结构下方的刻蚀阻挡层进行刻蚀,能够大大缩短刻蚀阻挡层的过刻蚀时间,不会造成对下方的顶层金属进行过度刻蚀,避免了刻蚀掉的顶层金属在刻蚀腔内的累积现象,从而可以有效解决刻蚀速率下降的问题,保证形成的焊盘和半导体器件的性能。
附图说明
图1A和图1B是现有的钝化层刻蚀过程中的器件结构剖面示意图;
图2是现有的钝化层刻蚀过程中的刻蚀速率下降曲线;
图3是本发明具体实施例的钝化层刻蚀方法流程图;
图4A至4E是本发明具体实施例的钝化层刻蚀方法中的的器件结构剖面示意图。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明,然而,本发明可以用不同的形式实现,不应只是局限在所述的实施例。
请参考图3,本发明提供一种钝化层刻蚀方法,包括:
S1,在一表面形成有顶层金属的半导体衬底上依次形成刻蚀阻挡层、第一钝化层和第二钝化层,所述第一钝化层与第二钝化层材质不同且厚度大于第二钝化层;
S2,在所述第二钝化层上方形成对准所述顶层金属的图案化光刻胶层;
S3,以所述图案化光刻胶层为掩膜,采用第一刻蚀气体依次对第二钝化层和第一钝化层进行刻蚀,刻蚀停止在所述第一钝化层中或所述刻蚀阻挡层表面;
S4,采用第二刻蚀气体对所述刻蚀阻挡层进行刻蚀,直至暴露出下方的所述半导体衬底,所述第二刻蚀气体中的氟碳含量比低于所述第一刻蚀气体。
请参考图4A,在步骤S1中,所述半导体衬底40上可以包括形成有各种有源器件以及互连结构、有掺杂区域和/或隔离结构(未图示)的基底,所述基底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。在所述半导体衬底40中可以形成,所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底40表面形成有顶层金属41,所述顶层金属41的形成过程包括:首先,在所述基底上沉积层间介电层,所述层间介质层可以为金属层间介电层,较佳地由低介电常数介电材料所形成,例如氟硅玻璃(FSG)、氧化硅(silicon oxide)、含碳材料(carbon-containing material)、孔洞性材料(porous-likematerial)或相似物。然后,在所述层间介电层上形成图案化的光刻胶层或者有机分布层(Organic distribution layer,ODL),含硅的底部抗反射涂层(Si-BARC)以及位于顶部的图案化了的光刻胶层(图中未示出),其中所述光刻胶上的图案定义了所述用于形成顶层金属的沟槽的图案,然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层形成沟槽的图案,然后以所述有机分布层、底部抗反射涂层为掩膜,选用干法蚀刻或者湿法蚀刻工艺蚀刻所述层间介电层,以形成所述沟槽,所述沟槽可以选用普通的形状,例如上下开口的关键尺寸一样的普通沟槽,或者还可以选用上宽下窄的沟槽,并不局限于某一形状,可以根据需要进行设置。然后在所述沟槽中填充导电材料并平坦化以形成顶部金属41所述顶部金属41可以为Cu(铜)、Al(铝)、W(钨)或Ag(银)等。所述顶部金属41的厚度为本实施例中,所述顶部金属41的厚度为
请参考图4A,在步骤S1中,首先,采用化学气相沉积工艺或者溅射沉积工艺在所述半导体衬底40和顶层金属表面沉积Ti(钛)或Ta(钽)等金属材料或者TiN(氮化钛)或TaN(氮化钽)等金属氮化物,平坦化以形成覆盖半导体衬底40和顶层金属表面的刻蚀阻挡层42;然后再采用低压化学气相淀积法或等离子增强的化学气相淀积法在刻蚀阻挡层42表面上沉积SiO2(二氧化硅)、TEOS(正硅酸乙酯)等氧化物或者氮氧化硅等氮氧化物,平坦化形成第一钝化层431,接着再采用低压化学气相淀积法或等离子增强的化学气相淀积法工艺在第一钝化层431表面上沉积SiN(氮化硅)等氮化物形成第二钝化层432。优选的,所述刻蚀阻挡层42的厚度为所述第一钝化层431的厚度为 所述第二钝化层的厚度为本实施例中,所述刻蚀阻挡层42的厚度为所述第一钝化层431的厚度为所述第二钝化层432的厚度为
请参考图4A,在步骤S2中,可以采用旋凃工艺在第二钝化层432上涂覆聚酰亚胺(PI)等光刻胶材料,而后曝光、显影,形成图案化光刻胶层44,该图案化光刻胶层的图案对准顶层金属41。
请参考图4B,在步骤S3中,以所述图案化光刻胶层44为掩膜,采用氟碳含量比大于等于2的第一刻蚀气体45对第二钝化层432、第一钝化层431进行刻蚀,以将图案化光刻胶层44的图案转移到第二钝化层432、第一钝化层431上。该步骤后可以完全打开第二钝化层432并部分或完全打开第一钝化层431。本实施例中,步骤S3刻蚀的结果是完全打开第二钝化层432并部分打开第一钝化层431。步骤S3在TEL系列刻蚀机台上完成的。其中,第一刻蚀气体45中包括含氟气体和进一步降低刻蚀聚合物形成的辅助气体,所述含氟气体为SiF4、NF3、SF6、CF4、CF3I、CHF3、CH3F、CH2F2、C2F6、C3F8、C4F8的一种或几种的组合,所述辅助气体为O2、N2、CO、CO2、COS、He、H2、Ar的一种或几种的组合。且本步骤中采用所述第一刻蚀气体45对所述第二钝化层432的刻蚀分为主刻蚀(Main Etch,ME)和过刻蚀(Over Etch,OE)两步,所述过刻蚀的时间为所述主刻蚀时间的10%~40%,所述主刻蚀和过刻蚀的工艺参数均包括:刻蚀腔为永磁场,含氟气体的流量为200sccm~500sccm,辅助气体的流量为50sccm~150sccm,射频功率为900W~1800W,刻蚀腔压力为50mTorr~200mTorr。例如本实施例的第二钝化层432为SiN,对先进行主刻蚀而后进行过刻蚀,整个刻蚀过程中的工艺参数射频功率为900-1400W,CF4的流量为200sccm~300sccm,CH2F2的流量为10sccm~30sccm,辅助气体Ar的流量为50sccm~150sccm,刻蚀腔压力为80mTorr~200m,过刻蚀时间为主刻蚀时间的30%。
请继续参考图4B,本实施例中,步骤S3仅完成了对第一钝化层431的主刻蚀(ME)过程,使第二钝化层432刻蚀开口中的第一钝化层431被大部分去除。该刻蚀的工艺参数包括:刻蚀腔为永磁场,含氟气体的流量为5sccm~50sccm,辅助气体的流量为100sccm~300sccm,射频功率为1000W~2000W,压力为20mTorr~100mTorr。例如第一钝化层431为二氧化硅,射频功率为1000W~2000W,C4F8的流量为5sccm~20sccm,Ar的流量为150sccm~200sccm,刻蚀腔压力为20mTorr~60mTorr。
在本发明的其他实施例中,步骤S3的刻蚀也可以被控制停止在刻蚀阻挡层42表面上,即步骤S3中对第一钝化层431的主刻蚀和过刻蚀均完成。
在步骤S3中,采用的第一刻蚀气体中的氟碳含量比较高,第一刻蚀气体解离后的自由基聚合速度小于副产品的抽速,刻蚀过程中在刻蚀腔内的polymer(聚合物)沉积较少,刻蚀腔内的环境较为清洁(clean mode),同时因刻蚀阻挡层42的刻蚀速率比第一钝化层431低得多,因此本步刻蚀可以较为均匀一致地停止于刻蚀阻挡层42内,同时不会在刻蚀开口的侧壁上附着较多的聚合物,而可以保证第二钝化层432和第一钝化层431的刻蚀效果。
在步骤S3之后,步骤S4之前,优选的,进行灰化处理或者灰化处理配合湿法清洗,以图案化光刻胶层44以及暴露出刻蚀阻挡层42的刻蚀开口侧壁上的聚合物。所述灰化处理通常利用专门的灰化设备在较高温度下进行,如在250℃左右,所述湿法清洗通常所述采用热的SC1碱性清洗溶液去除灰化处理后余下的光刻胶残渣和刻蚀开口侧壁上残留的聚合物。该过程中,未打开的刻蚀阻挡层42可以完全保护好下方的顶层金属41不被氧化或腐蚀,避免对后续形成的焊盘表面造成缺陷,进而避免引起引线容易脱落或引线键合失败的问题。
请参考图4D和图4E,在步骤S4中,首先,当步骤S3后形成的刻蚀开口中的第一钝化层431还有剩余时(即第一钝化层431的过刻蚀工艺未进行时),可以继续以所述图案化光刻胶层44为掩膜,采用氟碳含量比小于2的第二刻蚀气体46对刻蚀开口中剩余的第一钝化层431进行过刻蚀(Over Etch,OE),以完全打开第一钝化层431,暴露出下方的刻蚀阻挡层41,形成刻蚀阻挡层42的刻蚀开口。所述第二刻蚀气体46中的含氟气体为C5F8、C4F6、C6F6、C12F15、C15F18的一种或几种的组合。采用所述第二刻蚀气体对剩余厚度的第一钝化层刻蚀的工艺参数包括:刻蚀腔磁场为交变磁场,含氟气体的流量为10sccm~50sccm,辅助气体的流量为5sccm~20sccm,射频功率为800W~2000W,刻蚀腔压力为100mTorr~200mTorr,刻蚀时间为步骤S3中对第一钝化层431刻蚀时间的5%~20%。然后以所述图案化光刻胶层44或第一钝化层431为掩膜,采用第二刻蚀气体46对刻蚀阻挡层42进行刻蚀,以将第二钝化层432、第一钝化层431上的图案继续转移到刻蚀阻挡层42上,并最终暴露出下方的顶层金属41,暴露出的顶层金属41可以用作焊接引线的焊盘。具体地,先采用第二刻蚀气体46对刻蚀阻挡层42进行主刻蚀(Main Etch,ME),以部分打开刻蚀阻挡层42;然后,继续第二刻蚀气体46对剩余的刻蚀阻挡层42进行过刻蚀(Over Etch,OE),以完全打开刻蚀阻挡层42,暴露出下方的顶层金属,过刻蚀时间为主刻蚀时间的10%~30%。其中,采用所述第二刻蚀气体46对所述刻蚀阻挡层42刻蚀的工艺参数包括:刻蚀腔为交变磁场,含氟气体的流量为5sccm~20sccm,射频功率为300W~800W,压力为100mTorr~300mTorr,辅助气体的流量为200sccm~800sccm,例如C5F8的流量为15sccm,射频功率为400W~600W,压力为150mTorr~200mTorr,Ar流量为400sccm~700sccm。
步骤S4中采用的第二刻蚀气体通常被认为是多碳气体,其中的氟碳含量比相对步骤S3中的低,通常采用第二刻蚀气体刻蚀时,第二刻蚀气体解离后的自由基聚合速度大于副产品的抽速,刻蚀过程中在刻蚀腔内的polymer(聚合物)沉积较多,刻蚀腔内的环境较脏(DEP mode),但是由于本发明的步骤S3中已完成对容易产生聚合物的第二钝化层432以及大部分甚至所有的第一钝化层431的刻蚀,且第二刻蚀气体对第二钝化层432、第一钝化层431以及顶层金属41的刻蚀速率比刻蚀阻挡层42均低得多,因此在步骤S4中可以较快的完成刻蚀阻挡层42的整个刻蚀,且能够较为均匀一致地停止于顶层金属41,不会在刻蚀开口的侧壁上附着较多的聚合物,也不会造成暴露出的顶层金属41过长时间内曝露在刻蚀等离子体中,从而不会使得刻蚀腔壁上积聚过多的金属,大大提高了刻蚀速率以及整体的刻蚀效果。
需要说明的是,本实施例中,步骤S4使用的刻蚀机台是Super-e刻蚀机台,因此本实施例的步骤S3和步骤S4在不同刻蚀机台的刻蚀腔内完成。而由于步骤S3和步骤S4由于刻蚀气体的不同,因此在本发明的其他实施例中也可以采用同一刻蚀机台上的相同刻蚀腔内来完成步骤S3和步骤S4,通过第一刻蚀气体和第二刻蚀气体的不同实现同一刻蚀腔的Clean mode和DEP mode不同,以节约时间成本和设备成本。在条件允许的情况下,优选地,步骤S3和步骤S4在不同的刻蚀腔内完成,甚至在不同的刻蚀机台上完成,由此可以避免在相同刻蚀腔内完成时更改工艺参数的麻烦,同时提高生产流水线上的作业进度。
由上所述,本发明的钝化层刻蚀方法,不同于现有技术中将钝化层和刻蚀阻挡层一刻到底的一刻蚀工艺,而是将钝化层和刻蚀阻挡层的刻蚀分成两步不同的刻蚀过程,从而将刻蚀腔Clean mode下的聚合物沉积较少的优点以及DEPmode下的刻蚀速率高的优点结合起来,保证刻蚀速率的同时降低刻蚀缺陷。具体的,首先采用氟碳含量比较高的第一刻蚀气体,进入刻蚀腔的Clean mode,对钝化层结构刻蚀,能够有效防止刻蚀聚合物在刻蚀腔内以及钝化层侧壁的累积,保证钝化层的刻蚀效果;接着采用氟碳含量比较低的第二刻蚀气体,进入刻蚀腔的DEP mode,对钝化层结构下方的刻蚀阻挡层进行刻蚀,以大大提高刻蚀速率,缩短刻蚀阻挡层的过刻蚀时间,不会造成对下方的顶层金属进行过度刻蚀,避免了刻蚀掉的顶层金属在刻蚀腔内的累积现象,从而可以有效解决刻蚀速率下降的问题,保证形成的焊盘和半导体器件的性能。
本发明还提供一种采用上述的钝化层刻蚀方法制造焊盘的方法,包括:
首先,提供一形成有顶层金属的半导体衬底,所述顶层金属用作焊盘金属,其上表面与所述半导体衬底的上表面齐平,即所述半导体衬底为完成前段的半导体器件的制造和后段的金属互连线的制造工艺后的结构,所述顶层金属是顶层金属互连线,材料可以是Cu(铜)、Al(铝)、W(钨)或Ag(银)等;
接着,在所述半导体衬底以及顶层金属表面上依次形成刻蚀阻挡层、第一钝化层和第二钝化层,所述第一钝化层与第二钝化层材质不同且厚度大于第二钝化层;
然后,在所述第二钝化层上方形成对准所述顶层金属的图案化光刻胶层;
之后,以所述图案化光刻胶层为掩膜,采用第一刻蚀气体依次对第二钝化层和第一钝化层进行刻蚀,刻蚀停止在所述第一钝化层中或所述刻蚀阻挡层表面;
而后,采用第二刻蚀气体对所述刻蚀阻挡层进行刻蚀,直至暴露出下方的顶层金属,以形成焊盘,所述第二刻蚀气体中的氟碳含量比低于所述第一刻蚀气体。
本实施例的制造焊盘的方法中的具体过程与图3、图4A至图4E所述的钝化层刻蚀方法相同,再次不再赘述。本实施例形成焊盘之后,可以用于之后的封装工艺中,例如将外引线直接焊接在该焊盘上,或者在该焊盘上形成焊料凸块,该焊料凸块或外引线与所述焊垫的粘附性极佳,大大提高了形成的封装块的稳定性。
此外,本发明还提供一种半导体器件的制造方法,包括上述的钝化层刻蚀方法,或者包括上述的焊盘的制造方法,具体过程不再赘述。
综上所述,本发明的钝化层刻蚀方法及焊盘、半导体器件的制造方法,首先采用氟碳含量比较高的第一刻蚀气体对钝化层结构刻蚀,能够有效防止刻蚀聚合物在刻蚀腔内以及钝化层侧壁的累积,保证钝化层的刻蚀效果;接着采用氟碳含量比较低的第二刻蚀气体对钝化层结构下方的刻蚀阻挡层进行刻蚀,能够大大缩短刻蚀阻挡层的过刻蚀时间,不会造成对下方的顶层金属进行过度刻蚀,避免了刻蚀掉的顶层金属在刻蚀腔内的累积现象,从而可以有效解决刻蚀速率下降的问题,保证形成的焊盘和半导体器件的性能。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种钝化层刻蚀方法,其特征在于,包括:
在一表面形成有顶层金属的半导体衬底上依次形成刻蚀阻挡层、第一钝化层和第二钝化层,所述第一钝化层与第二钝化层材质不同且厚度大于第二钝化层;
在所述第二钝化层上方形成对准所述顶层金属的图案化光刻胶层;
以所述图案化光刻胶层为掩膜,采用第一刻蚀气体依次对第二钝化层和第一钝化层进行刻蚀,刻蚀停止在所述第一钝化层中或所述刻蚀阻挡层表面;
采用第二刻蚀气体对所述刻蚀阻挡层进行刻蚀,直至暴露出下方的所述半导体衬底的顶层金属表面,所述第二刻蚀气体中的氟碳含量比低于所述第一刻蚀气体。
2.如权利要求1所述的钝化层刻蚀方法,其特征在于,所述顶层金属包括Cu、Al、W或Ag;所述第一钝化层为氧化物或氮氧化物,所述第二钝化层为氮化物,所述刻蚀阻挡层为金属、金属氮化物或金属氧化物。
3.如权利要求1所述的钝化层刻蚀方法,其特征在于,所述第一钝化层的厚度为所述第二钝化层的厚度为
4.如权利要求1所述的钝化层刻蚀方法,其特征在于,所述第一刻蚀气体中的氟碳含量比大于等于2,所述第二刻蚀气体中的氟碳含量比小于2。
5.如权利要求4所述的钝化层刻蚀方法,其特征在于,所述第一刻蚀气体中的含氟气体为SiF4、NF3、SF6、CF4、CF3I、CHF3、CH3F、CH2F2、C2F6、C3F8、C4F8的一种或几种的组合;所述第二刻蚀气体中的含氟气体为C5F8、C4F6、C6F6、C12F15、C15F18的一种或几种的组合。
6.如权利要求5所述的钝化层刻蚀方法,其特征在于,所述第一刻蚀气体中的辅助气体为O2、N2、CO、CO2、COS、He、H2、Ar的一种或几种的组合。
7.如权利要求1所述的钝化层刻蚀方法,其特征在于,所述第一刻蚀气体通入的刻蚀腔磁场为永磁场,所述第二刻蚀气体通入的刻蚀腔磁场为交变磁场。
8.如权利要求1所述的钝化层刻蚀方法,其特征在于,所述第一刻蚀气体通入的刻蚀腔与述第二刻蚀气体通入的刻蚀腔为两个不同的刻蚀腔。
9.如权利要求1或6所述的钝化层刻蚀方法,其特征在于,采用所述第一刻蚀气体对所述第二钝化层的刻蚀分为主刻蚀和过刻蚀两步,所述过刻蚀的时间为所述主刻蚀时间的10%~40%,所述主刻蚀和过刻蚀的工艺参数均包括:含氟气体的流量为200sccm~500sccm,辅助气体的流量为50sccm~150sccm,射频功率为900W~1800W,压力为50mTorr~200mTorr。
10.如权利要求1或6所述的钝化层刻蚀方法,其特征在于,采用所述第一刻蚀气体对所述第一钝化层的刻蚀工艺参数包括:含氟气体的流量为5sccm~50sccm,辅助气体的流量为100sccm~300sccm,射频功率为1000W~2000W,压力为20mTorr~100mTorr。
11.如权利要求1所述的钝化层刻蚀方法,其特征在于,采用所述第二刻蚀气体对剩余厚度的第一钝化层刻蚀的工艺参数包括:含氟气体的流量为10sccm~50sccm,辅助气体的流量为5sccm~20sccm,射频功率为800W~2000W,压力为100mTorr~200mTorr。
12.如权利要求1所述的钝化层刻蚀方法,其特征在于,采用所述第二刻蚀气体对所述刻蚀阻挡层刻蚀的工艺参数包括:含氟气体的流量为5sccm~20sccm,射频功率为300W~800W,压力为100mTorr~300mTorr,辅助气体的流量为200sccm~800sccm。
13.一种焊盘的制造方法,其特征在于,包括:
提供一上表面形成有顶层金属的半导体衬底,所述顶层金属的上表面与所述半导体衬底的上表面齐平;
采用权利要求1至12中任一项所述的钝化层刻蚀方法暴露出所述半导体衬底中的顶层金属的上表面,以形成焊盘。
14.一种半导体器件的制造方法,其特征在于,包括权利要求1至12中任一项所述的钝化层刻蚀方法,或者包括权利要求13所述的焊盘的制造方法。
CN201610307756.XA 2016-05-11 2016-05-11 钝化层刻蚀方法及焊盘、半导体器件的制造方法 Pending CN105977149A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610307756.XA CN105977149A (zh) 2016-05-11 2016-05-11 钝化层刻蚀方法及焊盘、半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610307756.XA CN105977149A (zh) 2016-05-11 2016-05-11 钝化层刻蚀方法及焊盘、半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN105977149A true CN105977149A (zh) 2016-09-28

Family

ID=56991570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610307756.XA Pending CN105977149A (zh) 2016-05-11 2016-05-11 钝化层刻蚀方法及焊盘、半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN105977149A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682622A (zh) * 2018-04-02 2018-10-19 武汉高芯科技有限公司 HgCdTe器件钝化层的电学接触孔刻蚀方法
CN108962745A (zh) * 2017-05-26 2018-12-07 中芯国际集成电路制造(上海)有限公司 图案化的方法以及半导体器件的制作方法
CN108962726A (zh) * 2017-05-17 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
WO2023000955A1 (zh) * 2021-07-19 2023-01-26 京东方科技集团股份有限公司 阵列基板的制备方法及显示面板的制备方法
CN115799172A (zh) * 2023-02-08 2023-03-14 广州粤芯半导体技术有限公司 金属互连线及其制造方法
CN116169226A (zh) * 2022-12-08 2023-05-26 江西兆驰半导体有限公司 一种倒装发光二极管芯片中布拉格反射层通孔的刻蚀方法
CN117238763A (zh) * 2023-08-30 2023-12-15 上海稷以科技有限公司 基于钛衬底的二氧化硅刻蚀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967777A (zh) * 2005-11-01 2007-05-23 国际商业机器公司 使导体露出的刻蚀方法
CN101593692A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 刻蚀方法
US20100003820A1 (en) * 2008-07-02 2010-01-07 Fujitsu Microelectronics Limited Method for manufacturing semiconductor device
CN101894791A (zh) * 2009-05-18 2010-11-24 中芯国际集成电路制造(北京)有限公司 接触孔的形成方法
CN101728318B (zh) * 2008-10-29 2013-01-23 瑞萨电子株式会社 半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967777A (zh) * 2005-11-01 2007-05-23 国际商业机器公司 使导体露出的刻蚀方法
CN101593692A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 刻蚀方法
US20100003820A1 (en) * 2008-07-02 2010-01-07 Fujitsu Microelectronics Limited Method for manufacturing semiconductor device
CN101728318B (zh) * 2008-10-29 2013-01-23 瑞萨电子株式会社 半导体器件及其制造方法
CN101894791A (zh) * 2009-05-18 2010-11-24 中芯国际集成电路制造(北京)有限公司 接触孔的形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962726A (zh) * 2017-05-17 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN108962745A (zh) * 2017-05-26 2018-12-07 中芯国际集成电路制造(上海)有限公司 图案化的方法以及半导体器件的制作方法
CN108682622A (zh) * 2018-04-02 2018-10-19 武汉高芯科技有限公司 HgCdTe器件钝化层的电学接触孔刻蚀方法
WO2023000955A1 (zh) * 2021-07-19 2023-01-26 京东方科技集团股份有限公司 阵列基板的制备方法及显示面板的制备方法
CN116169226A (zh) * 2022-12-08 2023-05-26 江西兆驰半导体有限公司 一种倒装发光二极管芯片中布拉格反射层通孔的刻蚀方法
CN116169226B (zh) * 2022-12-08 2024-05-14 江西兆驰半导体有限公司 一种倒装发光二极管芯片中布拉格反射层通孔的刻蚀方法
CN115799172A (zh) * 2023-02-08 2023-03-14 广州粤芯半导体技术有限公司 金属互连线及其制造方法
CN115799172B (zh) * 2023-02-08 2023-04-28 粤芯半导体技术股份有限公司 金属互连线及其制造方法
CN117238763A (zh) * 2023-08-30 2023-12-15 上海稷以科技有限公司 基于钛衬底的二氧化硅刻蚀方法

Similar Documents

Publication Publication Date Title
CN105977149A (zh) 钝化层刻蚀方法及焊盘、半导体器件的制造方法
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
TWI630654B (zh) 使用遠端電漿源以凹陷超低k介電質
KR100350811B1 (ko) 반도체 장치의 금속 비아 콘택 및 그 형성방법
CN101587859B (zh) 形成半导体互联结构的方法
CN101728317B (zh) 导电结构及焊盘的形成方法
CN102820254A (zh) 半导体集成电路的制作方法
JP2000252359A (ja) 絶縁膜のエッチング方法および配線層の形成方法
CN101471287A (zh) 在半导体器件中形成金属线的方法
KR100371835B1 (ko) 반도체 장치의 배선 제조 방법
CN103531534B (zh) 金属沟槽的刻蚀方法
KR100400251B1 (ko) 반도체 소자의 유기 반사 방지막 식각방법
KR20010004803A (ko) 반도체소자의 금속배선 형성방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR100876860B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH0831930A (ja) 半導体装置の製造方法
KR100996160B1 (ko) 반도체 소자의 커패시터 제조방법
KR100548564B1 (ko) 비트 라인 형성 방법
JP3958071B2 (ja) 半導体装置製造方法
JP2000133711A (ja) 半導体装置およびその製造方法
KR100417462B1 (ko) 반도체소자의 본딩패드 형성방법
KR100528071B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100399602B1 (ko) 반도체 디바이스용 금속 배선 제조 방법
KR100606538B1 (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160928

RJ01 Rejection of invention patent application after publication