CN108962726A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN108962726A
CN108962726A CN201710345814.2A CN201710345814A CN108962726A CN 108962726 A CN108962726 A CN 108962726A CN 201710345814 A CN201710345814 A CN 201710345814A CN 108962726 A CN108962726 A CN 108962726A
Authority
CN
China
Prior art keywords
photoetching agent
agent pattern
pattern
semiconductor devices
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710345814.2A
Other languages
English (en)
Other versions
CN108962726B (zh
Inventor
张海洋
纪世良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710345814.2A priority Critical patent/CN108962726B/zh
Publication of CN108962726A publication Critical patent/CN108962726A/zh
Application granted granted Critical
Publication of CN108962726B publication Critical patent/CN108962726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0279—Ionlithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体器件的形成方法，包括：提供基底；在所述基底上形成抗反射涂层；在所述抗反射涂层上形成光刻胶图案；以所述光刻胶图案为掩模，利用包含COS和氢气的混合气体对所述抗反射涂层进行干法刻蚀，以形成图案化的抗反射涂层；以所述光刻胶图案和图案化的抗反射涂层为掩模，对所述基底进行刻蚀，以形成目标图案。本发明的方案提高了基底上目标图案的精度。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着微电子技术的迅速发展，全球信息化、网络化呈现出日新月异的景象，微电子技术发展水平的高低直接决定着集成电路的集成程度。依据摩尔定律，每隔3年，集成电路的集成度约增加4倍，其最小特征尺寸则相应缩小30％。微电子工业如此惊人的发展速度，所依赖的核心技术为光刻技术。光刻技术是指利用光刻胶在光照作用下经过曝光、显影、刻蚀等工艺将掩膜版上的图案转移到基底上的微细图案加工技术。
随着光刻技术曝光波长的不断减小，在图案分辨率明显提高的同时，也带来了一些负面影响，尤其是在I线之后发展起来的深紫外光刻技术中。由于基底表面的光学反射效应，反射光线和入射光线相干涉，在光刻胶内部形成驻波效应和多重曝光，导致图案侧壁出现波浪似的锯齿状缺失，大大增加了控制刻蚀精确性的难度。为了克服以上问题，光刻工艺作出了改进，其在光刻胶下方形成了抗反射涂层(Anti-Reflective Coatings，简称ARC)，其能够有效缓解驻波效应，提高图案的精确性。
然而，随着集成电路的特征尺寸不断减小，光刻工艺所形成图案的精度逐渐不满足越发严格的质量要求。因此，如何提高光刻工艺所形成图案的精度成为本领域技术人员亟需解决的问题。
发明内容
本发明要解决的技术问题是：提高光刻工艺所形成图案的精度。
为了解决上述问题，本发明的一个实施例提供了一种半导体器件的形成方法，其包括：提供基底；在所述基底上形成抗反射涂层；在所述抗反射涂层上形成光刻胶图案；以所述光刻胶图案为掩模，利用包含COS和氢气的混合气体对所述抗反射涂层进行干法刻蚀，以形成图案化的抗反射涂层；以所述光刻胶图案和图案化的抗反射涂层为掩模，对所述基底进行刻蚀，以形成目标图案。
可选地，所述光刻胶图案为负性光刻胶图案。
可选地，所述目标图案为沟槽。
可选地，还包括：在形成光刻胶图案之后，进行所述干法刻蚀之前，对所述光刻胶图案进行处理，使得所述光刻胶图案中对应所述沟槽的窗口缩小。
可选地，所述处理的步骤包括：将所述基底暴露于用含氢气的气体所形成的等离子体环境中，以对所述光刻胶图案进行等离子体处理。
可选地，所述等离子体处理在-30℃至50℃的温度范围下进行。
可选地，还包括：在形成光刻胶图案之后，进行所述干法刻蚀之前，对所述光刻胶图案进行刻蚀，使得所述光刻胶图案中对应所述沟槽的窗口长度增大。
可选地，对所述光刻胶图案进行的所述刻蚀为带状离子束刻蚀。
可选地，对所述光刻胶图案进行的刻蚀步骤在所述处理的步骤之后进行。
可选地，所述干法刻蚀为脉冲式干法刻蚀。
本发明的技术方案通过光刻工艺在基底上形成目标图案，包括先在基底上依次形成抗反射涂层、光刻胶图案，再以光刻胶图案为掩模进行干法刻蚀，以将光刻胶图案转印至抗反射涂层，最后以光刻胶图案和图案化的抗反射涂层为掩模，对基底进行刻蚀，以形成目标图案。在干法刻蚀中，采用包含COS和氢气的混合气体。一方面，混合气体中COS所形成的等离子体提高了光刻胶图案的刻蚀阻抗，减小了刻蚀过程中光刻胶图案的消耗，另一方面，混合气体中的氢气减小了光刻胶图案的线宽粗糙度，提高了光刻胶图案的图形精确性。通过这两方面能够将光刻胶图案精确的转印至抗反射涂层，由此在以光刻胶图案和图案化的抗反射涂层为掩模在基底上形成目标图案时提高了目标图案的精度。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本发明的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：
图1是本发明的一个实施例中半导体器件的制作流程图；
图2至图11是本发明的一个实施例中半导体器件在不同制作阶段的局部结构示意图，其中：
图2、图4、图6、图7、图10均是本发明的一个实施例中半导体器件的平面示意图；
图3是图2沿AA面的截面图，图5是图4沿AA面的截面图，图8、图9均是图7沿AA面的截面图，图11是图10沿AA面的截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
图1是本发明的一个实施例中半导体器件的制作流程图，图2至图11是本发明的一个实施例中半导体器件在不同制作阶段的局部结构示意图，下面结合图1至图11对本实施例的半导体器件形成方法做详细介绍。
首先，参考图2至图3，图3是图2沿AA面的截面图，执行图1中的步骤S1，提供基底1。
基底1至少包括半导体衬底，该半导体衬底可以是单晶硅、多晶硅或非晶硅，也可以是硅、锗、砷化镓或硅锗化合物，还可具有外延层或绝缘层上硅等结构，在此不再一一列举。基底1还可以包括覆盖在该半导体衬底上的结构，如栅极、层间介电层等等。
接着，继续参考图2至图3，执行图1中的步骤S2，在基底1上形成抗反射涂层(Anti-Reflective Coating，简称ARC)2。抗反射涂层2的形成方法可以为旋涂(Spin-on)。
接着，继续参考图2至图3，执行图1中的步骤S3，在抗反射涂层2上形成光刻胶图案3。
光刻胶图案3用于定义基底1上欲形成的目标图案，在本实施例中，基底1上欲形成的目标图案为沟槽，且所述沟槽在径向上(即图2中平行于纸面的方向)未贯穿基底1，使得所述沟槽的开口没有缺口，而是呈封闭状。相对应的，光刻胶图案3具有窗口30，窗口30与基底1上欲形成的目标图案(本实施例为沟槽)对应。进一步地，基底1上欲形成的目标图案为矩形沟槽，光刻胶图案3上的窗口30为矩形。
需说明的是，在本发明的技术方案中，基底1上欲形成的目标图案并不应局限于所给实施例，其可以根据半导体器件的类型要求作出相适应的调整，例如，其还可以为条状栅极、开放式沟槽(即在径向上贯穿基底的局部，使得沟槽的开口具有缺口)等。相对应地，光刻胶图案3上的窗口30也并不应局限于所给实施例，其可以根据上述基底1上欲形成的目标图案的变形作出相适应的调整。
在本实施例中，光刻胶图案3为负性光刻胶，其适用于14nm节点以下的半导体工艺。当然，在其它实施例中，在14nm以上的半导体工艺中，光刻胶图案3也可以选用正性光刻胶。
在光刻胶图案3下方形成抗反射涂层2的作用是，在对光刻胶层进行光刻以形成光刻胶图案3时，能够有效缓解驻波效应，提高光刻胶图案3的精确性。
在本实施例中，光刻胶图案3的形成方法包括：在抗反射涂层2上形成光刻胶层；对所述光刻胶层依次进行光刻、显影，以对所述光刻胶层进行图形化，形成光刻胶图案3。
接着，参考图4至图5，图5是图4沿AA面的截面图，执行图1中的步骤S4，对光刻胶图案3进行处理，使得光刻胶图案3的窗口30缩小。根据前面所述可知，光刻胶图案3的窗口30用于定义基底1上的目标图案(本实施例为沟槽)，通过缩小光刻胶图案3的窗口30，能够减小基底1上的目标图案(本实施例为沟槽)的关键尺寸，以适应半导体器件尺寸越来越小的趋势要求。当然，当基底1上欲形成的目标图案关键尺寸较大时，可以省去步骤S4。
在本实施例中，对光刻胶图案3进行处理，使得光刻胶图案3的窗口30缩小的步骤包括：将基底1暴露于用含氢气的气体所形成的等离子体环境中，以对光刻胶图案3进行等离子体处理。在所述等离子体处理的过程中，氢气所产生等离子体与为负性光刻胶的光刻胶图案3内部的功能性基团(functional group)发生反应，产生了具有更大自由体积(freevolume)的功能性基团分子(functional group molecules)，从而使光刻胶图案3发生膨胀，窗口30缩小。
另外，所述等离子体处理还能减小光刻胶图案3的线宽粗糙度(Line WidthRoughness，简称LWR)，提高了光刻胶图案3的图形精确性，从而以光刻胶图案3为掩膜能够在基底1上获得更为精确的目标图案。光刻胶图案3的线宽粗糙度得以减小的原因为：氢气等离子体化后会产生UV/UVU，光刻胶图案3会与UV/UVU发生反应，使光刻胶图案3的玻璃转化温度(glass transition temperature)减小，进而使光刻胶图案3的聚合物链发生重组，而聚合物链重组能够驱使光刻胶图案3发生回流(reflow)，从而减小了光刻胶图案3的线宽粗糙度。
进一步地，上述对光刻胶图案3进行的等离子体处理在低温下进行，以防止：在等离子体处理过程中光刻胶图案3因发生严重坍塌而致光刻胶图案3失真严重，转印之后无法在基底1上获得精确的目标图案。在本发明中，所谓低温是指-30℃至50℃的温度范围。
在本实施例中，所述等离子体处理的工艺参数包括：压力为10mTorr至100mTorr，功率为100W至1000W，偏置功率小于或等于300V，氢气的流量为10sccm至100sccm，时间为10s至600s。经研究发现，在该工艺参数下执行等离子体处理，能在缩小光刻胶图案3的窗口30的同时，最大限度地减小光刻胶图案3的线宽粗糙度。
接着，参考图6，执行图1中的步骤S5，对光刻胶图案3进行刻蚀，使得光刻胶图案3的窗口30长度增大。在本发明的技术方案中，所述长度是指窗口30的最大尺寸。如前所述，在本实施例中，窗口30为矩形，所述长度是指矩形的窗口30的最大尺寸，具体到图中，所述长度是指窗口30在竖直方向上的尺寸。
在本实施例中，受目前工艺的限制，上述步骤S3所形成的光刻胶图案3的窗口30尺寸并不符合设计要求，为此，通过进一步的步骤S5对光刻胶图案3进行刻蚀，使得窗口30的最终尺寸符合设计要求。当然，在其它实施例中，当光刻胶图案3的窗口30尺寸设计要求在当前的工艺下就能够实现时，可以省去步骤S5，仅利用步骤S3就能获得尺寸符合设计要求的光刻胶图案3的窗口30。
在本实施例中，步骤S5中的刻蚀步骤为带状离子束刻蚀(plasma ribbon beametch)，其能对光刻胶图案3的窗口30的特定部位进行刻蚀，使得光刻胶图案3的窗口30在特定方向上的尺寸发生变化，而在其它方向上的尺寸并不发生变化。具体到图中，带状离子束刻蚀能对窗口30的上侧壁、下侧壁进行刻蚀，对窗口30的左侧壁、右侧壁不进行刻蚀，从而使得窗口30在竖直方向上的尺寸变大，而在水平方向上的尺寸保持不变。
在本实施例中，所述带状离子束刻蚀的工艺参数包括：压力为10mTorr至100mTorr，功率为100W至1000W，偏置功率小于或等于300V，O2的流量为1sccm至100sccm，CO2的流量为10sccm至100sccm，SO2的流量小于或等于100sccm，N2的流量小于或等于100sccm，时间为10s至600s。
在本实施例的变换例中，先执行上述步骤S5，再执行上述步骤S4。相对于该变换例，本实施例的技术方案具有下述优点：通过对光刻胶图案3进行使光刻胶图案3的窗口30得以缩小的处理，能够使光刻胶图案3变得较脆，这样一来，在后续的刻蚀光刻胶图案3以使窗口30的长度减小的步骤中消耗能量较少。
接着，继续参考图7至图8，图8是图7沿AA面的截面图，执行图1中的步骤S6，以光刻胶图案3为掩模，利用包含COS(氧硫化碳)和氢气的混合气体对抗反射涂层2进行干法刻蚀，以形成图案化的抗反射涂层2，即将光刻胶图案3转印至抗反射涂层2。在本实施例中，图案化的抗反射涂层2在对应窗口30的位置形成有露出基底1的窗口20。
利用包含COS和氢气的混合气体对抗反射涂层2进行干法刻蚀时：
一方面，COS所形成的等离子体能与光刻胶图案3(可以为正性光刻胶图案，也可以为负性光刻胶图案)的表面发生反应，并在光刻胶图案3的表面生成保护层，该保护层提高了光刻胶图案3的刻蚀阻抗(etch resist)，在刻蚀过程中抗反射涂层2与光刻胶图案3之间具有较高的刻蚀选择比，减小了刻蚀过程中光刻胶图案3的消耗，使光刻胶图案3能够较为精确地转印至抗反射涂层2；
另一方面，等离子体化的氢气减小了光刻胶图案3的线宽粗糙度(具体原因参考上述步骤S4)，提高了光刻胶图案3的图形精确性，从而能够将光刻胶图案3精确的转印至抗反射涂层2。
进一步地，在本实施例中，对抗反射涂层2进行的干法刻蚀为脉冲式干法刻蚀，以减小刻蚀过程中等离子体对光刻胶图案3的轰击，减少了光刻胶图案3的消耗，使光刻胶图案3能够较为精确地转印至抗反射涂层2。
所谓脉冲式干法刻蚀是指，用于使包含COS和氢气的混合气体形成等离子体的射频电源周期性地打开和关闭。换句话讲，在所述干法刻蚀中，所述射频电源打开，持续时间为t1；然后，所述射频电源关闭，持续时间为t2；接着，所述射频电源打开，持续时间为t1；然后，所述射频电源关闭，持续时间为t2，……，如此周期性地打开和关闭所述射频电源，周期为t1与t2之和。
在具体实施例中，所述干法刻蚀的工艺参数包括：压力为10mTorr至100mTorr，功率为100W至1000W，偏置功率小于或等于300V，COS的流量为10sccm至200sccm，H2的流量为10sccm至100sccm，所述射频电源打开的时间，与所述射频电源打开和关闭的时间之和的比为10％至90％(即duty cycle为10％至90％)。
所述干法刻蚀所采用的混合气体中，除了包括COS和氢气等反应气体之外，还可以包括N2、Ar中的至少一种作为稀释气体。
最后，参考图7和图9，图9是图7沿AA面的截面图，执行图1中的步骤S7，以光刻胶图案3和图案化的抗反射涂层2为掩模，对基底1进行刻蚀，以形成目标图案10。如前所述可知，在本实施例中，目标图案10为沟槽。对基底1进行刻蚀以形成目标图案10的步骤可以为干法刻蚀，也可以为湿法刻蚀，在本实施例中，该刻蚀步骤为干法刻蚀。
参考图9至图11，图11是图10沿AA面的截面图，形成目标图案10之后，去除光刻胶图案3和图案化的抗反射涂层2。
本发明的技术方案通过光刻工艺在基底上形成目标图案，包括先在基底上依次形成抗反射涂层、光刻胶图案，再以光刻胶图案为掩模进行干法刻蚀，以将光刻胶图案转印至抗反射涂层，最后以光刻胶图案和图案化的抗反射涂层为掩模，对基底进行刻蚀，以形成目标图案。在干法刻蚀中，采用包含COS和氢气的混合气体。一方面，混合气体中COS所形成的等离子体提高了光刻胶图案的刻蚀阻抗，减小了刻蚀过程中光刻胶图案的消耗，另一方面，混合气体中的氢气减小了光刻胶图案的线宽粗糙度，提高了光刻胶图案的图形精确性。通过这两方面能够将光刻胶图案精确的转印至抗反射涂层，由此在以光刻胶图案和图案化的抗反射涂层为掩模在基底上形成目标图案时提高了目标图案的精度。
至此，已经详细描述了根据本发明实施例的半导体装置及其制造方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本发明的精神和范围。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成抗反射涂层；
在所述抗反射涂层上形成光刻胶图案；
以所述光刻胶图案为掩模，利用包含COS和氢气的混合气体对所述抗反射涂层进行干法刻蚀，以形成图案化的抗反射涂层；
以所述光刻胶图案和图案化的抗反射涂层为掩模，对所述基底进行刻蚀，以形成目标图案。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述光刻胶图案为负性光刻胶图案。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述目标图案为沟槽。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，还包括：在形成光刻胶图案之后，进行所述干法刻蚀之前，对所述光刻胶图案进行处理，使得所述光刻胶图案中对应所述沟槽的窗口缩小。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述处理的步骤包括：将所述基底暴露于用含氢气的气体所形成的等离子体环境中，以对所述光刻胶图案进行等离子体处理。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述等离子体处理在-30℃至50℃的温度范围下进行。
7.如权利要求4所述的半导体器件的形成方法，其特征在于，还包括：在形成光刻胶图案之后，进行所述干法刻蚀之前，对所述光刻胶图案进行刻蚀，使得所述光刻胶图案中对应所述沟槽的窗口长度增大。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，对所述光刻胶图案进行的所述刻蚀为带状离子束刻蚀。
9.如权利要求7所述的半导体器件的形成方法，其特征在于，对所述光刻胶图案进行的刻蚀步骤在所述处理的步骤之后进行。
10.如权利要求1至9任一项所述的半导体器件的形成方法，其特征在于，所述干法刻蚀为脉冲式干法刻蚀。
CN201710345814.2A 2017-05-17 2017-05-17 半导体器件的形成方法 Active CN108962726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710345814.2A CN108962726B (zh) 2017-05-17 2017-05-17 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710345814.2A CN108962726B (zh) 2017-05-17 2017-05-17 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN108962726A true CN108962726A (zh) 2018-12-07
CN108962726B CN108962726B (zh) 2022-01-25

Family

ID=64461365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710345814.2A Active CN108962726B (zh) 2017-05-17 2017-05-17 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN108962726B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979810A (zh) * 2019-03-08 2019-07-05 厦门市三安集成电路有限公司 自对准栅结构及其制作方法、自对准栅宽结构及其制作方法
CN111403270A (zh) * 2019-01-03 2020-07-10 中芯国际集成电路制造(上海)有限公司 光刻胶图形及其形成方法
CN116782748A (zh) * 2023-08-24 2023-09-19 致真存储(北京)科技有限公司 多态存储单元结构的制作方法及存储器

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6416933B1 (en) * 1999-04-01 2002-07-09 Advanced Micro Devices, Inc. Method to produce small space pattern using plasma polymerization layer
CN101593725A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 接触孔的形成方法
CN101726993A (zh) * 2008-11-03 2010-06-09 朗姆研究公司 双层、三层掩模cd控制
CN101826455A (zh) * 2009-03-05 2010-09-08 东京毅力科创株式会社 基板处理方法
CN102012644A (zh) * 2009-09-04 2011-04-13 中芯国际集成电路制造(上海)有限公司 减小光刻胶图案特征尺寸的方法
CN102054743A (zh) * 2009-10-30 2011-05-11 中芯国际集成电路制造(上海)有限公司 制作半导体器件中的接触孔的方法
US20110117749A1 (en) * 2009-11-17 2011-05-19 Lam Research Corporation Method for reducing line width roughness with plasma pre-etch treatment on photoresist
CN102150244A (zh) * 2008-09-18 2011-08-10 朗姆研究公司 侧壁形成工艺
US20110294072A1 (en) * 2010-05-27 2011-12-01 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices using photolithography
US20140127907A1 (en) * 2012-11-08 2014-05-08 Micron Technology, Inc. Methods of forming semiconductor structures and related sulfur dioxide etch chemistries
CN104465333A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(上海)有限公司 光刻胶图形的形成方法、晶体管栅极的形成方法
CN105789129A (zh) * 2016-05-11 2016-07-20 上海华虹宏力半导体制造有限公司 改善栅极侧墙形貌的方法及半导体器件制造方法
CN105845624A (zh) * 2016-05-11 2016-08-10 上海华虹宏力半导体制造有限公司 通孔及导电插塞的制作方法
CN105977149A (zh) * 2016-05-11 2016-09-28 上海华虹宏力半导体制造有限公司 钝化层刻蚀方法及焊盘、半导体器件的制造方法
CN106019849A (zh) * 2015-03-27 2016-10-12 台湾积体电路制造股份有限公司 具有可湿剥离的中间层的半导体结构的图案化工艺
CN106098743A (zh) * 2015-04-29 2016-11-09 台湾积体电路制造股份有限公司 上部不变宽的高纵横比蚀刻
CN106158595A (zh) * 2015-04-20 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6416933B1 (en) * 1999-04-01 2002-07-09 Advanced Micro Devices, Inc. Method to produce small space pattern using plasma polymerization layer
CN101593725A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 接触孔的形成方法
CN102150244A (zh) * 2008-09-18 2011-08-10 朗姆研究公司 侧壁形成工艺
CN101726993A (zh) * 2008-11-03 2010-06-09 朗姆研究公司 双层、三层掩模cd控制
CN101826455A (zh) * 2009-03-05 2010-09-08 东京毅力科创株式会社 基板处理方法
CN102012644A (zh) * 2009-09-04 2011-04-13 中芯国际集成电路制造(上海)有限公司 减小光刻胶图案特征尺寸的方法
CN102054743A (zh) * 2009-10-30 2011-05-11 中芯国际集成电路制造(上海)有限公司 制作半导体器件中的接触孔的方法
US20110117749A1 (en) * 2009-11-17 2011-05-19 Lam Research Corporation Method for reducing line width roughness with plasma pre-etch treatment on photoresist
US20110294072A1 (en) * 2010-05-27 2011-12-01 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices using photolithography
US20140127907A1 (en) * 2012-11-08 2014-05-08 Micron Technology, Inc. Methods of forming semiconductor structures and related sulfur dioxide etch chemistries
CN104465333A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(上海)有限公司 光刻胶图形的形成方法、晶体管栅极的形成方法
CN106019849A (zh) * 2015-03-27 2016-10-12 台湾积体电路制造股份有限公司 具有可湿剥离的中间层的半导体结构的图案化工艺
CN106158595A (zh) * 2015-04-20 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106098743A (zh) * 2015-04-29 2016-11-09 台湾积体电路制造股份有限公司 上部不变宽的高纵横比蚀刻
CN105789129A (zh) * 2016-05-11 2016-07-20 上海华虹宏力半导体制造有限公司 改善栅极侧墙形貌的方法及半导体器件制造方法
CN105845624A (zh) * 2016-05-11 2016-08-10 上海华虹宏力半导体制造有限公司 通孔及导电插塞的制作方法
CN105977149A (zh) * 2016-05-11 2016-09-28 上海华虹宏力半导体制造有限公司 钝化层刻蚀方法及焊盘、半导体器件的制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403270A (zh) * 2019-01-03 2020-07-10 中芯国际集成电路制造(上海)有限公司 光刻胶图形及其形成方法
CN111403270B (zh) * 2019-01-03 2023-04-07 中芯国际集成电路制造(上海)有限公司 光刻胶图形及其形成方法
CN109979810A (zh) * 2019-03-08 2019-07-05 厦门市三安集成电路有限公司 自对准栅结构及其制作方法、自对准栅宽结构及其制作方法
CN109979810B (zh) * 2019-03-08 2021-06-25 厦门市三安集成电路有限公司 自对准栅结构及其制作方法、自对准栅宽结构及其制作方法
CN116782748A (zh) * 2023-08-24 2023-09-19 致真存储(北京)科技有限公司 多态存储单元结构的制作方法及存储器
CN116782748B (zh) * 2023-08-24 2023-11-14 致真存储(北京)科技有限公司 多态存储单元结构的制作方法及存储器

Also Published As

Publication number Publication date
CN108962726B (zh) 2022-01-25

Similar Documents

Publication Publication Date Title
US7341939B2 (en) Method for patterning micro features by using developable bottom anti-reflection coating
TWI709165B (zh) 微影圖案化的方法
JP2004134574A (ja) 半導体装置の製造方法
CN108962726A (zh) 半导体器件的形成方法
US5925578A (en) Method for forming fine patterns of a semiconductor device
US8709267B2 (en) Double patterning method using tilt-angle deposition
KR100415088B1 (ko) 반도체장치의 제조방법
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
US20080153287A1 (en) Method for patterning a semiconductor device
KR101096194B1 (ko) 반도체 소자의 패턴 형성 방법
US7258965B2 (en) Pre-exposure of patterned photoresist films to achieve critical dimension reduction during temperature reflow
CN106449378B (zh) 一种改善高深宽比光刻胶形貌的结构和方法
JP5573306B2 (ja) フォトマスクブランクの製造方法
KR20100102422A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
KR101037528B1 (ko) 반도체 소자의 패턴 형성 방법
KR100909138B1 (ko) 반도체 소자의 금속패턴 형성방법
CN111834201A (zh) 半导体工艺方法
KR20010005154A (ko) 레지스트 플로우 공정을 이용한 미세패턴 형성방법
US20100105207A1 (en) Method for forming fine pattern of semiconductor device
KR100272517B1 (ko) 반도체 소자의 마스크 제조 방법
US8389402B2 (en) Method for via formation in a semiconductor device
KR20080029638A (ko) 반도체 소자의 제조방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR20160040065A (ko) 개선된 에칭 공정
JPH042183B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant