CN101826455A - 基板处理方法 - Google Patents

基板处理方法 Download PDF

Info

Publication number
CN101826455A
CN101826455A CN201010129334.0A CN201010129334A CN101826455A CN 101826455 A CN101826455 A CN 101826455A CN 201010129334 A CN201010129334 A CN 201010129334A CN 101826455 A CN101826455 A CN 101826455A
Authority
CN
China
Prior art keywords
peristome
high frequency
frequency power
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010129334.0A
Other languages
English (en)
Other versions
CN101826455B (zh
Inventor
近藤崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CN201210277320.2A priority Critical patent/CN102800552B/zh
Publication of CN101826455A publication Critical patent/CN101826455A/zh
Application granted granted Critical
Publication of CN101826455B publication Critical patent/CN101826455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种基板处理方法，能够防止对后续工序的处理产生恶劣影响。在基座(12)载置晶片(W)之后，当缩小形成于上部光致抗蚀剂层(40)的开口部(41)的宽度时，仅对基座(12)施加等离子体生成用的高频电力，由CF4气体和CH4气体产生等离子体，当通过宽度被缩小的开口部(41)在硬掩模层(39)形成开口部(42)的同时，缩小该开口部(42)的宽度时，对基座(12)施加离子引入用和等离子体生成用的高频电力，由CF4气体、CH4气体、和O2气体产生等离子体，进而，当缩小形成于下部光致抗蚀剂层(38)的开口部(43)的宽度时，仅对基座(12)施加等离子体生成用的高频电力，由C4F8气体和O2气体产生等离子体。

Description

基板处理方法
技术领域
本发明涉及一种基板处理方法，一种将在作为掩模使用的层所形成的开口部的宽度缩小的基板处理方法。
背景技术
随着半导体器件的加工的精细化，提案有很多用于缩小在等离子体蚀刻时使用的掩模层上所形成的开口部的宽度的技术。例如，作为如图10(A)所示的、将在作为基板的晶片上所形成的上部光致抗蚀剂层100的开口部101的宽度缩小的方法(缩小(shrink)方法)，由于CH4气体的等离子体使含有碳和氢气的堆积物大量地产生，所以提案利用含有CH4气体的处理气体的方法。具体而言，由CH4(甲烷)气体和Ar气体的混合气体产生等离子体，使由该等离子体产生的堆积物102堆积在开口部101内从而缩小该开口部101的宽度W1(图10(B))(例如，参照专利文献1)。
专利文献1：日本特开2007-273866号公报
发明内容
然而，由于堆积物102各向同性地堆积，因此不仅在开口部101的侧部而且在底部也堆积(参照图10(C)中的厚度为T1的堆积物102。)。堆积于底部的堆积物102阻碍后续工序中的光致抗蚀剂层100下的被处理层的蚀刻，例如阻碍含硅的硬掩模层103的蚀刻。
此外，当在硬掩模层103中利用等离子体通过蚀刻形成开口部时，使由该等离子体产生的堆积物堆积在该开口部内，进行成形使该开口部的截面形状形成为梯形形状。此时，当使用C4F8气体、C4F6气体作为气体产生等离子体时，该等离子体不仅高效地蚀刻硬掩模，而且还与硬掩模中的硅进行反应而产生大量能够用作堆积物的CF类的反应生成物，因此基于蚀刻的高效率和促进梯形形状形成的观点，多使用C4F8气体、C4F6气体。
但是，CF类的反应生成物不仅附着于开口部，还大量地附着于处理晶片的腔室内部的结构部件的表面。该附着的CF类的反应生成物在后续工序的蚀刻、例如硬掩模层下的下部光致抗蚀剂层的蚀刻中被分解而产生氟。由该氟产生的等离子体对下部光致抗蚀剂层的蚀刻造成影响，其结果是，存在形成于下部光致抗蚀剂层的开口部的形状不能成形为所希望的形状的情况。
进而，当在下部光致抗蚀剂层的蚀刻中开口部形成之后，利用等离子体缩小该开口部的宽度时，如果使用C4F6气体，则产生大量CF类的反应生成物，该CF类的反应生成物不仅堆积于开口部内，还堆积于残存的硬掩模层上。堆积于该硬掩模层上的CF类的反应生成物，在后续工序中的除去硬掩模层和下部光致抗蚀剂层时，作为硬掩模层的掩模发挥功能，因而阻碍硬掩模层等的除去。
本发明的目的在于提供一种能够防止对后续工序的处理造成不良影响的基板处理方法。
为了实现上述目的，本发明的第一方面的基板处理方法，其对基板进行处理，上述基板载置于载置台上，上述载置台被施加有第一频率的高频电力和比上述第一频率高的第二频率的高频电力，上述基板在被处理层上依次形成有下部光致抗蚀剂层、含硅的硬掩模层、和上部光致抗蚀剂层，上述基板处理方法的特征在于，包括：第一宽度缩小步骤，利用等离子体将形成于上述上部光致抗蚀剂层的、并且使上述硬掩模层露出的第一开口部的宽度缩小；第二宽度缩小步骤，经由宽度已被缩小的上述第一开口部在上述硬掩模层形成使上述下部光致抗蚀剂层露出的第二开口部的同时，利用等离子体缩小该第二开口部的宽度；第三开口部形成步骤，经由宽度已被缩小的上述第二开口部形成使上述被处理层露出的第三开口部；和第三宽度缩小步骤，利用等离子体缩小该已被形成的第三开口部的宽度，在上述第一宽度缩小步骤中，对上述载置台不施加上述第一频率的高频电力而仅施加上述第二频率的高频电力，由CF4气体和CH4气体的混合气体产生等离子体；在上述第二宽度缩小步骤中，对上述载置台施加上述第一频率的高频电力和上述第二频率的高频电力，由至少含有CF4气体和CH4气体的混合气体产生等离子体；在上述第三宽度缩小步骤中，对上述载置台不施加上述第一频率的高频电力而仅施加上述第二频率的高频电力，由至少含有C4F8气体的混合气体产生等离子体。
本发明的第二方面的基板处理方法，其特征在于，在第一方面的基板处理方法中，在进行上述第三开口部形成步骤之前，反复进行上述第一宽度缩小步骤和上述第二宽度缩小步骤。
本发明的第三方面的基板处理方法，其特征在于，在第一方面或第二方面的基板处理方法中，还具有经由宽度已被缩小的上述第三开口部蚀刻上述被处理层的被处理层蚀刻步骤。
为了实现上述目的，本发明的第四方面的基板处理方法，其对基板进行处理，上述基板载置于载置台上，上述载置台被施加有第一频率的高频电力和比上述第一频率高的第二频率的高频电力，上述基板在被处理层上形成有光致抗蚀剂层，上述基板处理方法的特征在于：具有利用等离子体缩小形成于上述光致抗蚀剂层的开口部的宽度的宽度缩小步骤，在上述宽度缩小步骤中，对上述载置台不施加上述第一频率的高频电力而仅施加上述第二频率的高频电力，由CF4气体和CH4气体的混合气体产生等离子体。
为了实现上述目的，本发明的第五方面的基板处理方法，其对基板进行处理，上述基板载置于载置台上，上述载置台被施加有第一频率的高频电力和比上述第一频率高的第二频率的高频电力，上述基板在被处理层上形成有含硅的硬掩模层，上述基板处理方法的特征在于：具有在上述硬掩模层形成开口部的同时，利用等离子体缩小该开口部的宽度的宽度缩小步骤，在上述宽度缩小步骤中，对上述载置台施加上述第一频率的高频电力和上述第二频率的高频电力，由至少含有CF4气体和CH4气体的混合气体产生等离子体。
为了实现上述目的，本发明的第六方面的基板处理方法，其对基板进行处理，上述基板载置于载置台上，上述载置台被施加有第一频率的高频电力和比上述第一频率高的第二频率的高频电力，上述基板在被处理层上形成有光致抗蚀剂层，上述基板处理方法的特征在于：具有利用等离子体缩小形成于上述光致抗蚀剂层的开口部的宽度的宽度缩小步骤，在上述宽度缩小步骤中，对上述载置台不施加上述第一频率的高频电力而仅施加上述第二频率的高频电力，由至少含有C4F8气体的混合气体产生等离子体。
为了实现上述目的，本发明的第七方面的基板处理方法，其对基板进行处理，上述基板载置于载置台上，上述载置台被施加有第一频率的高频电力和比上述第一频率高的第二频率的高频电力，上述基板在被处理层上依次形成有下部光致抗蚀剂层、含硅的硬掩模层、和上部光致抗蚀剂层，上述基板处理方法的特征在于，包括：第一宽度缩小步骤，利用等离子体将形成于上述上部光致抗蚀剂层的、并且使上述硬掩模层露出的第一开口部的宽度缩小；第二开口部形成步骤，经由宽度已被缩小的上述第一开口部在上述硬掩模层形成使上述下部光致抗蚀剂层露出的第二开口部；第三开口部形成步骤，经由上述第二开口部形成使上述被处理层露出的第三开口部；和第二宽度缩小步骤，利用等离子体缩小该已被形成的第三开口部的宽度，在上述第一宽度缩小步骤中，对上述载置台不施加上述第一频率的高频电力而仅施加上述第二频率的高频电力，由CF4气体和CH4气体的混合气体产生等离子体；在上述第二宽度缩小步骤中，对上述载置台不施加上述第一频率的高频电力而仅施加上述第二频率的高频电力，由至少含有C4F8气体的混合气体产生等离子体。
本发明的第八方面的基板处理方法，其特征在于，在第七方面的基板处理方法中，还具有经由宽度已被缩小的上述第三开口部蚀刻上述被处理层的被处理层蚀刻步骤。
为了实现上述目的，本发明的第九方面的基板处理方法，其对基板进行处理，上述基板载置于载置台上，上述载置台被施加有第一频率的高频电力和比上述第一频率高的第二频率的高频电力，上述基板在被处理层上依次形成有下部光致抗蚀剂层、含硅的硬掩模层、和上部光致抗蚀剂层，上述基板处理方法的特征在于，包括：第一宽度缩小步骤，利用等离子体缩小形成于上述上部光致抗蚀剂层的、并且使上述硬掩模层露出的第一开口部的宽度；第二宽度缩小步骤，经由宽度已被缩小的上述第一开口部在上述硬掩模层形成使上述下部光致抗蚀剂层露出的第二开口部的同时，利用等离子体缩小该第二开口部的宽度；和第三开口部形成步骤，经由宽度已被缩小的上述第二开口部形成使上述被处理层露出的第三开口部，在上述第一宽度缩小步骤中，对上述载置台不施加上述第一频率的高频电力而仅施加上述第二频率的高频电力，由CF4气体和CH4气体的混合气体产生等离子体；在上述第二宽度缩小步骤中，对上述载置台施加上述第一频率的高频电力和上述第二频率的高频电力，由至少含有CF4气体和CH4气体的混合气体产生等离子体。
本发明的第十方面的基板处理方法，其特征在于，在第九方面的基板处理方法中，还具有经由上述第三开口部蚀刻上述被处理层的被处理层蚀刻步骤。
根据第一方面的基板处理方法，当利用等离子体缩小第一开口部的宽度时，对载置台不施加第一频率的高频电力而仅施加第二频率的高频电力，由CF4气体和CH4气体的混合气体产生等离子体。此时，CH4气体的等离子体产生堆积物，该堆积物堆积在第一开口部内。另一方面，CF4气体的等离子体中的氟自由基，与CH4气体的等离子体所供给的、成为堆积物的原料的碳中剩余的碳结合，防止该剩余的碳与氢气结合从而抑制产生剩余的堆积物。此外，被施加于载置台的比第一频率高的第二频率的高频电力，使该载置台产生引入力弱的偏置电位，通过该偏置电位被引入的CF4气体的等离子体中的离子溅射堆积于第一开口部的底部的堆积物。从而，在第一开口部的底部不堆积堆积物。
此外，当在硬掩模层形成第二开口部的同时，利用等离子体缩小该第二开口部的宽度时，对载置台施加第一频率的高频电力和第二频率的高频电力，由至少含有CF4气体和CH4气体的混合气体产生等离子体。此时，虽然由CF4气体产生的等离子体与硬掩模中的硅进行反应产生CF类的反应生成物，且该CF类的反应生成物在第二开口部的侧部作为侧部保护膜而堆积，但是，CF4气体的等离子体不像C4F8气体的等离子体、C4F6气体的等离子体那样产生大量的CF类的反应生成物。从而，在处理基板的处理室内部的结构部件的表面等不会大量地附着CF类的反应生成物。
当利用等离子体缩小第三开口部的宽度时，对载置台不施加第一频率的高频电力而仅施加第二频率的高频电力，由至少含有C4F8气体的混合气体产生等离子体。此时，虽然C4F8气体的等离子体产生CF类的反应生成物，并且该CF类的反应生成物在第三开口部内和形成该第三开口部的层之上的层的表面堆积，但是，C4F8气体的等离子体不像C4F6气体的等离子体那样大量地产生CF类的反应生成物。此外，被施加于载置台的比第一频率高的第二频率的高频电力，使该载置台产生引入力弱的偏置电位，通过该偏置电位被引入的等离子体中的离子，对在第三开口部的底部和形成该第三开口部的层之上的层的表面堆积的CF类的反应生成物进行溅射。从而，在第三开口部的底部和形成该第三开口部的层之上的层的表面不堆积CF类的反应生成物。
由此，第一宽度缩小步骤、第二宽度缩小步骤、和第三宽度缩小步骤能够防止对后续工序的处理产生不良的影响。
根据第二方面的基板处理方法，在进行第三开口部形成步骤之前反复进行第一宽度缩小步骤和第二宽度缩小步骤。在第二宽度缩小步骤中，在将第二开口部形成至中途之后，执行第一宽度缩小步骤使该载置台仅产生引入力弱的偏置电位时，第二开口部向深度方向的形成中断。然后，在第一宽度缩小步骤中，由CH4气体的等离子体产生的堆积物在第二开口部的底部以外即侧部堆积。其结果是，能够促进梯形形状的成形，而且能够进一步缩小第二开口部的宽度。
根据第三方面的基板处理方法，由于经由宽度已被缩小的第三开口部蚀刻被处理层，因此能够在被处理层形成极小宽度的开口部。
附图说明
图1是概略表示实行作为本发明的实施方式的基板处理方法的多阶段缩小(shrink)、蚀刻处理的、等离子体处理装置的结构的截面图。
图2是概略表示被实施作为本实施方式的基板处理方法的多阶段缩小、蚀刻处理的、晶片的叠层结构的放大截面图。
图3是表示作为本实施方式的基板处理方法的多阶段缩小、蚀刻处理的流程图。
图4是表示图3中的步骤S31的处理内容的工序图。
图5是表示图3中的步骤S32的处理内容的工序图。
图6是表示图3中的步骤S34的处理内容的工序图。
图7是表示图3的多阶段缩小、蚀刻处理的第一变形例的工序图。
图8是表示图3的多阶段缩小、蚀刻处理的第二变形例的工序图。
图9是表示图3的多阶段缩小、蚀刻处理的第三变形例的工序图。
图10是表示现有的缩小处理的处理内容的工序图。
符号说明：
W    晶片
P，P1，P2    离子
10    等离子体处理装置
11    腔室
12    基座
18    第一高频电源
20    第二高频电源
37    被处理层
38    下部光致抗蚀剂层
39    硬掩模层
40    上部光致抗蚀剂层
41，42，43，47，48，49    开口部
44，45    CH类堆积物
45    CH类堆积物
46    CF类反应生成物
具体实施方式
以下，参照附图对本发明的实施方式详细地进行说明。
图1是概略表示实行作为本实施方式的基板处理方法的多阶段缩小(shrink)、蚀刻处理的、等离子体处理装置的结构的截面图。
在图1中，等离子体处理装置10具有例如收纳直径为300mm的晶片W的腔室11，在该腔室11内，配置有圆柱状的基座12(载置台)，其载置半导体器件用的晶片W。在等离子体处理装置10中，通过腔室11的内侧壁和基座12的侧面形成侧方排气通路13，该侧方排气通路13用作向腔室11外排出基座12上方的气体的通路。在该侧方排气通路13的途中配置有排气板14。
排气板14是具有多个贯通孔的板状部件，用作将腔室11内部分隔为上部和下部的隔板。在通过排气板14被分隔开的腔室11内部的上部(以下，称为“反应室”)15生成等离子体。此外，在腔室11内部的下部(以下，称为“排气室(歧管)”。)16连接有排出腔室11内的气体的排气管17。排气板14将在反应室15中产生的等离子体捕捉或反射，防止其向歧管16的泄漏。
排气管17与TMP(Turbo Molecular Pump，涡轮分子泵)和DP(Dry Pump，干泵)(均未图示)连接，这些泵对腔室11内抽真空进行减压。具体而言，DP将腔室11内从大气压减压至中度真空状态(例如，1.3×10Pa(0.1Torr)以下)，TMP与DP一起动作将腔室11内减压至比中度真空状态更低的压力即高真空状态(例如1.3×10-3Pa(1.0×10-5Torr)以下)。另外，腔室11内的压力通过APC阀(未图示)进行控制。
腔室11内的基座12，通过第一匹配器19与第一高频电源18连接，并且通过第二匹配器21与第二高频电源20连接，第一高频电源18对基座12施加比较低的频率(第一频率)，例如2MHz的离子引入用的高频电力，第二高频电源20对基座12施加比较高的频率(第二频率)，例如100MHz的等离子体生成用的高频电力。由此，基座12作为电极发挥功能。此外，第一匹配器19和第二匹配器21降低来自基座12的高频电力的反射，使高频电力向基座12的施加效率最大。
在基座12的上部，配置有在内部具有静电电极板22的静电卡盘23。静电卡盘23呈现为在具有某直径的下部圆板状部件之上叠置有直径小于该下部圆板状部件的上部圆板状部件的形状。另外，静电卡盘23由陶瓷构成。
静电电极板22与直流电源24连接，当对静电电极板22施加正的直流电压时，在晶片W的静电卡盘23一侧的面(以下，称为“背面”。)产生负电位，从而在静电电极板22与晶片W的背面之间产生电位差，通过由该电位差产生的库伦力或约翰逊-拉别克(Johnson-Rahbek)力，晶片W被吸附并保持于静电卡盘23的上部圆板状部件上。
此外，在静电卡盘23以包围被吸附保持的晶片W的方式载置有作为环状部件的聚焦环25。聚焦环25由导电体、例如与构成晶片W的材料相同的单结晶硅构成。聚焦环25由导电体构成，因此等离子体的分布域不仅在晶片W上还扩大至该聚焦环25上，使晶片W的周边部上的等离子体的密度维持为与该晶片W的中央部上的等离子体的密度相同程度。由此，能够确保对晶片W的整个面所实施的等离子体蚀刻处理的均匀性。
在基座12的内部，设置有例如在圆周方向上延伸的环状的制冷剂室26。从冷却单元(未图示)通过制冷剂用配管27将低温的制冷剂例如冷却水或Galden(注册商标)循环供给至该制冷剂室26。通过该低温的制冷剂冷却的基座12通过静电卡盘23将晶片W和聚焦环25冷却。
在静电卡盘23的上部圆板状部件的上表面的吸附保持晶片W的部分(以下，称为“吸附面”。)，开设有多个传热气体供给孔28。该多个传热气体供给孔28通过传热气体供给线29与传热气体供给部(未图示)连接，该传热气体供给部通过传热气体供给孔28将作为传热气体的氦气(He)供给到吸附面与晶片W的背面的间隙。被供给到吸附面与晶片W的背面的间隙的氦气将晶片W的热有效地传递至静电卡盘23。
在腔室11的顶部，以与基座12相对的方式配置有喷淋头30。喷淋头30具有：上部电极31、可装卸地吊挂该上部电极31的冷却板32、和覆盖该冷却板32的盖体33。上部电极31由具有在厚度方向上贯通的多个气孔34的导电性的圆板状部件构成。此外，在冷却板32的内部设置有缓冲室35，该缓冲室35与处理气体导入管36连接。
在等离子体处理装置10中，从处理气体导入管36向缓冲室35供给的处理气体通过气孔34被导入反应室15的内部，该被导入的处理气体，通过从第二高频电源20经由基座12被施加于反应室15内部的等离子体生成用的高频电力而电离，形成等离子体。该等离子体，通过由第一高频电源18对基座12施加的离子引入用的高频电力，被向载置晶片W引入，对该晶片W实施等离子体蚀刻处理。
上述的等离子体处理装置10的各结构部件的动作，由等离子体处理装置10具备的控制部(未图示)的CPU根据与等离子体蚀刻处理对应的程序进行控制。
图2是概略表示被实施作为本实施方式的基板处理方法的多阶段缩小、蚀刻处理的、晶片的叠层结构的放大截面图。
在图2中，晶片具备在被处理层37上从下依次形成的下部光致抗蚀剂层38、硬掩模层39、和上部光致抗蚀剂层40。下部光致抗蚀剂层38和上部光致抗蚀剂层40由例如正型感光性树脂构成，上部光致抗蚀剂层40通过平版印刷术(Lithography)形成为具有规定的图案，在各处具有使硬掩模层39露出的开口部41(第一开口部)。下部光致抗蚀剂层38由以有机膜和碳作为主体的膜构成。
在该晶片W，通过后述的多阶段缩小、蚀刻处理，在硬掩模层39形成图中以虚线表示的梯形形状的开口部42(第二开口部)，在下部光致抗蚀剂层38形成图中以虚线表示的开口部43(第三开口部)。开口部42和开口部43分别在厚度方向上贯通硬掩模层39和下部光致抗蚀剂层38，开口部42的宽度比开口部41的宽度小，开口部43的宽度比开口部42的宽度小。
图3是表示作为本实施方式的基板处理方法的多阶段缩小、蚀刻处理的流程图。
在图3中，首先，将图2所示的晶片W搬入腔室11内并载置于基座12的吸附面上，通过基座12吸附保持晶片W。
接着，利用等离子体缩小(shrink)开口部41的宽度(步骤S31)(第一宽度缩小步骤)，当该开口部41的宽度被缩小至期望值时，利用等离子体经由宽度已被缩小后的开口部41对硬掩模层39进行蚀刻，由此形成开口部42，同时缩小该开口部42的宽度(步骤S32)(第二宽度缩小步骤)。
接着，当开口部42在厚度方向上贯通硬掩模层39使下部光致抗蚀剂层38露出时，利用等离子体经由宽度已被缩小后的开口部42对下部光致抗蚀剂层38进行蚀刻，由此形成开口部43(步骤S33)(第三开口部形成步骤)。
接着，当开口部43在厚度方向上贯通下部光致抗蚀剂层38使被处理层37露出时，利用等离子体缩小开口部43的宽度(步骤S34)(第三宽度缩小步骤)。
接着，当开口部43的宽度被缩小至期望值时，利用等离子体经由该已被缩小宽度后的开口部43对被处理层37进行蚀刻，由此形成开口部(步骤S35)(被处理层蚀刻步骤)，然后，本处理结束。
以下，利用附图对图3的处理中的步骤S31、S32、和S34的处理内容详细地进行说明。
图4是表示图3中的步骤S31的处理内容的工序图。
在图4中，首先，将CF4气体和CH4气体的混合气体作为处理气体从喷淋头30导入反应室15内部(图4(A))，从第二高频电源20通过基座12向反应室15内部施加等离子体生成用的高频电力，由CF4气体和CH4气体分别产生等离子体。由CH4气体产生的等离子体使含有碳和氢的CH类堆积物44产生，该CH类堆积物44在开口部41内各向同性地堆积。另一方面，由CF4气体产生的等离子体中的氟自由基，与CH4气体的等离子体所供给的、成为CH类堆积物44的原料的碳中剩余的碳结合，防止该剩余的碳与氢结合，从而抑制剩余的CH类堆积物44产生。
此时，为了防止通过由CF4气体产生的等离子体导致硬掩模层39被溅射而被削去，不从第一高频电源18对基座12施加离子引入用的高频电力，而施加于基座12的等离子体生成用的高频电力使将由CF4气体产生的等离子体中的离子P引入的偏置电位产生。因此，离子P溅射堆积于开口部41的底部的CH类堆积物44(图4(B))。其结果是，仅残留堆积于开口部41的侧部的CH类堆积物44，开口部41的宽度缩小。
然而，由于等离子体生成用的高频电力的频率例如为100MHz非常高，因此，因等离子体生成用的高频电力导致而产生的偏置电位比因离子引入用的高频电力导致而产生的偏置电位低，所以，通过该偏置电位产生的离子的引入力较弱。其结果是，向开口部41的底部被引入的离子P，虽然将堆积于开口部41的底部的CH类堆积物44溅射除去，但是不会将在开口部41的底部露出的硬掩模层39溅射除去(图4(C))。
根据图3的多阶段缩小、蚀刻处理中的步骤S31，不向基座12施加离子引入用的高频电力而仅施加等离子体生成用的高频电力，使得由CF4气体和CH4气体的混合气体产生等离子体，因此，抑制剩余的CH类堆积物44的产生，且堆积于开口部41的底部的CH类堆积物44通过由CF4气体产生的等离子体中的离子P被溅射。从而，不会在开口部41的底部堆积CH类堆积物44。
另外，虽然也存在通过由CF4气体产生的等离子体而产生CF类反应生成物的情况，但是，通过由CF4气体产生的等离子体而产生的CF类反应生成物的量，与通过由C4F8气体、C4F6气体产生的等离子体而产生的CF类反应生成物的量相比非常少。因此，在步骤S31中，CF类反应生成物不会大量地附着在腔室11内的结构部件等的表面。
这里，本发明人通过实验确认了步骤S31中的处理条件的各参数对堆积于开口部41的底部的CH类堆积物44的堆积程度造成的影响，上述各参数具体而言是：反应室15内部的压力、CH4气体的流量、CF4气体的流量、和等离子体生成用(100MHz)的高频电力的大小以及处理时间，经确认，只要分别在下述表1所示的范围内，就能够防止在开口部41的底部的CH类堆积物44的堆积。
表1：
Figure GSA00000041174900121
另外，经确认，在上述处理条件的各参数为最佳值的情况下，通过步骤S31能够使开口部41的宽度缩小至20nm左右。
此外，本发明人通过上述实验关于步骤S31中的处理条件的各参数得到以下的见解。
1.反应室15内部的压力小于30mtorr时，不进行CH4气体的离解，由CH4气体产生的等离子体减少。其结果是，CH类堆积物44的产生量较少，不能使开口部41的宽度缩小至期望的值；另一方面，反应室15内部的压力大于60mtorr时，进行CH4气体的离解，由CH4气体产生的等离子体增加，CH类堆积物44过剩地产生，在开口部41的底部堆积CH类堆积物44。
2.CH4气体的流量大于30sccm时，CH类堆积物44过剩地产生，在开口部41的底部堆积CH类堆积物44；CH4气体的流量小于20sccm时，CH类堆积物44的产生量较少，不能使开口部41的宽度缩小至期望的值。
3.CF4气体的流量大于500sccm时，抑制CH类堆积物44的产生，不能使开口部41的宽度缩小至期望的值；CF4气体的流量小于100sccm时，离子P的产生量较少，不能除去堆积于开口部41的底部的CH类堆积物44。
4.等离子体生成用的高频电力的大小小于1000W时，通过偏置电位产生的离子的引入力变得非常弱，不能除去堆积于开口部41的底部的CH类堆积物44；等离子体生成用的高频电力的大小大于2400W时，CF4气体的离解被促进从而氟自由基的量增加，CH类堆积物44的产生被抑制，不能使开口部41的宽度缩小至期望的值。
5.处理时间在5秒以下时，CH类堆积物44的堆积未充分地进行，不能使开口部41的宽度缩小至期望的值；处理时间在30秒以上时，开口部41的宽度变得比期望的值小得多。
图5是表示图3的步骤S32的处理内容的工序图。
在图5中，首先，将CF4气体、CH4气体、和O2气的混合气体作为处理气体从喷淋头30导入反应室15内部(图5(A))，从第二高频电源20通过基座12向反应室15内部施加等离子体生成用的高频电力，由CF4气体、CH4气体、和O2气体分别产生等离子体。此外，从第一高频电源18对基座12施加离子引入用的高频电力。
由CF4气体产生的等离子体中的离子P1，通过离子引入用的高频电力所产生的偏置电位经由开口部41被向硬掩模层39引入，对该硬掩模层39进行蚀刻，形成开口部42。此时，虽然由CF4气体产生的等离子体与硬掩模层39中的硅进行反应产生CF类反应生成物，且该CF类反应生成物在开口部42内各向同性地堆积，但是，由于离子P1垂直地碰撞该开口部42的底部，因此即使CF类反应生成物堆积，该CF类反应生成物也高效地被除去，其结果是，不会堆积CF类反应生成物。另一方面，由于离子P1并非垂直地碰撞开口部42的侧部，最多不过是倾斜地碰撞的程度，因此难以除去堆积的CF类反应生成物。进而，没有被除去的CF类反应生成物作为保护侧部的侧部保护膜45发挥作用(图5(B))，因此防止开口部42的侧部被削去。其结果是，开口部42的向深度方向的成长速度较大，而向宽度方向的成长速度较小，开口部42的截面形状成形为梯形形状，开口部42的宽度越向该开口部42的下方越小(图5(C))。但是，通过由CF4气体产生的等离子体而产生的CF类反应生成物的量，与通过由C4F8气体和C4F6气体产生的等离子体而产生的CF类反应生成物的量相比非常少。
此外，由O2气体产生的氧自由基，在形成开口部42的期间，与由CH类堆积物44、CF类反应生成物形成的侧部保护膜45进行反应而将其除去，并控制开口部42的截面形状的梯形角。
根据图3的多阶段缩小、蚀刻处理的步骤S32，向基座12施加离子引入用的高频电力和等离子体生成用的高频电力，由CF4气体、CH4气体、和O2气体的混合气体产生等离子体，因此，形成截面形状为梯形形状的开口部42，并且不会产生大量的CF类反应生成物。因而，在腔室11内的结构部件等的表面不会大量地附着CF类反应生成物，能够防止在后续工序中产生不希望的氟。
这里，本发明人通过实验确认了步骤S32中的处理条件的各参数对开口部42的梯形形状的成形所造成的影响，上述各参数具体而言是：反应室15内部的压力、CH4气体的流量、CF4气体的流量、O2气体的流量、等离子体生成用(100MHz)的高频电力的大小、以及离子引入用(2MHz)的高频电力的大小，经确认，只要各自在下述表2所示的范围内，就能够在开口部42成形为所希望的梯形形状。
表2：
Figure GSA00000041174900141
另外，经确认，在上述处理条件的各参数为最佳值的情况下，通过步骤S32能够使开口部42的最下部的宽度比该开口部42的最上部小20nm左右。
此外，本发明人通过上述实验获得关于步骤S32中的处理条件的各参数的以下见解。
1.反应室15内部的压力小于5mtorr时，不进行CF4气体的离解，CF类反应生成物的产生量减少，侧部保护膜45变薄。此外，由CF4气体产生的等离子体中的离子P1的平均自由行程变长、离子能量增加，因此该离子P1较强地溅射侧部保护膜45。其结果是，变得易于削去开口部42的侧部，且难以使开口部42的截面形状成形为梯形形状。另一方面，反应室15内部的压力大于30mtorr时，进行CF4气体的离解，CF类反应生成物的产生量增加，因此侧部保护膜45变厚。其结果是，开口部42的侧部变得更难以削去，开口部42的最下部的宽度与所期望的值相比变得过小。
2.CH4气体的流量大于30sccm时，CH类堆积物45过剩地产生，在开口部42的底部堆积CH类堆积物，且难以使开口部42的最下部的宽度成为所期望的值；CH4气体的流量小于10sccm时，CH类堆积物的产生量较少，氧自由基剩余。由于该剩余的氧自由基在短时间内将上部光致抗蚀剂层40等除去，因此，开口部41的形状毁坏，甚至利用该开口部41而形成的开口部42的形状也毁坏。
3.CF4气体的流量大于500sccm时，离子P1的产生量增加，侧部保护膜45被较强地溅射从而开口部42的侧部被削去，因此，难以使开口部42的截面形状成形为梯形形状。另一方面，CF4气体的流量小于100sccm时，离子P1的产生量较少，开口部42的侧部不被溅射，因此，开口部42的最下部的宽度与期望的值相比变得过小。
4.O2气体的流量大于20sccm时，氧自由基增加，该氧自由基清除由CF4气体产生的碳、氟。其结果是，CF类反应生成物的产生量减少，侧部保护膜45变薄，因此，开口部42的侧部变得易于被削去，且难以使开口部42的截面形状成形为梯形形状。
5.等离子体生成用的高频电力的大小小于1000W时，不进行CF4气体的离解，CF类反应生成物的产生量减少，侧部保护膜45变薄。其结果是，开口部42的侧部变得易于被削去，且难以使开口部42的截面形状成形为梯形形状；另一方面，等离子体生成用的高频电力的大小大于2400W时，CF4气体的离解被促进，产生碳自由基、氟自由基而不产生CF类反应生成物，由于氟自由基在短时间内将上部光致抗蚀剂层40等除去，因此，开口部41的形状毁坏，甚至利用该开口部41而形成的开口部42的形状也被毁坏。
6.离子引入用的高频电力的大小小于100W时，基于离子P1的溅射被抑制，因此开口部42的形成需要时间，而且，在被形成的开口部42不能将堆积于底部的CF类反应生成物除去，离子引入用的高频电力的大小大于500W时，基于离子P1的溅射被促进，存在不仅硬掩模层39被蚀刻，而且上部光致抗蚀剂层40也被蚀刻的情况，因此，开口部41的形状毁坏，甚至利用该开口部41而形成的开口部42的形状也被毁坏。
图6是表示图3的步骤S34的处理内容的工序图。
在图6中，首先，将C4F8气体、Ar气体、和O2气体的混合气体作为处理气体从喷淋头30向反应室15内部导入(图6(A))，从第二高频电源20通过基座12向反应室15内部施加等离子体生成用的高频电力，使得由C4F8气体和O2气体分别产生等离子体。由C4F8气体产生的等离子体使CF类反应生成物46产生，该CF类反应生成物46在开口部43内各向同性地堆积。然而，通过由C4F8气体产生的等离子体而产生的CF类反应生成物46的量，与通过由C4F6气体产生的等离子体而产生的CF类反应生成物的量相比非常少，因此堆积于开口部43内和硬掩模层39的表面的CF类反应生成物46的量较少。
另一方面，在步骤S34中，未从第一高频电源18对基座12施加离子引入用的高频电力，而施加于基座12的等离子体生成用的高频电力使将由C4F8气体产生的等离子体中的离子P2引入的偏置电位产生。从而，离子P2对堆积于开口部43的底部的CF类反应生成物46和硬掩模层39进行溅射(图6(B))。其结果是，在开口部43仅残留堆积于该开口部43的侧部的CF类反应生成物46，开口部43的宽度缩小(图6(C))。此外，硬掩模层39被除去。
然而，与步骤S31同样，通过因离子引入用的高频电力导致的偏置电位而产生的离子的引入力较弱。其结果是，向开口部43的底部被引入的离子P2，虽然将堆积于开口部43的底部的CF类反应生成物46溅射除去，但是未将被CF类反应生成物46覆盖的被处理层37溅射除去。
另外，Ar气体调整由C4F8气体产生的等离子体的浓度，从而调整堆积于开口部43的底部的CF类反应生成物46的除去量。
根据图3的多阶段缩小、蚀刻处理的步骤S34，未向基座12施加离子引入用的高频电力，而仅施加等离子体生成用的高频电力，使得由C4F8气体、Ar气体、和O2气体的混合气体产生等离子体，因此，堆积于开口部43的底部等的CF类反应生成物46被溅射。从而，不会在开口部43的底部等堆积CF类反应生成物46。
这里，本发明人通过实验确认了步骤S34中处理条件的各参数对堆积于开口部43的底部等的CF类反应生成物46的堆积程度所造成的影响，上述各参数具体而言是：反应室15内部的压力、C4F8气体的流量、Ar气体的流量、O2气的流量、和等离子体生成用(100MHz)的高频电力的大小以及处理时间，经确认，只要各自在下述表3所示的范围内，就能够防止在开口部43的底部等的CF类反应生成物46的堆积。
表3：
Figure GSA00000041174900171
另外，经确认，在上述处理条件的各参数为最佳值的情况下，通过步骤S34能够使开口部43的宽度缩小3～4nm左右。
此外，本发明人通过上述实验得到关于步骤S34中的处理条件的各参数的下述见解。
1.反应室15内部的压力小于10mtorr时，不进行C4F8气体的离解，CF类反应生成物46的产生量减少，不能使开口部43的宽度缩小至期望的值。反应室15内部的压力大于30mtorr时，进行C4F8气体的离解，CF类反应生成物46过剩地产生，在开口部43的底部等堆积CF类反应生成物46。
2.C4F8气体的流量大于60sccm时，CF类反应生成物46过剩地产生，在开口部43的底部堆积CF类反应生成物46；C4F8气体的流量小于30sccm时，CF类反应生成物46的产生量较少，不能使开口部43的宽度缩小至期望的值。
3.Ar气体的流量大于800sccm时，由C4F8气体产生的碳自由基、氟自由基的浓度降低，抑制CF类反应生成物46的产生，不能使开口部43的宽度缩小至期望的值；Ar气体的流量小于100sccm时，由C4F8气体产生的碳自由基、氟自由基的浓度上升，CF类反应生成物46过剩地产生，在开口部43的底部堆积CF类反应生成物46。
4.O2气的流量大于50sccm时，氧自由基的产生量增加，该氧自由基与碳自由基、氟自由基的反应被促进，因此保护下部光致抗蚀剂层38的CF类反应生成物46的产生被抑制，下部光致抗蚀剂层38被蚀刻；另一方面，O2气体的流量小于10sccm时，氧自由基的产生量减少，CF类反应生成物46的产生未被抑制，从而不能完全地除去堆积于开口部43的底部的CF类反应生成物46。
5.等离子体生成用的高频电力的大小小于1000W时，通过偏置电位产生的离子的引入力变得非常弱，不能除去堆积于开口部43的底部的CF类反应生成物46；等离子体生成用的高频电力的大小大于2400W时，O2气体的离解被促进从而氧自由基的产生量增加，该氧自由基与碳自由基、氟自由基的反应被促进，因此，保护下部光致抗蚀剂层38的CF类反应生成物46的产生被抑制，下部光致抗蚀剂层38被蚀刻。
6.处理时间在10秒以下时，CF类反应生成物46的堆积未充分地进行，不能使开口部43的宽度缩小至期望的值；处理时间在30秒以上时，开口部43的宽度与期望的值相比变得过小。
如以上所说明，在步骤S31中没有在开口部41的底部堆积CH类堆积物44，在步骤S32中在腔室11内的结构部件等的表面没有大量地附着CF类反应生成物，而且，在步骤S34中，在开口部43的底部和硬掩模层39的表面没有堆积CF类反应生成物46，从而CF类反应生成物46不会妨碍硬掩模层39的除去，因此步骤S31、步骤S32、和步骤S34能够防止对后续工序的处理产生不良影响。
此外，根据图3的多阶段缩小、蚀刻处理，由于步骤S31、步骤S32、和步骤S34防止对后续工序的处理产生不良影响，因此无需为了防止对后续工序的处理产生不良影响，而使晶片W向其他的等离子体处理装置移动，该其他的等离子体处理装置例如具有在结构部件的表面不堆积CF类反应生成物的腔室，能够在同一等离子体处理装置10中执行步骤S31～步骤S35，从而能够提高生产量。
进而，根据图3的多阶段缩小、蚀刻处理的步骤S35，经由宽度已被缩小的开口部43在被处理层37通过蚀刻而形成开口部，因此能够在该被处理层37形成极小宽度的开口部。
另外，上述的开口部41、开口部42、和开口部43分别可以是通孔(via hole)，也可以是槽(trench)。
图7是表示图3的多阶段缩小、蚀刻处理的第一变形例的工序图。
在图7中，首先，执行步骤S31，使由CH4气体产生的等离子体所生成的CH类堆积物44在开口部41内堆积，缩小开口部41的宽度。
接着，执行步骤S32，利用由CF4气体产生的等离子体中的离子P1进行蚀刻从而在硬掩模层39形成开口部42，并且通过CF类反应生成物在开口部42的侧部形成侧部保护膜45，使开口部42的截面形状成形为梯形形状，但是当开口部42的硬掩模层39的在厚度方向上的深度达到规定值时，暂且中断步骤S32(图7(A))。
接着，再次执行步骤S31，使CH类堆积物44在开口部42内堆积。此时，虽然对基座12施加等离子体生成用的高频电力，但是不施加离子引入用的高频电力。从而，通过偏置电位产生的离子的引入力较弱，由CF4气体产生的等离子体中的离子P将堆积于开口部42的底部的CH类堆积物44溅射除去，但是不会除去硬掩模层39。其结果是，开口部42在硬掩模层39的厚度方向上不成长，仅开口部42的宽度缩小，促进开口部42的梯形形状的成形(图7(B))。此时的步骤S31在规定时间内被执行。
接着，再次执行步骤S32，在硬掩模层39，使开口部42在硬掩模层39的厚度方向上成长，并且在已成长的开口部42的侧部形成侧部保护膜45，使开口部42的截面形状成形为梯形形状。
如以上所述，反复执行步骤S31和步骤S32，当开口部42使下部光致抗蚀剂层38露出时，中止步骤S31和步骤S32的反复执行(图7(C))。另外，在图7表示执行两次步骤S32、执行1次步骤S31的情况，但是步骤S32和步骤S31的执行次数并不限定于此。
接着，执行步骤S33～步骤S35，结束本处理。
根据图3的多阶段缩小、蚀刻处理的第一变形例，由于反复执行步骤S31和步骤S32，因此，在开口部42的形成之际，能够促进该开口部42的梯形形状的成形，从而，能够进一步缩小开口部42的最下部的宽度。
图8是表示图3的多阶段缩小、蚀刻处理的第二变形例的工序图。
在图8中，首先，执行步骤S31，使由CH4气体产生的等离子体所生成的CH类堆积物44在开口部41内堆积，缩小开口部41的宽度(图8(A))。
接着，将CF4气体和O2气的混合气体作为处理气体从喷淋头30导入反应室15内部，从第二高频电源20通过基座12向反应室15内部施加等离子体生成用的高频电力，使得由CF4气体和O2气体分别产生等离子体。此外，从第一高频电源18向基座12施加离子引入用的高频电力(第二开口部形成步骤)。
由CF4气体产生的等离子体中的离子，通过由离子引入用的高频电力产生的偏置电位经由开口部41被引入硬掩模层39，对该硬掩模层39进行蚀刻而形成开口部47。此时，由于未使用CH4气体，因此不产生CH类堆积物，则应当除去CH类堆积物的氧自由基剩余。该剩余的氧自由基抑制CF类反应生成物的产生，因此侧部保护膜45变薄，开口部47的侧部变得易于被削去，开口部47的梯形角度与开口部42的梯形角度相比变大。其结果是，开口部47在最下部与开口部42相比宽度变大(图8(B))。
接着，执行步骤S33～步骤S35，结束本处理。另外，在步骤S33中，经由与开口部42相比在最下部宽度大的开口部47，蚀刻下部光致抗蚀剂层38，因此形成于该下部光致抗蚀剂层38的开口部48的宽度比开口部43的宽度大。从而，在步骤S34中，即使缩小开口部48的宽度，该被缩小的开口部48的宽度也比在图3的多阶段缩小、蚀刻处理的步骤S34中被缩小的开口部43的宽度大，但至少比开口部41的宽度小(图8(C))。
根据图3的多阶段缩小、蚀刻处理的第二变形例，经由宽度比开口部41的宽度小的开口部48蚀刻被处理层37，因此能够在该被处理层37形成宽度小的开口部。
图9是表示图3的多阶段缩小、蚀刻处理的第三变形例的工序图。
在图9中，首先，执行步骤S31缩小开口部41的宽度，进而执行步骤S32，在硬掩模层39形成截面形状成形为梯形形状的开口部42(图9(A))。
接着，执行步骤S33在下部光致抗蚀剂层38形成开口部43(图9(B))，不执行步骤S34而执行步骤S35，在被处理层37形成开口部49(图9(C))，结束本处理。另外，由于不执行步骤S34，因此不缩小开口部43的宽度，但是该开口部43的宽度至少比开口部41的宽度小。
根据图3的多阶段缩小、蚀刻处理的第三变形例，经由宽度比开口部41的宽度小的开口部43蚀刻被处理层37，因此能够在该被处理层37形成宽度小的开口部。
在上述的实施方式中，被实施等离子体蚀刻处理的基板不限定为半导体器件用的晶片，也可以是包括LCD(Liquid Crystal Display，液晶显示器)等的FPD(Flat Panel Display，平板显示器)等中所使用的各种基板、光掩模、CD基板、印刷基板等。

Claims (10)

1.一种处理基板的基板处理方法，所述基板载置于载置台上，所述载置台被施加有第一频率的高频电力和比所述第一频率高的第二频率的高频电力，所述基板在被处理层上依次形成有下部光致抗蚀剂层、含硅的硬掩模层、和上部光致抗蚀剂层，所述基板处理方法的特征在于，包括：
第一宽度缩小步骤，利用等离子体将形成于所述上部光致抗蚀剂层的、并且使所述硬掩模层露出的第一开口部的宽度缩小；
第二宽度缩小步骤，经由宽度已被缩小的所述第一开口部在所述硬掩模层形成使所述下部光致抗蚀剂层露出的第二开口部的同时，利用等离子体缩小该第二开口部的宽度；
第三开口部形成步骤，经由宽度已被缩小的所述第二开口部形成使所述被处理层露出的第三开口部；和
第三宽度缩小步骤，利用等离子体缩小该已被形成的第三开口部的宽度，
在所述第一宽度缩小步骤中，对所述载置台不施加所述第一频率的高频电力而仅施加所述第二频率的高频电力，由CF4气体和CH4气体的混合气体产生等离子体；
在所述第二宽度缩小步骤中，对所述载置台施加所述第一频率的高频电力和所述第二频率的高频电力，由至少含有CF4气体和CH4气体的混合气体产生等离子体；
在所述第三宽度缩小步骤中，对所述载置台不施加所述第一频率的高频电力而仅施加所述第二频率的高频电力，由至少含有C4F8气体的混合气体产生等离子体。
2.如权利要求1所述的基板处理方法，其特征在于：
在进行所述第三开口部形成步骤之前，反复进行所述第一宽度缩小步骤和所述第二宽度缩小步骤。
3.如权利要求1或2所述的基板处理方法，其特征在于：
还具有经由宽度已被缩小的所述第三开口部蚀刻所述被处理层的被处理层蚀刻步骤。
4.一种处理基板的基板处理方法，所述基板载置于载置台上，所述载置台被施加有第一频率的高频电力和比所述第一频率高的第二频率的高频电力，所述基板在被处理层上形成有光致抗蚀剂层，所述基板处理方法的特征在于：
具有利用等离子体缩小形成于所述光致抗蚀剂层的开口部的宽度的宽度缩小步骤，
在所述宽度缩小步骤中，对所述载置台不施加所述第一频率的高频电力而仅施加所述第二频率的高频电力，由CF4气体和CH4气体的混合气体产生等离子体。
5.一种处理基板的基板处理方法，所述基板载置于载置台上，所述载置台被施加有第一频率的高频电力和比所述第一频率高的第二频率的高频电力，所述基板在被处理层上形成有含硅的硬掩模层，所述基板处理方法的特征在于：
具有在所述硬掩模层形成开口部的同时，利用等离子体缩小该开口部的宽度的宽度缩小步骤，
在所述宽度缩小步骤中，对所述载置台施加所述第一频率的高频电力和所述第二频率的高频电力，由至少含有CF4气体和CH4气体的混合气体产生等离子体。
6.一种处理基板的基板处理方法，所述基板载置于载置台上，所述载置台被施加有第一频率的高频电力和比所述第一频率高的第二频率的高频电力，所述基板在被处理层上形成有光致抗蚀剂层，所述基板处理方法的特征在于：
具有利用等离子体缩小形成于所述光致抗蚀剂层的开口部的宽度的宽度缩小步骤，
在所述宽度缩小步骤中，对所述载置台不施加所述第一频率的高频电力而仅施加所述第二频率的高频电力，由至少含有C4F8气体的混合气体产生等离子体。
7.一种处理基板的基板处理方法，所述基板载置于载置台上，所述载置台被施加有第一频率的高频电力和比所述第一频率高的第二频率的高频电力，所述基板在被处理层上依次形成有下部光致抗蚀剂层、含硅的硬掩模层、和上部光致抗蚀剂层，所述基板处理方法的特征在于，包括：
第一宽度缩小步骤，利用等离子体将形成于所述上部光致抗蚀剂层的、并且使所述硬掩模层露出的第一开口部的宽度缩小；
第二开口部形成步骤，经由宽度已被缩小的所述第一开口部在所述硬掩模层形成使所述下部光致抗蚀剂层露出的第二开口部；
第三开口部形成步骤，经由所述第二开口部形成使所述被处理层露出的第三开口部；和
第二宽度缩小步骤，利用等离子体缩小该已被形成的第三开口部的宽度，
在所述第一宽度缩小步骤中，对所述载置台不施加所述第一频率的高频电力而仅施加所述第二频率的高频电力，由CF4气体和CH4气体的混合气体产生等离子体；
在所述第二宽度缩小步骤中，对所述载置台不施加所述第一频率的高频电力而仅施加所述第二频率的高频电力，由至少含有C4F8气体的混合气体产生等离子体。
8.如权利要求7所述的基板处理方法，其特征在于：
还具有经由宽度已被缩小的所述第三开口部蚀刻所述被处理层的被处理层蚀刻步骤。
9.一种处理基板的基板处理方法，所述基板载置于载置台上，所述载置台被施加有第一频率的高频电力和比所述第一频率高的第二二频率的高频电力，所述基板在被处理层上依次形成有下部光致抗蚀剂层、含硅的硬掩模层、和上部光致抗蚀剂层，所述基板处理方法的特征在于，包括：
第一宽度缩小步骤，利用等离子体缩小形成于所述上部光致抗蚀剂层的、并且使所述硬掩模层露出的第一开口部的宽度；
第二宽度缩小步骤，经由宽度已被缩小的所述第一开口部在所述硬掩模层形成使所述下部光致抗蚀剂层露出的第二开口部的同时，利用等离子体缩小该第二开口部的宽度；和
第三开口部形成步骤，经由宽度已被缩小的所述第二开口部形成使所述被处理层露出的第三开口部，
在所述第一宽度缩小步骤中，对所述载置台不施加所述第一频率的高频电力而仅施加所述第二频率的高频电力，由CF4气体和CH4气体的混合气体产生等离子体；
在所述第二宽度缩小步骤中，对所述载置台施加所述第一频率的高频电力和所述第二频率的高频电力，由至少含有CF4气体和CH4气体的混合气体产生等离子体。
10.如权利要求9所述的基板处理方法，其特征在于：
还具有经由所述第三开口部蚀刻所述被处理层的被处理层蚀刻步骤。
CN2010101293340A 2009-03-05 2010-03-05 基板处理方法 Active CN101826455B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210277320.2A CN102800552B (zh) 2009-03-05 2010-03-05 基板处理方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-051629 2009-03-05
JP2009051629A JP5260356B2 (ja) 2009-03-05 2009-03-05 基板処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210277320.2A Division CN102800552B (zh) 2009-03-05 2010-03-05 基板处理方法

Publications (2)

Publication Number Publication Date
CN101826455A true CN101826455A (zh) 2010-09-08
CN101826455B CN101826455B (zh) 2012-09-26

Family

ID=42677304

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210277320.2A Expired - Fee Related CN102800552B (zh) 2009-03-05 2010-03-05 基板处理方法
CN2010101293340A Active CN101826455B (zh) 2009-03-05 2010-03-05 基板处理方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210277320.2A Expired - Fee Related CN102800552B (zh) 2009-03-05 2010-03-05 基板处理方法

Country Status (5)

Country Link
US (1) US8449785B2 (zh)
JP (1) JP5260356B2 (zh)
KR (1) KR101449081B1 (zh)
CN (2) CN102800552B (zh)
TW (1) TWI492296B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324387A (zh) * 2011-09-28 2012-01-18 上海宏力半导体制造有限公司 深沟槽的形成方法
CN103597583A (zh) * 2011-05-19 2014-02-19 古河机械金属株式会社 半导体制造装置部件的清洗方法、半导体制造装置部件的清洗装置及气相生长装置
CN108962726A (zh) * 2017-05-17 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110783187A (zh) * 2018-07-25 2020-02-11 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425760B1 (ko) * 2010-08-27 2014-08-01 도쿄엘렉트론가부시키가이샤 에칭 방법, 기판 처리 방법, 패턴 형성 방법, 반도체 소자의 제조 방법, 및 반도체 소자
JP5701654B2 (ja) * 2011-03-23 2015-04-15 東京エレクトロン株式会社 基板処理方法
US9059250B2 (en) * 2012-02-17 2015-06-16 International Business Machines Corporation Lateral-dimension-reducing metallic hard mask etch
TWI482238B (zh) * 2012-07-19 2015-04-21 Macronix Int Co Ltd 半導體孔洞結構
CN103579086A (zh) * 2012-07-25 2014-02-12 旺宏电子股份有限公司 半导体装置及形成半导体结构的方法
TWI584374B (zh) * 2012-09-18 2017-05-21 Tokyo Electron Ltd Plasma etching method and plasma etching device
JP6169521B2 (ja) * 2014-04-09 2017-07-26 東京エレクトロン株式会社 プラズマエッチング方法
US10269566B2 (en) * 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
JP7101528B2 (ja) * 2018-04-25 2022-07-15 東京エレクトロン株式会社 基板処理装置
US10978301B2 (en) * 2018-08-31 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Morphology of resist mask prior to etching

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1710703A (zh) * 2004-06-16 2005-12-21 东京毅力科创株式会社 半导体装置的制造方法
JP2008078515A (ja) * 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514624A (en) * 1990-08-07 1996-05-07 Seiko Epson Corporation Method of manufacturing a microelectronic interlayer dielectric structure
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
JPH11307512A (ja) 1998-04-23 1999-11-05 Sony Corp エッチング方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
JP3672900B2 (ja) 2002-09-11 2005-07-20 松下電器産業株式会社 パターン形成方法
US6774032B1 (en) * 2003-05-30 2004-08-10 Intel Corporation Method of making a semiconductor device by forming a masking layer with a tapered etch profile
JP4727171B2 (ja) 2003-09-29 2011-07-20 東京エレクトロン株式会社 エッチング方法
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7491647B2 (en) * 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
JP4599212B2 (ja) 2005-04-15 2010-12-15 株式会社日立ハイテクノロジーズ プラズマ処理方法
US20070163995A1 (en) * 2006-01-17 2007-07-19 Tokyo Electron Limited Plasma processing method, apparatus and storage medium
JP5011782B2 (ja) 2006-03-28 2012-08-29 東京エレクトロン株式会社 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
US8263498B2 (en) * 2006-03-28 2012-09-11 Tokyo Electron Limited Semiconductor device fabricating method, plasma processing system and storage medium
JP5100075B2 (ja) 2006-03-28 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法
US7842190B2 (en) * 2006-03-28 2010-11-30 Tokyo Electron Limited Plasma etching method
JP4946138B2 (ja) * 2006-03-31 2012-06-06 東京エレクトロン株式会社 エッチング方法
US8177990B2 (en) * 2006-03-31 2012-05-15 Tokyo Electron Limited Etching method, plasma processing system and storage medium

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1710703A (zh) * 2004-06-16 2005-12-21 东京毅力科创株式会社 半导体装置的制造方法
JP2008078515A (ja) * 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103597583A (zh) * 2011-05-19 2014-02-19 古河机械金属株式会社 半导体制造装置部件的清洗方法、半导体制造装置部件的清洗装置及气相生长装置
CN102324387A (zh) * 2011-09-28 2012-01-18 上海宏力半导体制造有限公司 深沟槽的形成方法
CN108962726A (zh) * 2017-05-17 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN108962726B (zh) * 2017-05-17 2022-01-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110783187A (zh) * 2018-07-25 2020-02-11 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN110783187B (zh) * 2018-07-25 2024-04-19 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Also Published As

Publication number Publication date
KR20100100710A (ko) 2010-09-15
TWI492296B (zh) 2015-07-11
TW201104743A (en) 2011-02-01
JP2010206051A (ja) 2010-09-16
CN102800552A (zh) 2012-11-28
US20100224591A1 (en) 2010-09-09
US8449785B2 (en) 2013-05-28
CN101826455B (zh) 2012-09-26
JP5260356B2 (ja) 2013-08-14
KR101449081B1 (ko) 2014-10-08
CN102800552B (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
CN101826455B (zh) 基板处理方法
US8057603B2 (en) Method of cleaning substrate processing chamber, storage medium, and substrate processing chamber
CN101920256B (zh) 等离子体处理装置用的消耗部件的再利用方法
US20200381263A1 (en) Method of processing target object
CN102194689A (zh) 蚀刻处理方法
JP2012015451A (ja) 基板処理装置及び基板処理方法
TW201131638A (en) Chamber cleaning method
US9735027B2 (en) Method for etching organic film
KR101858324B1 (ko) 플라즈마 에칭 방법
US7291286B2 (en) Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses
CN101833239A (zh) 基板处理方法
US10192750B2 (en) Plasma processing method
CN107731677B (zh) 处理被处理体的方法
US20140134848A1 (en) Plasma etching method and plasma etching apparatus
JP2010199475A (ja) プラズマ処理装置のクリーニング方法及び記憶媒体
US20160372308A1 (en) Plasma processing method
TWI786279B (zh) 清潔方法及處理裝置
US10233535B2 (en) Plasma processing apparatus and plasma processing method
US8303719B2 (en) Deposit removing method and substrate processing method
JP2012243958A (ja) プラズマ処理方法
CN117238761A (zh) 零件表面碳膜的去除方法及半导体器件的制备工艺
JPH05304125A (ja) ドライエッチング方法およびドライエッチング装置
JP2010021440A (ja) ドライエッチング方法及びドライエッチング装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant