CN101728318B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101728318B CN101728318B CN200910007197.0A CN200910007197A CN101728318B CN 101728318 B CN101728318 B CN 101728318B CN 200910007197 A CN200910007197 A CN 200910007197A CN 101728318 B CN101728318 B CN 101728318B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating barrier
- dielectric constant
- protection insulating
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title description 4
- 230000004224 protection Effects 0.000 claims abstract description 145
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims description 146
- 239000000758 substrate Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 238000004380 ashing Methods 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910020177 SiOF Inorganic materials 0.000 claims description 2
- 229910020175 SiOH Inorganic materials 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 24
- 239000010410 layer Substances 0.000 description 225
- 239000007789 gas Substances 0.000 description 38
- 238000005530 etching Methods 0.000 description 29
- 238000005516 engineering process Methods 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 239000010949 copper Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000012044 organic layer Substances 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000007850 degeneration Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体器件及其制造方法。通过如下各处理来形成沟槽：去除形成在低介电常数层的侧壁上的损伤层，通过化学气相沉积(CVD)技术形成第二保护绝缘层以及通过用第二保护绝缘层覆盖低介电常数层的侧壁形成第二凹部，以及通过回蚀成形第二保护绝缘层使得沟槽具有在低介电常数层的表面上选择性地形成有第二保护绝缘层的侧壁。
Description
相关申请的交叉引用
本申请基于日本专利申请No.2008-278351的优先权，该专利申请的内容通过引用结合于此。
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
近来，在追求缩减尺寸和高速工作的先进半导体器件中通常采用具有低电阻的铜(Cu)互连。通过镶嵌式工艺形成铜互连。在镶嵌式工艺中，互连形成为使得凹部形成在绝缘夹层中，阻挡金属层和铜层形成在凹部中以便使其嵌入该凹部，以及通过化学机械抛光(CMP)技术去除在凹部外面露出的铜层和阻挡金属层的部分。通过重复地执行该过程而形成多层互连结构。
此外，在半导体器件追求高性能时，在相对介电常数(k值)低于SiO2的低介电常数层(所谓的低k层)用作多层互连结构的绝缘夹层。存在各种各样的低介电常数层，但低介电常数层通常在粘附强度和机械强度方面差。因此，存在的问题是，当在低介电常数层中形成沟槽时，在蚀刻工艺或抗灰化工艺期间在沟槽的侧壁(凹部)上形成变质(退化)层，并因此增大有效k值，引起互连之间的电容增大。
日本特开专利公布No.2004-72080公开了一种方法，其中，使用光致抗蚀剂层在低介电常数层中形成凹部，去除光致抗蚀剂层，用导电层嵌入凹部，然后去除变质(退化)层。在该方法中，介电常数层嵌入在当变质层被去除并且然后通过CMP工艺被抛光时产生的空隙的整个表面上。
日本特开专利公布No.2007-5679公开了如下技术：使用抗蚀剂层
(通过光刻工艺)在低介电常数层中形成通路孔，去除抗蚀剂层，并且最终去除通过抗蚀剂去除工艺形成在通路孔侧壁上的损伤层。此后，用低介电常数有机材料(诸如聚苯并恶唑(polybenzoxazole)和聚酰亚胺，它们不具有Si-O键，并且对低介电常数层具有等于或大于30的高蚀刻选择性)嵌入通路孔的整个表面，并且在低介电常数有机材料上形成抗蚀剂层，以形成沟槽。当形成沟槽时，去除通路孔中的抗蚀剂层和低介电常数有机材料。
WO2004/107434公开了如下结构：包含有机材料的绝缘阻挡层形成在绝缘夹层与金属互连之间。
发明内容
然而，在日本特开专利公布No.2004-72080中，在用导电层嵌入凹部之后去除变质层，以形成铜互连。此时，由于去除沿铜互连形成的变质(退化)层，所以可剥离铜互连。这可造成互连的开路或互连之间的短路。
此外，在日本特开专利公布No.2007-5679中，在去除通路孔的损伤层之后，在通路孔的整个表面上嵌入的低介电常数有机材料中形成沟槽。也就是说，其中要形成互连的绝缘夹层由对较低的低介电常数层具有高蚀刻选择性的低介电常数有机材料制成。因此，存在的问题是很少的可替选材料是可用的。此外，如果在沟槽形成期间在沟槽的侧壁上形成损伤层，则不能解决有效k值增大的问题。
在一个实施例中，提供一种用于制造半导体器件的方法，包括：在形成于衬底上的包含碳的低介电常数层和在该低介电常数层上所形成的第一保护绝缘层中形成沟槽。形成沟槽包括：在第一保护绝缘层上形成具有用于形成沟槽的开口图案的抗蚀剂层，以及利用抗蚀剂层作为掩模在第一保护绝缘层和低介电常数层中形成第一凹部；当形成第一凹部时，去除在低介电常数层的第一凹部的侧壁上形成的损伤层；通过化学气相沉积技术在衬底的整个表面上形成第二保护绝缘层，以通过用第二保护绝缘层覆盖第一保护绝缘层和低介电常数层中的第一凹部的侧壁在第一保护绝缘层和低介电常数层中形成第二凹部；以及通过回蚀成形第二保护绝缘层，使得沟槽具有第二保护绝缘层选择性地形成在低介电常数层的表面上的侧壁。
在另一实施例中，提供一种半导体器件，包括：衬底；低介电常数层，形成在衬底上并包含碳；第一保护绝缘层，形成在低介电常数层上；沟槽，形成第一保护绝缘层和低介电常数层中；以及互连，嵌入沟槽中，其中沟槽的侧壁具有如下结构：第一保护绝缘层的表面从低介电常数层的表面突出，通过化学气相沉积技术形成的第二保护绝缘层嵌入在第一保护绝缘层下方的区域中的低介电常数层的表面处，并且沟槽的侧壁由第二保护绝缘层和第一保护绝缘层构成。
根据该结构，如果低介电常数层用作其中形成沟槽的绝缘夹层，则即使在低介电常数层中形成损伤层，损伤层也被去除，并且第二保护绝缘层形成在损伤层被去除的低介电常数层的侧壁上。因此，可以抑制互连之间电容的增大。由于在形成第二保护绝缘层之后通过成形第二保护绝缘层来形成沟槽，所以可以容易地控制沟槽的凹槽大小，以形成沟槽。
此外，作为本发明的方面，元件的适当组合和本发明在方法和器件上的表达的转换也是有效的。
根据本发明，通过当沟槽形成在作为绝缘夹层的低介电常数层中时形成的损伤层可以抑制互连之间的电容增大。
附图说明
通过以下结合附图的某些优选实施例的说明，本发明的以上和其他目的、优点和特征将更明显，其中：
图1A至1C是示出根据本发明实施例的用于制造半导体器件的过程的横截面图；
图2A和2B是示出根据本发明实施例的用于制造半导体器件的过程的横截面图；
图3A至3D是示出根据本发明实施例的用于制造半导体器件的过程的横截面图；
图4是示出根据本发明实施例的用于制造半导体器件的过程的横截面图；
图5A至5D是示出根据本发明实施例的用于制造半导体器件的过程的另一示例的横截面图；
图6A至6C是示出根据本发明实施例的用于制造半导体器件的过程的横截面图；
图7A至7C是示出根据本发明实施例的用于制造半导体器件的过程的横截面图；
图8A至8C是示出根据本发明实施例的用于制造半导体器件的过程的横截面图；以及
图9是示出根据本发明实施例的用于制造半导体器件的过程的横截面图。
具体实施方式
现在将参考说明性的实施例来说明本发明。本领域的技术人员将认识到的是，利用本发明的教导可以实现许多可选择的实施例，并且本发明不限于为解释性目的而说明的实施例。
在下文中，将参考附图来说明本发明的示范性实施例。在附图中，相同的附图标记指示相同的部件，并且将不重复相同的说明。
(第一示范性实施例)
图1A至4是示出根据本发明的示范性实施例制造半导体器件的过程的横截面图。
在本发明的示范性实施例中，将说明用于通过“通孔优先方法(viafirst method)”在低介电常数层中形成双镶嵌式沟槽(包括布线沟槽和通孔沟槽)的过程。
半导体器件100具有如下结构：绝缘夹层110形成在衬底(未示出)上，所述衬底是诸如硅衬底的半导体衬底，并且下铜互连106形成在绝缘夹层110中。在这样的半导体器件100中，蚀刻停止层112、低介电常数层114和第一保护绝缘层116以所描述的顺序形成在绝缘夹层110和下铜互连106上形成。
低介电常数层114可由包含碳的材料制成。例如，低介电常数层114可由包含硅(Si)、氧(O)和碳(C)的材料制成。例如，低介电常数层114可由SiOC层、SiOCH层或其多孔层形成。在本发明的示范性实施例中，低介电常数层114可构造成具有等于或小于3.0的k值。低介电常数层114可通过化学气相沉积(CVD)技术或涂布技术形成。
绝缘夹层110可由低介电常数层形成，该低介电常数层由与低介电常数层114相同的材料制成。例如，蚀刻停止层112可由SiCN层形成。第一保护绝缘层116可由用作防止湿气被吸入低介电常数层114中的吸湿保护层的材料制成。第一保护绝缘层116也可由如下的材料制成，该材料用于在导电层稍后嵌入沟槽之后执行CMP工艺时保护低介电常数层114。例如，第一保护绝缘层116可由SiO2层形成。第一保护绝缘层116可通过CVD技术形成。
随后，在第一保护绝缘层116上形成抗反射层118和具有用于形成通路孔的开口图案120a的抗蚀剂层120(图1B)。当从顶部看时，用于形成通路孔的开口图案120a形成在与下铜互连106重叠的位置处。抗蚀剂层120可利用光刻技术来形成。
然后，利用抗蚀剂层120作为掩模来蚀刻抗反射层118和第一保护绝缘层116，以在第一保护绝缘层116中形成开口图案116a。随后，利用第一保护绝缘层116作为掩模来蚀刻低介电常数层114，以在低介电常数层114中形成通路孔136a。通路孔136a可通过干法蚀刻技术形成。作为用于蚀刻低介电常数层114的蚀刻气体，可以使用诸如CF4或C4F8的氟碳化合物气体，并且可以添加诸如N2气体、O2气体或Ar气体的气体。此后，通过灰化来去除抗蚀剂层120和抗反射层118(图1C)。利用诸如O2气体、CO2气体、N2/H2气体、NH3气体或He/H2气体执行用于去除抗蚀剂层120等的灰化。
在形成通路孔136a之后，在衬底的整个表面上形成有机层122，以填充通路孔136a与开口图案116a。在有机层122上形成无机层124、抗反射层126和具有用于形成沟槽的开口图案128a的抗蚀剂层128(图2A)。在此，当从顶部看时，用于形成沟槽的开口图案128a形成在与通路孔136a重叠的位置处。利用光刻技术可以形成抗蚀剂层128。
随后，利用抗蚀剂层128作为掩模来蚀刻抗反射层126、无机层124、有机层122和第一保护绝缘层116，以在第一保护绝缘层116中形成开口图案116b。利用第一保护绝缘层116(和诸如有机层122的上面的层)作为掩模来蚀刻低介电常数层114，以在第一保护绝缘层116和低介电常数层114中形成第一凹部136b(图2B)。作为用于蚀刻低介电常数层114的蚀刻气体，可以使用诸如CF4或C4F8的氟碳化合物气体，并且可添加诸如N2气体、O2气体或Ar气体的气体。
然后，通过灰化来去除有机层122。在此，在用于蚀刻其他层的处理中已去除了抗蚀剂层128、抗反射层126和无机层124，但如果这些层保留，则它们也可通过灰化来去除。例如，利用诸如O2气体、CO2气体、N2/H2气体、NH3气体或He/H2气体执行用于去除有机层122等的灰化。
当包含碳的低介电常数层用作低介电常数层114时，由于例如在去除抗蚀剂层128时以上气体的影响，碳(C)或氢(H)从第一凹部136b的侧壁被提取出。因此，将低介电常数层114的侧壁改变成具有由硅(Si)和氧(O)构成的高介电常数的变质层(损伤层130)(图3A)。如果损伤层130保持存在，则半导体器件100的互连之间的电容被增大，并因而存在器件的高速性能受到损害的问题。此外，如果损伤层130保持存在，由于湿气被吸入到损伤层130中，所以损伤层130的有效k值被增大得更多，因此互连之间的电容增大得更多。
为此，在本发明的示范性实施例中，利用例如氟化氢等来去除损伤层130(图3B)。结果，在低介电常数层114中形成凹进部132。也就是说，第一凹部136b的侧壁具有第一保护绝缘层116的表面从低介电常数层114的表面突出的结构。
随后，利用CVD技术在衬底的整个表面上形成第二保护绝缘层134，使得低介电常数层114的第一凹部136b的侧壁覆盖有第二保护绝缘层134，以在第一保护绝缘层116和低介电常数层114中形成第二凹部136c(图3C)。结果，用第二保护绝缘层134嵌入通过去除损伤层130形成的凹进部132。在本发明的示范性实施例中，第二保护绝缘层134可构造成具有等于或小于低介电常数层114的相对介电常数的相对介电常数。例如，第二保护绝缘层134可由与低介电常数层114相同的材料制成。因此，由于损伤层130的影响消失，所以可以抑制互连之间电容的增长。
随后，通过回蚀(etch back)来成形第二保护绝缘层134，以在低介电常数层114中形成由第二保护绝缘层134来保护侧壁的沟槽136d。此时，由于执行各向异性蚀刻，所以选择性地去除第二保护绝缘层134在半导体器件100的堆叠方向的顶面处形成的部分。此外，由于第一保护绝缘层116比低介电常数层114突出，所以去除第二保护绝缘层134在第一保护绝缘层116的侧壁上形成的部分，但在低介电常数层114的侧壁上形成的第二保护绝缘层134的一部分由第一保护绝缘层116保护并且保留而不被蚀刻掉。因此，第二保护绝缘层134可以具有只在低介电常数层114的侧壁上被选择性地形成的结构。
随后，通过利用例如CF4气体的各向异性干法蚀刻或者通过利用例如Ar离子的溅射技术来去除蚀刻停止层112的与通路孔136a的底部相对应的部分(以及如果第二保护绝缘层134保留在通路孔136a的底部上的情况下的第二保护绝缘层134)，由此使下铜互连106在通路孔136a的底部处的部分露出(图3D)。因此，形成包括通路孔136a和沟槽136d的双镶嵌式沟槽。
在本发明的示范性实施例中，即使在沟槽136d中，第一保护绝缘层116的开口图案也保持与用于形成抗蚀剂层128的沟槽的开口图案128a相同的形状。当回蚀第二保护绝缘层134时，第一保护绝缘层116用作掩模，并且第二保护绝缘层134在第一保护绝缘层116下方的部分保持原状。因此，沟槽136d的宽度具有与第一保护绝缘层116的开口图案相同的宽度，也就是说，其具有与用于形成抗蚀剂层128的沟槽的开口图案128a相同的宽度。因此，可以保证凹槽大小的尺寸。
随后，形成阻挡金属层140和铜层142以嵌入通路孔136a和沟槽136d，并且通过CMP技术去除阻挡金属层140和铜层142在沟槽136d外露出的部分，由此形成铜互连138(图4)。铜互连138电连接到下铜互连106。
通过以上过程，将半导体器件100制造成沟槽136d的侧壁具有如下结构：第一保护绝缘层116的表面从低介电常数层114的表面突出，通过CVD技术所形成的第二保护绝缘层134形成在低介电常数层114的在第一保护绝缘层116的突出部下方的侧壁上，以及沟槽136d的侧壁由第二保护绝缘层134和第一保护绝缘层116构成。在此，沟槽136d的侧壁可以具有第二保护绝缘层134的表面与第一保护绝缘层116的表面相匹配的结构。
图5A至5D是示出根据本发明示范性实施例的用于制造半导体器件100的过程的另一示例的横截面图。在此，图5A至5D的过程与上述过程的实际不同之处在于在形成第二保护绝缘层134之前去除蚀刻停止层112。
在该过程中，在图2B中描述的第一保护绝缘层116和低介电常数层114中形成第一凹部136b之后，一起去除抗蚀剂层128和蚀刻停止层112的在第一凹部136b的底部处所形成的部分。例如，可通过利用CF4气体的各向异性干法蚀刻或通过利用例如Ar离子的溅射技术去除蚀刻停止层112(图5A)。
然后，利用例如氟化氢等来去除损伤层130(图5B)。结果，在低介电常数层114中形成凹进部132。随后，如图3C中所描述的，形成第二保护绝缘层134(图5C)。
随后，通过回蚀成形第二保护绝缘层134，以在低介电常数层114中形成由第二保护绝缘层134保护侧壁的沟槽136d。此时，由于回蚀，所以第二保护绝缘层134的与通路孔136a的底部相对应的部分也被去除，并且使下铜互连106的与沟槽136d的底部相对应的部分露出(图5D)。如果第二保护绝缘层134的在通路孔136a的底部处形成的部分甚至在回蚀之后保留，则可通过利用例如CF4气体的各向异性干法蚀刻或者通过利用例如Ar离子的溅射技术来去除第二保护绝缘层134的在通路孔136a的底部处形成的部分。此后，如图4所描述的，在沟槽136d和通路孔136a中形成铜互连138。
在根据本发明的示范性实施例的用于制造半导体器件的方法中，利用氟化氢等来去除当形成沟槽时在低介电常数层114的沟槽侧壁上形成的具有(比低k材料)更高的介电常数的损伤层130，并且通过去除损伤层130凹进的侧壁部由第二保护绝缘层134来恢复。因此，在去除使互连之间的电容增大的损伤层130时，可以容易地控制沟槽136d的大小。结果，由于可以抑制半导体器件100的互连之间的电容的增大并且可以保证凹槽大小的尺寸，所以可以保持高速性能。
(第二示范性实施例)
图6A至9是示出根据本发明示范性实施例的制造半导体器件的过程的横截面图。本发明的示范性实施例与本发明的第一示范性实施例的实际不同之处在于通过“沟槽优先方法”在低介电常数层中形成双镶嵌式沟槽。
半导体器件100具有如下结构：绝缘夹层110形成在衬底(未示出)上，所述衬底是诸如硅衬底的半导体衬底，并且下铜互连106形成在绝缘夹层110中。在这样的半导体器件100中，蚀刻停止层112、第一低介电常数层114a、蚀刻停止层115、第二低介电常数层114b和第一保护绝缘层116以所描述的顺序形成在绝缘夹层110和下铜互连106上。
第一低介电常数层114a和第二低介电常数层114b可由与本发明的第一示范性实施例中描述的低介电常数层114相同的材料制成。第一低介电常数层114a和第二低介电常数层114b可由相同的材料或不同的材料制成。例如，第一低介电常数层114a可由介电常数比二氧化硅层低并且具有等于或小于3.5的k值的材料制成。
随后，在第一保护绝缘层116上形成抗反射层(未示出)和具有用于形成沟槽的开口图案150a的抗蚀剂层150(图6A)。在此，当从顶部看时，用于形成沟槽的开口图案150a形成在与下铜互连106重叠的位置。利用光刻技术可以形成抗蚀剂层150。
随后，利用抗蚀剂层150作为掩模来蚀刻抗反射层和第一保护绝缘层116，以在第一保护绝缘层116中形成开口图案116b。利用第一保护绝缘层116(以及诸如抗蚀剂层150或抗反射层的上面的层)作为掩模来蚀刻第二低介电常数层114b，以在第一保护绝缘层116和第二低介电常数层114b中形成第一凹部136b(图6B)。作为用于蚀刻第二低介电常数层114b的蚀刻气体，可以使用诸如CF4或C4F8的氟碳化合物气体，并且可以添加诸如N2气体、O2气体或Ar气体的气体。此后，通过灰化来去除抗蚀剂层150和抗反射层。例如，利用诸如O2气体、CO2气体、N2/H2气体、NH3气体或He/H2气体执行用于去除抗蚀剂层150等的灰化。
此时，在第二低介电常数层114b的侧壁上形成损伤层130(图6C)。如果损伤层130保持存在，由于湿气被吸入损伤层130中，所以损伤层130的k值增大，并因而存在互连之间的电容增大的问题。
为此，在本发明的示范性实施例中，利用例如氟化氢等来去除损伤层130(图7A)。结果，在第二低介电常数层114b中形成凹进部132。也就是说，第一凹部136b的侧壁具有第一保护绝缘层116的表面从第二低介电常数层114b的表面突出的结构。
随后，利用CVD技术在衬底的整个表面上形成第二保护绝缘层134，使得第二低介电常数层114b的第一凹部136b的侧壁覆盖有第二保护绝缘层134，以在第二低介电常数层114b中形成第二凹部136c(图7B)。结果，用第二保护绝缘层134嵌入通过去除损伤层130所形成的凹进部132。
在本发明的示范性实施例中，第二保护绝缘层134的一种材料不同于本发明的第一示范性实施例中的材料。在本发明的示范性实施例中，第二保护绝缘层134可由对诸如O2气体、CO2气体、N2/H2气体、NH3气体和He/H2气体的气体具有抗耐性(等离子体抗耐性)的材料制成，所述气体用于去除稍后用于通过灰化形成通路孔的抗蚀剂层。例如，第二保护绝缘层134可以由SiO2层、SiOF层或SiOH层形成。
此后，在衬底的整个表面上形成抗蚀剂层152，以嵌入第二凹部136c。然后，通过光刻技术在抗蚀剂层152中形成用于形成通路孔的开口152a(图7C)。在此，当从顶部看时，用于形成通路孔的开口152a形成在与下铜互连106重叠的位置处。
随后，利用抗蚀剂层152作为掩模使蚀刻停止层115和第一低介电常数114a被蚀刻，以在第一低介电常数层114a中形成通路孔136a(图8A)。作为用于蚀刻第一低介电常数层114a的蚀刻气体，可使用诸如CF4或C4F8的氟碳化合物气体，并且可添加诸如N2气体、O2气体或Ar气体的气体。
随后，通过灰化来去除抗蚀剂层152(图8B)。利用诸如O2气体、CO2气体、N2/H2气体、NH3气体或He/H2气体执行用于去除抗蚀剂层152等的灰化。此时，使第二凹部136c的侧部露出。然而，在本发明的示范性实施例中，第二保护绝缘层134由对用于通过灰化去除抗蚀剂层152的气体具有耐抗性(等离子体耐抗性)的材料制成。由于第二低介电常数层114b由第二保护绝缘层134保护，所以可以防止损伤层的形成。
随后，通过回蚀成形第二保护绝缘层134，以在第二低介电常数层114b中形成由第二保护绝缘层134保护侧壁的沟槽136d。此时，由于执行各向异性刻蚀，所以选择性地去除第二保护绝缘层134在半导体器件100的堆叠方向的顶面处形成的部分。此外，由于第一保护绝缘层116比第二低介电常数层114b突出，所以第二保护绝缘层134在第一保护绝缘层116的侧壁上形成的部分被去除，但第二保护绝缘层134在低介电常数层114的侧壁上形成的部分由第一保护绝缘层116保护并且保留而不被蚀刻掉。因此，第二保护绝缘层134可以具有只在第二低介电常数层114b的侧壁上选择性地形成的结构。
在本发明的示范性实施例中，即使在沟槽136d中，第一保护绝缘层116的开口图案也保持与用于形成抗蚀剂层150的沟槽的开口图案150a相同的形状。当回蚀第二保护绝缘层134时，第一保护绝缘层116用作掩模，并且第二保护绝缘层134在第一保护绝缘层116下方的部分保持原状。因此，沟槽136d的宽度具有与第一保护绝缘层116的开口图案相同的宽度，也就是说，其具有与用于形成抗蚀剂层150的沟槽的开口图案150a相同的宽度。因此，可以保证凹槽大小的尺寸。
然后，通过利用例如CF4气体的各向异性干法蚀刻或者通过利用例如Ar离子的溅射技术来去除蚀刻停止层112的与通路孔136a的底部相对应的部分(以及如果第二保护绝缘层134保留在通路孔136a的底部上的情况下的第二保护绝缘层134)，由此使下铜互连106在通路孔136a的底部处的部分露出(图8C)。因此，形成包括通路孔136a和沟槽136d的双镶嵌式沟槽。
随后，形成阻挡金属层140和铜层142以嵌入通路孔136a和沟槽136d，并且通过CMP技术去除阻挡金属层140和铜层142在沟槽136d外露出的部分，由此形成铜互连138(图9)。铜互连138电连接至下铜互连106。
通过该过程，将半导体器件100制造成沟槽136d的侧壁具有如下结构：第一保护绝缘层116的表面从第二低介电常数层114b的表面突出，通过CVD技术所形成的第二保护绝缘层134形成在第一保护绝缘层116的突出部下方的第二低介电常数层114b的侧壁上，并且沟槽136d的侧壁由第二保护绝缘层134和第一保护绝缘层116构成。在此，沟槽136d的侧壁可以具有第二保护绝缘层134的表面与第一保护绝缘层116的表面相匹配的结构。
在根据本发明示范性实施例的用于制造半导体器件的方法中，利用氟化氢等去除当形成沟槽时在第二低介电常数层114b的沟槽侧壁上形成的具有高介电常数的损伤层130，并且通过去除损伤层130凹进的侧壁部由第二保护绝缘层134来恢复。因此，在去除使互连之间的电容增大的损伤层130时，可以容易地控制沟槽136d的大小，以形成沟槽136d。结果，由于可以抑制半导体器件100的互连之间的电容的增大并且可以保证凹槽大小的尺寸，所以可以保持高速性能。
在上文中，以参考附图说明了本发明的示范性实施例，但这些实施例是用于示意性目的并且可以采用不同于上述构造的各种构造。
在本发明的示范性实施例中，与在第二示范性实施例中所描述的蚀刻停止层115相同，第一示范性实施例具有当在绝缘夹层中形成沟槽时不形成蚀刻停止层的结构。然而，第一示范性实施例可以使用第一低介电常数层114a、蚀刻停止层层115和在第二示范性实施例中说明的第二低介电常数层114b堆叠的结构，而不是低介电常数层114。此外，取代第一低介电常数层114a、蚀刻停止层层115和第二低介电常数层114b堆叠的结构，第二示范性实施例可以使用在第一示范性实施例中描述的低介电常数层114。
显然的是，本发明不局限于以上实施例，并且在不偏离本发明的范围和精神的情况下可以进行更改和改变。
Claims (10)
1.一种用于制造半导体器件的方法，包括：
在形成于衬底上的包含碳的低介电常数层中形成通路孔，并且
在所述低介电常数层以及所述低介电常数层上形成的第一保护绝缘层中形成沟槽以与一部分所述通路孔相连续，从而形成包括通路孔和沟槽的双镶嵌式沟槽，
其中，所述的形成所述沟槽包括：
在所述第一保护绝缘层上形成抗蚀剂层，所述抗蚀剂层具有用于形成沟槽的开口图案，并且利用所述抗蚀剂层作为掩模来在所述第一保护绝缘层和所述低介电常数层中形成第一凹部；
去除当形成所述第一凹部时在所述低介电常数层的所述第一凹部的侧壁上形成的损伤层；
通过化学气相沉积技术在所述衬底的整个表面的上方形成第二保护绝缘层，以通过用所述第二保护绝缘层来覆盖在所述第一保护绝缘层和所述低介电常数层中的所述第一凹部的侧壁而在所述第一保护绝缘层和所述低介电常数层中形成第二凹部；以及
通过回蚀来成形所述第二保护绝缘层以形成沟槽，该沟槽具有在所述低介电常数层的表面上选择性地形成有所述第二保护绝缘层的侧壁，
其中，所述第二保护绝缘层具有等于或小于所述低介电常数层的相对介电常数的相对介电常数。
2.根据权利要求1所述的方法，
其中，在所述双镶嵌式沟槽中包括的所述沟槽的侧壁处露出所述第一保护绝缘层和所述第二保护绝缘层。
3.根据权利要求1所述的方法，
其中，在所述的去除所述损伤层之后，所述第一凹部的侧壁具有一种所述第一保护绝缘层的侧面从所述低介电常数层的侧面突出的结构，以及，
在所述的通过回蚀来成形所述第二保护绝缘层之后，所述第二保护绝缘层嵌入在所述第一保护绝缘层下方的区域中的、所述低介电常数层的侧面处。
4.根据权利要求1所述的方法，还包括：
在所述的形成所述第一凹部之后并且在所述的去除所述损伤层之前，通过灰化去除所述抗蚀剂层。
5.根据权利要求1所述的方法，
其中，所述低介电常数层是SiOC层或SiOCH层。
6.根据权利要求1所述的方法，
其中，所述第二保护绝缘层由与所述低介电常数层相同的材料制成。
7.根据权利要求1所述的方法，
其中，所述第二保护绝缘层是SiOF层、SiOH层、SiOC层或SiOCH层。
8.根据权利要求1所述的方法，
其中，在所述衬底上所形成的下互连上形成所述低介电常数层，以及，
在所述的形成所述沟槽中，当形成所述沟槽时露出所述下互连。
9.根据权利要求1所述的方法，
其中，所述第一保护绝缘层是SiO2层。
10.一种半导体器件，包括：
衬底；
低介电常数层，其形成在所述衬底上并包含碳；
第一保护绝缘层，其形成在所述低介电常数层上；
用于形成双镶嵌式沟槽的通路孔，所述通路孔形成在所述低介电常数层中，
沟槽，其形成所述第一保护绝缘层以及所述低介电常数层中，所述沟槽被形成为与所述通路孔的一部分相连续，从而形成包括通路孔和沟槽的所述双镶嵌式沟槽；以及
互连，其嵌入所述沟槽中，
其中，所述沟槽的侧壁具有如下结构：所述第一保护绝缘层的表面从所述低介电常数层的表面突出，通过化学气相沉积技术所形成的第二保护绝缘层嵌入在所述第一保护绝缘层下方的区域中的所述低介电常数层的表面处，以及所述沟槽的侧壁由所述第二保护绝缘层和所述第一保护绝缘层构成，并且
其中，所述第二保护绝缘层具有等于或小于所述低介电常数层的相对介电常数的相对介电常数。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008-278351 | 2008-10-29 | ||
| JP2008278351A JP5331443B2 (ja) | 2008-10-29 | 2008-10-29 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101728318A CN101728318A (zh) | 2010-06-09 |
| CN101728318B true CN101728318B (zh) | 2013-01-23 |
Family
ID=42116679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910007197.0A Expired - Fee Related CN101728318B (zh) | 2008-10-29 | 2009-02-19 | 半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7855138B2 (zh) |
| JP (1) | JP5331443B2 (zh) |
| CN (1) | CN101728318B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105977149A (zh) * | 2016-05-11 | 2016-09-28 | 上海华虹宏力半导体制造有限公司 | 钝化层刻蚀方法及焊盘、半导体器件的制造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2011018900A1 (ja) * | 2009-08-14 | 2013-01-17 | 株式会社アルバック | エッチング方法 |
| US8476160B2 (en) * | 2010-10-27 | 2013-07-02 | International Business Machines Corporation | Sublithographic patterning employing image transfer of a controllably damaged dielectric sidewall |
| CN102543843A (zh) * | 2010-12-29 | 2012-07-04 | 中芯国际集成电路制造(北京)有限公司 | 互连结构的制造方法 |
| CN102760685B (zh) * | 2011-04-27 | 2015-01-21 | 中芯国际集成电路制造(上海)有限公司 | 铜互连线的刻蚀后处理方法 |
| CN103367225B (zh) * | 2012-03-29 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 沟槽制备方法 |
| US8946076B2 (en) * | 2013-03-15 | 2015-02-03 | Micron Technology, Inc. | Methods of fabricating integrated structures, and methods of forming vertically-stacked memory cells |
| US8912093B2 (en) * | 2013-04-18 | 2014-12-16 | Spansion Llc | Die seal layout for VFTL dual damascene in a semiconductor device |
| CN103337476A (zh) * | 2013-06-27 | 2013-10-02 | 上海华力微电子有限公司 | 一种减小铜互连沟槽关键尺寸的方法 |
| CN106684031A (zh) * | 2015-11-05 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| US10985055B2 (en) * | 2015-12-30 | 2021-04-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with anti-adhesion layer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302533C (zh) * | 2002-10-24 | 2007-02-28 | 国际商业机器公司 | 甚低有效介电常数互连结构及其制造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294634A (ja) * | 1999-04-07 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
| US6878615B2 (en) * | 2001-05-24 | 2005-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to solve via poisoning for porous low-k dielectric |
| US6686662B2 (en) * | 2002-05-21 | 2004-02-03 | Agere Systems Inc. | Semiconductor device barrier layer |
| JP3898669B2 (ja) | 2002-06-10 | 2007-03-28 | 株式会社東芝 | 半導体装置の製造方法 |
| WO2004097943A1 (ja) * | 2003-04-28 | 2004-11-11 | Matsushita Electric Industrial Co., Ltd. | 半導体装置とその製造方法 |
| CN101217136B (zh) | 2003-05-29 | 2011-03-02 | 日本电气株式会社 | 布线结构及其制造方法 |
| US7683428B2 (en) * | 2004-01-22 | 2010-03-23 | International Business Machines Corporation | Vertical Fin-FET MOS devices |
| US7166531B1 (en) * | 2005-01-31 | 2007-01-23 | Novellus Systems, Inc. | VLSI fabrication processes for introducing pores into dielectric materials |
| JP4716316B2 (ja) | 2005-06-27 | 2011-07-06 | 次世代半導体材料技術研究組合 | 半導体装置の製造方法 |
| US20070105362A1 (en) * | 2005-11-09 | 2007-05-10 | Kim Jae H | Methods of forming contact structures in low-k materials using dual damascene processes |
| JP2007149813A (ja) * | 2005-11-25 | 2007-06-14 | Sony Corp | 半導体装置の製造方法 |
| US7972954B2 (en) * | 2006-01-24 | 2011-07-05 | Infineon Technologies Ag | Porous silicon dielectric |
| WO2007099428A1 (en) * | 2006-02-28 | 2007-09-07 | Stmicroelectronics (Crolles 2) Sas | Metal interconnects in a dielectric material |
| TWI323498B (en) * | 2006-04-20 | 2010-04-11 | Nanya Technology Corp | Recessed gate mos transistor device and method of making the same |
| JP4267013B2 (ja) * | 2006-09-12 | 2009-05-27 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US8350335B2 (en) * | 2007-04-18 | 2013-01-08 | Sony Corporation | Semiconductor device including off-set spacers formed as a portion of the sidewall |
| JP2008300623A (ja) * | 2007-05-31 | 2008-12-11 | Elpida Memory Inc | 半導体装置及びその製造方法、並びに、データ処理システム |
| US7994005B2 (en) * | 2007-11-01 | 2011-08-09 | Alpha & Omega Semiconductor, Ltd | High-mobility trench MOSFETs |
| KR101231019B1 (ko) * | 2007-12-18 | 2013-02-07 | 양병춘 | 집적회로장치 제조방법 |
| US20090242973A1 (en) * | 2008-03-31 | 2009-10-01 | Alpha & Omega Semiconductor, Ltd. | Source and body contact structure for trench-dmos devices using polysilicon |
-
2008
- 2008-10-29 JP JP2008278351A patent/JP5331443B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-16 US US12/355,046 patent/US7855138B2/en active Active
- 2009-02-19 CN CN200910007197.0A patent/CN101728318B/zh not_active Expired - Fee Related
-
2010
- 2010-11-08 US US12/941,254 patent/US8164196B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302533C (zh) * | 2002-10-24 | 2007-02-28 | 国际商业机器公司 | 甚低有效介电常数互连结构及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105977149A (zh) * | 2016-05-11 | 2016-09-28 | 上海华虹宏力半导体制造有限公司 | 钝化层刻蚀方法及焊盘、半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101728318A (zh) | 2010-06-09 |
| US20100102451A1 (en) | 2010-04-29 |
| US7855138B2 (en) | 2010-12-21 |
| JP2010109071A (ja) | 2010-05-13 |
| US20110049503A1 (en) | 2011-03-03 |
| JP5331443B2 (ja) | 2013-10-30 |
| US8164196B2 (en) | 2012-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101728318B (zh) | 半导体器件及其制造方法 | |
| US10607933B2 (en) | Interconnect structures with fully aligned vias | |
| JP4334589B2 (ja) | 半導体装置、およびその製造方法 | |
| KR100487948B1 (ko) | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 | |
| US8383507B2 (en) | Method for fabricating air gap interconnect structures | |
| JP5898991B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100430472B1 (ko) | 듀얼 다마신 공정을 이용한 배선 형성 방법 | |
| JP6009152B2 (ja) | 半導体装置の製造方法 | |
| JP2006024811A (ja) | 半導体装置の製造方法 | |
| JP2012038961A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US9870944B2 (en) | Back-end-of-line (BEOL) interconnect structure | |
| JPWO2007078011A1 (ja) | 多層配線の製造方法と多層配線構造 | |
| KR100389927B1 (ko) | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 | |
| JP2005203672A (ja) | 半導体装置の製造方法 | |
| US8137791B2 (en) | Fuse and pad stress relief | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| TW200409172A (en) | Manufacturing method for semiconductor device and the semiconductor device | |
| KR100706800B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20100076457A (ko) | 반도체 장치 제조방법 | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| KR100604414B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| WO2006126536A1 (ja) | 半導体装置及びその製造方法 | |
| JP2005217223A (ja) | 半導体装置の製造方法 | |
| CN113555276A (zh) | 图案化方法 | |
| JP2001093973A (ja) | 半導体集積回路およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: Renesas Electronics Corporation |
|
| CP02 | Change in the address of a patent holder | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130123 Termination date: 20190219 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |