CN109817572A - 一种刻蚀方法及大马士革结构的制作方法 - Google Patents
一种刻蚀方法及大马士革结构的制作方法 Download PDFInfo
- Publication number
- CN109817572A CN109817572A CN201910058765.3A CN201910058765A CN109817572A CN 109817572 A CN109817572 A CN 109817572A CN 201910058765 A CN201910058765 A CN 201910058765A CN 109817572 A CN109817572 A CN 109817572A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- silicon oxide
- oxide layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种刻蚀方法及大马士革结构的制作方法，在半导体衬底上依次形成第一氧化硅层、氮化硅层和第二氧化硅层后，首先利用第一刻蚀选择比的刻蚀气体进行第一次刻蚀以刻蚀部分厚度的所述第二氧化硅层，再利用刻蚀选择比相对较高的第二刻蚀选择比的刻蚀气体进行第二次刻蚀以刻蚀剩余的所述第二氧化硅层并暴露出所述氮化硅层；其中，进行所述第一次刻蚀的所述第二氧化硅层的厚度大于进行所述第二次刻蚀的所述第二氧化硅层的厚度。由于进行第二次刻蚀时，刻蚀气体对所述第二氧化硅层的刻蚀速率大于对所述氮化硅层的刻蚀速率，不容易发生过刻蚀的情况，因此不会导致后续形成的沟槽的底部拐角处出现凹陷，由此解决了在通过现有技术所形成的大马士革结构中填充金属插塞，金属插塞表面形貌差的问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种刻蚀方法及大马士革结构的制作方法。
背景技术
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿器件的规模，超大规模集成电路的布线更为复杂，两层以上的多层金属互连结构广泛使用。大马士革结构作为一种互连结构广泛应用于生产线后端的半导体结构中。
如图1所示为常见的大马士革结构的结构示意图。其形成方法包括：
提供基底1，所述基底中具有金属层2，所述基底上形成有介质层3；
刻蚀所述介质层3，去除部分厚度的所述介质层3以形成沟槽4；在所述沟槽4中刻蚀所述介质层3以形成通孔5，所述通孔5暴露出所述金属层2。
而在实际生产中，发现通过现有技术形成大马士革结构，而后在形成的大马士革结构的沟槽4和通孔5内填充金属所形成的金属插塞表面形貌差，会出现平整度不高的情况，以致会影响整个半导体器件的信号传输。
发明内容
本发明的目的在于提供一种刻蚀方法及大马士革结构的制作方法，以解决在通过现有技术所形成的大马士革结构中填充金属插塞，金属插塞表面形貌差的问题。
为解决上述技术问题，本发明提供一种刻蚀方法，用于大马士革工艺中，所述方法包括：在半导体衬底上依次形成第一氧化硅层、氮化硅层和第二氧化硅层后，利用第一刻蚀选择比的刻蚀气体进行第一次刻蚀，去除部分厚度的所述第二氧化硅层以形成开口；以及，沿着所述开口利用第二刻蚀选择比的刻蚀气体进行第二次刻蚀，去除所述开口内剩余厚度的所述第二氧化硅层以暴露出所述氮化硅层；
其中，所述第一次刻蚀去除的所述第二氧化硅层的厚度大于所述第二次刻蚀去除的所述第二氧化硅层的厚度，所述第一刻蚀选择比的刻蚀气体对氮化硅的选择比小于所述第二刻蚀选择比的刻蚀气体对氮化硅的选择比。
可选地，在所述的刻蚀方法中，所述第一次刻蚀去除的所述第二氧化硅层的厚度占原始所述第二氧化硅层厚度的70％～95％。
可选地，在所述的刻蚀方法中，所述第一次刻蚀去除的所述第二氧化硅层的厚度为所述第二刻蚀去除的所述第二氧化硅层的厚度为
可选地，在所述的刻蚀方法中，所述第一刻蚀选择比的刻蚀气体的刻蚀选择比为7.5：1～8.5：1。
可选地，在所述的刻蚀方法中，所述第二刻蚀选择比的刻蚀气体的刻蚀选择比为9：1～10：1。
可选地，在所述的刻蚀方法中，所述第一刻蚀选择比的刻蚀气体为C4F8。
可选地，在所述的刻蚀方法中，所述第二刻蚀选择比的刻蚀气体为C5F8。
本发明还提供一种大马士革结构的制作方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成第一氧化硅层、氮化硅层和第二氧化硅层；
依次刻蚀所述第二氧化硅层和所述氮化硅层以形成第一沟槽；
形成一金属层，所述金属层填充所述第一沟槽，并且所述金属层的上表面与所述第二氧化硅层的上表面齐平；
形成一介质层，所述介质层覆盖所述金属层及所述第二氧化硅层；
在所述介质层中依次形成第二沟槽和通孔，所述第二沟槽和所述通孔暴露出所述金属层；
其中，采用如上所述的刻蚀方法对所述第二氧化硅层进行刻蚀。
可选地，在所述的大马士革结构的制作方法中，在所述介质层中依次形成第二沟槽和通孔之前，还包括在所述介质层上形成金属掩模层，以所述金属掩模层为掩模对所述介质层进行刻蚀以形成所述第二沟槽和通孔。
可选地，在所述的大马士革结构的制作方法中，所述金属层包括从下至上依次沉积的钛层、氮化钛层和钨层。
如上所述，通过现有技术形成大马士革结构，而后在通孔内填充金属所形成的金属插塞表面形貌差，会出现平整度不高的情况。本发明研究人员发现这是由于用以填充金属层的沟槽底部形貌差、平整度不高，尤其在沟槽底部拐角处存在很明显的凹陷，从而导致了填充沟槽所形成的金属层表面形貌差、平整度不高，继而导致金属插塞表面形貌差、平整度不高。本发明研究人员进一步发现，沟槽底部拐角处之所以会存在凹陷，是由于位于沟槽下方的金属层的表面不平，存在凹陷导致的，而金属层填充在通过对半导体衬底上的第二氧化硅层和氮化硅层进行刻蚀所形成的沟槽中。
有鉴于此，本发明研究人员对现有的氮化硅层和第二氧化硅层的刻蚀工艺进行了分析，发现对第二氧化硅层进行刻蚀时很容易出现过刻蚀的情况，刻蚀掉第二氧化硅层的同时会刻蚀掉部分氮化硅层，甚至会刻蚀到下面的半导体衬底，而且由于氮化硅层拐角处有离子折射，更容易出现过刻蚀的情况，从而导致对所述第二氧化硅层和所述氮化硅层进行刻蚀所形成的沟槽的底部出现明显的凹陷，进而导致填充在沟槽中的金属层的表面不平，也出现凹陷。
而在本发明提供的刻蚀方法及大马士革结构的制作方法中，在半导体衬底上依次形成第一氧化硅层、氮化硅层和第二氧化硅层后，对所述第二氧化硅层的刻蚀分两步进行，首先利用第一刻蚀选择比的刻蚀气体进行第一次刻蚀以刻蚀部分厚度的所述第二氧化硅层，再利用第二刻蚀选择比的刻蚀气体进行第二次刻蚀以刻蚀剩余的所述第二氧化硅层并暴露出所述氮化硅层；其中，进行所述第一次刻蚀的所述第二氧化硅层的厚度大于进行所述第二次刻蚀的所述第二氧化硅层的厚度，所述第一刻蚀选择比的刻蚀气体对氮化硅的选择比小于所述第二刻蚀选择比的刻蚀气体对氮化硅的选择比。由于进行第二次刻蚀时，刻蚀气体对所述第二氧化硅层的刻蚀速率大于对所述氮化硅层的刻蚀速率，不容易发生过刻蚀的情况，因此不会导致后续形成的沟槽的底部拐角处出现凹陷。由此，本发明提供的刻蚀方法及大马士革结构的制作方法解决了在通过现有技术所形成的大马士革结构中填充金属插塞，金属插塞表面形貌差的问题。
附图说明
图1是本发明背景技术中的大马士革结构的示意图；
图2是本发明实施例提供的刻蚀方法的流程示意图；
图3-图4是本发明实施例提供的刻蚀方法中各步骤对应的结构示意图；
图5是本发明实施例提供的大马士革结构的制作方法的流程示意图；
图6-图10是本发明实施例提供的大马士革结构的制作方法中各步骤对应的结构示意图；
其中，各附图标记说明如下：
1-基底；2-金属层；3-介质层；4-沟槽；5-通孔；
10-半导体衬底；11-第一氧化硅层；12-氮化硅层；13-第二氧化硅层；14-金属层；15-介质层；101-开口；102-第一沟槽；103-第二沟槽；104-通孔。
具体实施方式
以下结合附图和具体实施例对本发明提出的刻蚀方法及大马士革结构的制作方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如图2所示，本发明实施例提供的刻蚀方法包括如下步骤：
S101，在半导体衬底上依次形成第一氧化硅层、氮化硅层和第二氧化硅层后，利用第一刻蚀选择比的刻蚀气体进行第一次刻蚀，去除部分厚度的所述第二氧化硅层以形成开口；以及，
S102，沿着所述开口利用第二刻蚀选择比的刻蚀气体进行第二次刻蚀，去除所述开口内剩余厚度的所述第二氧化硅层以暴露出所述氮化硅层；
其中，所述第一次刻蚀去除的所述第二氧化硅层的厚度大于所述第二次刻蚀去除的所述第二氧化硅层的厚度，所述第一刻蚀选择比的刻蚀气体对氮化硅的选择比小于所述第二刻蚀选择比的刻蚀气体对氮化硅的选择比。
如上所述，大马士革结构中的沟槽和通孔用于填充金属以形成金属插塞，由于沟槽和通孔位于金属层的上方，因此，金属层的表面形貌影响到最终在沟槽和通孔内填充的金属插塞的表面形貌。而实际生产中发现，通过现有技术形成的金属层的表面容易产生凹陷，即使经过研磨，也无法达到完全的平整，从而使得位于金属层上方的金属插塞表面形貌差、平整度不高，以致会影响整个半导体器件的信号传输。
而本实施例提供的刻蚀方法对所述第二氧化硅层的刻蚀分两步进行，通过第一次刻蚀去除部分厚度的所述第二氧化硅层，通过第二次刻蚀去除剩余厚度的所述第二氧化硅层，第一次刻蚀采用第一刻蚀选择比气体，第二次刻蚀采用选择比大于第一次刻蚀选择比气体的第二刻蚀选择比气体。也就是说，与所述第二次刻蚀相比，所述第一次刻蚀的刻蚀速率相对较快，以快速去除大部分厚度的所述第二氧化硅层；而与所述第一次刻蚀相比，所述第二次刻蚀中所述第二氧化硅层相对所述氮化硅层的刻蚀选择比更高，以更精准化地刻蚀掉剩余少部分厚度的所述第二氧化硅层。如此，便既保证了对所述第二氧化硅层刻蚀的效率，也可避免出现过刻蚀的情况，即避免在刻蚀所述第二氧化硅层的同时，部分氮化硅层也被刻蚀掉，从而避免刻蚀所述第二氧化硅层和所述氮化硅层所形成的沟槽的底部拐角处出现凹陷。
以下结合附图3～4对本发明提供的刻蚀方法做出详细说明。
首先，执行步骤S101，如图3所示，在半导体衬底10上依次形成第一氧化硅层11、氮化硅层12和第二氧化硅层13后，在所述第二氧化硅层13上形成图形化的光刻胶层(未图示)，以图形化的光刻胶层为掩模，利用第一刻蚀选择比的刻蚀气体进行第一次刻蚀，所述第一刻蚀选择比的刻蚀气体对所述第二氧化硅层13和所述氮化硅层12的刻蚀选择比为7.5：1～8.5：1，例如可为7.5：1、8：1或8.5：1，通过所述第一刻蚀选择比的刻蚀气体例如C4F8快速去除部分厚度的所述第二氧化硅层13以形成开口101。为保证刻蚀速率，采用第一刻蚀选择比的刻蚀气体对所述第二氧化硅层13进行第一次刻蚀时，优选去除所述第二氧化硅层13原始厚度的70％～95％，例如可为70％、75％、85％、90％或95％，而在现有工艺方案中，一般地，所述第二氧化硅层13的原始厚度为左右，故本实施例中，所述第一次刻蚀去除的所述第二氧化硅层13的厚度为 例如可为或
其中，所述半导体衬底10的材料可为硅、锗或锗化硅。所述第一氧化硅层11作为层间介质层，起到避免对所述第二氧化硅层12和所述氮化硅层13刻蚀时，刻蚀到所述半导体衬底10的作用。
接着，执行步骤S102，如图4所示，沿着所述开口利用第二刻蚀选择比的刻蚀气体进行第二次刻蚀，相对应地，所述第二次刻蚀去除的所述第二氧化硅层13的厚度为例如可为或另外，所述第二刻蚀选择比的刻蚀气体对所述第二氧化硅层13和所述氮化硅层12的刻蚀选择比为9：1～10：1，例如可为9：1、9.5：1或10：1，通过所述第二刻蚀选择比的刻蚀气体例如C5F8相对较慢地去除剩余厚度的所述第二氧化硅层13以暴露出所述氮化硅层12。由于第二次刻蚀的刻蚀速率相对较慢，刻蚀选择比更高，因此可以避免出现过刻蚀的情况，不会在所述氮化硅层12的拐角处形成凹陷，甚至刻蚀掉一部分半导体衬底10。
鉴于以上所述的刻蚀方法，如图5所示，本实施还提供一种大马士革结构的制作方法，包括如下步骤：
S201，提供半导体衬底，在所述半导体衬底上依次形成第一氧化硅层、氮化硅层和第二氧化硅层；
S202，依次刻蚀所述第二氧化硅层和所述氮化硅层以形成第一沟槽；
S203，形成一金属层，所述金属层填充所述沟槽，并且所述金属层的上表面与所述第二氧化硅层的上表面齐平；
S204，形成一介质层，所述介质层覆盖所述金属层及所述第二氧化硅层；
S205，在所述介质层中依次形成第二沟槽和通孔，所述第二沟槽和所述通孔暴露出所述金属层。
以下结合附图6～9对本实施例提供的大马士革结构的制作方法做出详细说明。
首先，执行步骤S201，请参考图6，在半导体衬底上依次形成第一氧化硅层11、氮化硅层12和第二氧化硅层13。所述第一氧化硅层11、所述氮化硅层12和第二氧化硅层13均可采用化学气相沉积(CVD，Chemical Vapor Deposition)或物理气相沉积(PVD，PhysicalVapor Deposition)的方法形成，所述半导体衬底10可为硅、锗或锗化硅，所述第二氧化硅层13可为第二氧化硅层。
接着，执行步骤S202，请参考图7并结合图3及图4，首先，采用如上所述的刻蚀方法来对所述第二氧化硅层13进行刻蚀，对所述第二氧化硅层13刻蚀完毕后形成所述第一沟槽102的一部分，接着，以完成刻蚀的所述第二氧化硅层13为掩模对所述氮化硅层12进行刻蚀直至暴露出半导体衬底，从而形成所述第一沟槽102。如上所述，对所述第二氧化硅层13的刻蚀采用的是刻蚀气体，即采用的是干法刻蚀，同样的，对所述氮化硅层12的刻蚀也可采用干法刻蚀，具体可采用包含HF的气体来进行刻蚀。
再接着，执行步骤S203，请参考图8，在所述沟槽内依次填充钛层、氮化钛层和钨层用以形成一金属层14，填充所述钛层、所氮化钛层和所述钨层时，所所述钛层、所氮化钛层和所述钨层覆盖整个所述沟槽102表面的同时还覆盖所述第二氧化硅层13的上表面，然后通过研磨工艺去除位于所述第二氧化硅层13的上表面的所述钛层、所氮化钛层和所述钨层，使得最终形成的所述金属层14上表面与所述第二氧化硅层13的上表面齐平。其中，所述钛层、所述氮化钛层和所述钨层也可采用CVD或PVD的方法形成。
再接着，执行步骤S204，请参考图9，在所述金属层14及所述第二氧化硅层13上形成一介质层15，所述介质层15可为低k介电材料，如介电常数k小于3.9或3.5的材料等。同样的，所述介质层也可采用CVD或PVD的方法形成。
最后，执行步骤S205，请参考图10，对所述介质层15进行刻蚀，去除部分厚度的所述介质层15以形成第二沟槽103，接着在所述第二沟槽103中继续刻蚀所述介质层15，直至刻蚀至所述金属层14，以在所述介质层15中形成通孔104。其中，对所述介质层15进行刻蚀，同样的，也可采用干法刻蚀，具体可采用包含HF的气体来进行刻蚀。
对于步骤S205，优选还包括在所述介质层15上形成金属掩模层(未图示)，以所述金属掩模层为掩模对所述介质层15进行刻蚀以形成所述第二沟槽103和所述通孔104。一般地，掩模层用于定义大马士革结构中孔、沟槽的位置，它可由一层或多层(两层或以上)掩模层构成。掩模层可包括光刻胶或氮化硅、氧化硅等常用掩模材料，但随着半导体器件尺寸不断缩小，获得特征尺寸逐渐缩小的孔、沟槽变得越来越困难，且仅使用上述掩模材料会导致孔、沟槽的形貌不佳。因此，需探索一种新的掩模材料。金属硬掩模(metal hard mask)是一种很好的掩模材料，将它应用于大马士革工艺中可为大马士革结构中的孔、沟槽提供更佳的形貌控制。故在本发明的优选实施例中，步骤S205优选还包括在所述介质层15上形成金属掩模层，如TiN、BN等。
如上所述，通过所述刻蚀方法，可避免通过刻蚀所述第二氧化硅层13和所述氮化硅层12所形成的第一沟槽102的底部拐角处出现凹陷，因此，在此基础上，通过本实施例提供的大马士革结构的制作方法所形成的金属层表面不会出现不平的情况，进而在所述大马士革结构的第二沟槽103和通孔104中填充金属插塞后，金属插塞表面也不会出现不平的情况。
综上所述，本发明提供的刻蚀方法及大马士革结构的制作方法解决了在通过现有技术所形成的大马士革结构中填充金属插塞，金属插塞表面形貌差的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种刻蚀方法，用于大马士革工艺中，其特征在于，所述刻蚀方法包括：
在半导体衬底上依次形成第一氧化硅层、氮化硅层和第二氧化硅层后，利用第一刻蚀选择比的刻蚀气体进行第一次刻蚀，去除部分厚度的所述第二氧化硅层以形成开口；以及，沿着所述开口利用第二刻蚀选择比的刻蚀气体进行第二次刻蚀，去除所述开口内剩余厚度的所述第二氧化硅层以暴露出所述氮化硅层；
其中，所述第一次刻蚀去除的所述第二氧化硅层的厚度大于所述第二次刻蚀去除的所述第二氧化硅层的厚度，所述第一刻蚀选择比的刻蚀气体对氮化硅的选择比小于所述第二刻蚀选择比的刻蚀气体对氮化硅的选择比。
2.根据权利要求1所述的刻蚀方法，其特征在于，所述第一次刻蚀去除的所述第二氧化硅层的厚度占原始所述第二氧化硅层厚度的70％～95％。
3.根据权利要求2所述的刻蚀方法，其特征在于，所述第一次刻蚀去除的所述第二氧化硅层的厚度为所述第二刻蚀去除的所述第二氧化硅层的厚度为
4.根据权利要求1所述的刻蚀方法，其特征在于，所述第一刻蚀选择比的刻蚀气体的刻蚀选择比为7.5：1～8.5：1。
5.根据权利要求1所述的刻蚀方法，其特征在于，所述第二刻蚀选择比的刻蚀气体的刻蚀选择比为9：1～10：1。
6.根据权利要求1所述的刻蚀方法，其特征在于，所述第一刻蚀选择比的刻蚀气体为C4F8。
7.根据权利要求1所述的刻蚀方法，其特征在于，所述第二刻蚀选择比的刻蚀气体为C5F8。
8.一种大马士革结构的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上依次形成第一氧化硅层、氮化硅层和第二氧化硅层；
依次刻蚀所述第二氧化硅层和所述氮化硅层以形成第一沟槽；
形成一金属层，所述金属层填充所述第一沟槽，并且所述金属层的上表面与所述第二氧化硅层的上表面齐平；
形成一介质层，所述介质层覆盖所述金属层及所述第二氧化硅层；
在所述介质层中依次形成第二沟槽和通孔，所述第二沟槽和所述通孔暴露出所述金属层；
其中，采用如权利要求1～7中任一项所述的刻蚀方法对所述第二氧化硅层进行刻蚀。
9.根据权利要求8所述的大马士革结构的制作方法，其特征在于，在所述介质层中依次形成第二沟槽和通孔之前，还包括在所述介质层上形成金属掩模层，以所述金属掩模层为掩模对所述介质层进行刻蚀以形成所述第二沟槽和通孔。
10.根据权利要求8所述的大马士革结构的制作方法，其特征在于，所述金属层包括从下至上依次沉积的钛层、氮化钛层和钨层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910058765.3A CN109817572A (zh) | 2019-01-22 | 2019-01-22 | 一种刻蚀方法及大马士革结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910058765.3A CN109817572A (zh) | 2019-01-22 | 2019-01-22 | 一种刻蚀方法及大马士革结构的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109817572A true CN109817572A (zh) | 2019-05-28 |
Family
ID=66603624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910058765.3A Pending CN109817572A (zh) | 2019-01-22 | 2019-01-22 | 一种刻蚀方法及大马士革结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109817572A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112992671A (zh) * | 2019-12-16 | 2021-06-18 | 台湾积体电路制造股份有限公司 | 图案化氧化硅-氮化硅-氧化硅堆叠的方法及其形成结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1518075A (zh) * | 2003-01-14 | 2004-08-04 | �����ɷ� | 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法 |
| JP2004319541A (ja) * | 2003-04-11 | 2004-11-11 | Matsushita Electric Ind Co Ltd | コンタクトホールのエッチング方法およびエッチング装置 |
| CN101894791A (zh) * | 2009-05-18 | 2010-11-24 | 中芯国际集成电路制造(北京)有限公司 | 接触孔的形成方法 |
| CN102237296A (zh) * | 2010-04-29 | 2011-11-09 | 中芯国际集成电路制造(上海)有限公司 | 通孔刻蚀方法 |
| CN103972164A (zh) * | 2014-05-21 | 2014-08-06 | 上海华力微电子有限公司 | 铜互连大马士革工艺方法 |
| CN106206283A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 沟槽刻蚀方法及第一金属层制造方法 |
-
2019
- 2019-01-22 CN CN201910058765.3A patent/CN109817572A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1518075A (zh) * | 2003-01-14 | 2004-08-04 | �����ɷ� | 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法 |
| JP2004319541A (ja) * | 2003-04-11 | 2004-11-11 | Matsushita Electric Ind Co Ltd | コンタクトホールのエッチング方法およびエッチング装置 |
| CN101894791A (zh) * | 2009-05-18 | 2010-11-24 | 中芯国际集成电路制造(北京)有限公司 | 接触孔的形成方法 |
| CN102237296A (zh) * | 2010-04-29 | 2011-11-09 | 中芯国际集成电路制造(上海)有限公司 | 通孔刻蚀方法 |
| CN103972164A (zh) * | 2014-05-21 | 2014-08-06 | 上海华力微电子有限公司 | 铜互连大马士革工艺方法 |
| CN106206283A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 沟槽刻蚀方法及第一金属层制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112992671A (zh) * | 2019-12-16 | 2021-06-18 | 台湾积体电路制造股份有限公司 | 图案化氧化硅-氮化硅-氧化硅堆叠的方法及其形成结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI409852B (zh) | 利用自對準雙重圖案製作半導體元件微細結構的方法 | |
| TW201931440A (zh) | 半導體裝置與其形成方法 | |
| US9349595B2 (en) | Methods of manufacturing semiconductor devices | |
| US20060001022A1 (en) | Methods for making nearly planar dielectric films in integrated circuits | |
| CN101546694B (zh) | 形成半导体器件的图案的方法 | |
| CN106206283B (zh) | 沟槽刻蚀方法及第一金属层制造方法 | |
| CN104124203B (zh) | 互连结构的形成方法 | |
| CN102881648A (zh) | 金属互连结构的制作方法 | |
| US8518825B1 (en) | Method to manufacture trench-first copper interconnection | |
| CN110739212A (zh) | 硬掩膜的制备方法及半导体器件的制造方法 | |
| CN104167348B (zh) | 形成间隔物图案掩模的方法 | |
| CN109817572A (zh) | 一种刻蚀方法及大马士革结构的制作方法 | |
| CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
| CN102820260B (zh) | 提高通孔图形性能表现的方法 | |
| CN106910708A (zh) | 具有局部互连结构的器件及其制造方法 | |
| US6995087B2 (en) | Integrated circuit with simultaneous fabrication of dual damascene via and trench | |
| CN104851835B (zh) | 金属互连结构及其形成方法 | |
| CN102299097B (zh) | 一种金属连线刻蚀方法 | |
| CN104465489B (zh) | 半导体器件及其形成方法 | |
| CN114843177A (zh) | 一种沟槽肖特基结构制作方法 | |
| KR20060101915A (ko) | 금속 배선 형성 방법 | |
| CN112447513A (zh) | 半导体结构及其形成方法 | |
| CN109994420A (zh) | 一种深槽隔离结构的制造方法 | |
| CN103137543A (zh) | 实现浅沟槽隔离的工艺方法 | |
| US11244833B1 (en) | Self-aligned two-time forming method capable of preventing sidewalls from being deformed |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190528 |
|
| RJ01 | Rejection of invention patent application after publication |