CN112992671A - 图案化氧化硅-氮化硅-氧化硅堆叠的方法及其形成结构 - Google Patents

图案化氧化硅-氮化硅-氧化硅堆叠的方法及其形成结构 Download PDF

Info

Publication number
CN112992671A
CN112992671A CN202010223397.6A CN202010223397A CN112992671A CN 112992671 A CN112992671 A CN 112992671A CN 202010223397 A CN202010223397 A CN 202010223397A CN 112992671 A CN112992671 A CN 112992671A
Authority
CN
China
Prior art keywords
layer
silicon oxide
silicon nitride
silicon
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010223397.6A
Other languages
English (en)
Inventor
王怡人
谢元智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112992671A publication Critical patent/CN112992671A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14875—Infrared CCD or CID imagers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)
  • Micromachines (AREA)

Abstract

在位于衬底上的导电材料部分之上形成层堆叠。层堆叠包含第一氧化硅层、通过化学气相沉积形成的氮化硅层以及第二氧化硅层。在层堆叠之上形成包括开口的图案化刻蚀掩模层。通过使用各向同性刻蚀工艺各向同性刻蚀下伏在图案化刻蚀掩模层中的开口之下的层堆叠的部分，形成延伸穿过层堆叠并向下延伸到导电材料部分的通孔空腔。可使用缓冲氧化物刻蚀工艺，在缓冲氧化物刻蚀工艺中氮化硅层的刻蚀速率小于第一氧化硅层的刻蚀速率但足够显著，以在氮化硅层上提供锥形直侧壁。可提供包括图案化层堆叠的光学装置。

Description

图案化氧化硅-氮化硅-氧化硅堆叠的方法及其形成结构
技术领域
本公开涉及微制作方法，且具体来说涉及图案化氧化硅-氮化硅-氧化硅堆叠的方法及其形成结构。
背景技术
微型装置被用于例如个人计算机、手机、数码相机及其他电子设备等各种各样的应用中。在许多情况下，这种微型装置可包括光学装置。这种微型装置通常通过在衬底之上依序沉积各种材料层，随后使用光刻图案化工艺以及刻蚀工艺对材料层进行图案化来制作。可采用微制作工艺以通过不断减小最小特征大小来提高各种组件的集成密度，这使得将更多组件集成到给定区域中。
可使用氧化硅-氮化硅-氧化硅堆叠作为利用各层的折射率差异的光学滤光片。此外，例如可采用氧化硅-氮化硅-氧化硅堆叠以通过阻挡水分、离子杂质以及氢原子的扩散来在导电结构之上提供钝化，并增强导电结构的可靠性以及寿命。
发明内容
根据本公开的实施例，提供一种微制作方法，所述微制作方法包括：提供包括层堆叠(30、40、50)及下伏在层堆叠(30、40、50)且上覆衬底10的导电材料部分20的结构，所述层堆叠从底部到顶部包含第一氧化硅层30、氮化硅层40及第二氧化硅层50；在层堆叠(30、40、50)之上形成包括从中穿过的开口的图案化刻蚀掩模层57；以及通过使用各向同性刻蚀工艺各向同性刻蚀第二氧化硅层50、氮化硅层40及第一氧化硅层30的部分，形成延伸穿过层堆叠(30、40、50)并向下延伸到导电材料部分20的顶表面的通孔空腔59，在各向同性刻蚀工艺中氮化硅层40的刻蚀速率介于第一氧化硅层30的刻蚀速率的1/10倍到第一氧化硅层30的刻蚀速率的1/2倍范围内。
根据本公开的实施例，提供一种对结构进行图案化的方法，所述方法包括：在衬底10上的导电材料部分20之上形成包括第一氧化硅层30、氮化硅层40以及第二氧化硅层50的层堆叠(30、40、50)；在层堆叠(30、40、50)之上形成包括从中穿过的开口的图案化刻蚀掩模层57；以及通过在使用缓冲氧化物刻蚀溶液的单一湿法刻蚀工艺期间各向同性刻蚀第二氧化硅层50、氮化硅层40以及第一氧化硅层30的部分，形成延伸穿过层堆叠(30、40、50)并向下延伸到导电材料部分20的顶表面的通孔空腔59，所述缓冲氧化物刻蚀溶液包括水中的40％NH4F对水中的49％HF的n:1体积比混合物，n介于3到12范围内。
根据本公开的实施例，提供一种结构，所述结构包括：导电材料部分20，形成在衬底10上；层堆叠(30、40、50)，包括第一氧化硅层30、氮化硅层40以及第二氧化硅层50，位于导电材料部分20之上；以及通孔空腔59，延伸穿过层堆叠(30、40、50)并向下延伸到导电材料部分20的顶表面，其中通孔空腔59的侧壁包括第一氧化硅层30的邻接导电材料部分20的顶表面的第一凹侧壁、氮化硅层40的邻接第一凹侧壁的相应顶端的直锥形侧壁以及第二氧化硅层50的邻接直锥形侧壁的相应顶端的第二凹侧壁，使得通孔空腔59的宽度随着距导电材料部分20的水平顶表面的垂直距离而严格增加。氮化硅层40在632.8nm波长下可具有介于1.88到1.95范围内的折射率。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。注意到，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1是根据本公开实施例的在衬底之上形成导电材料部分以及从底部到顶部包含第一氧化硅层、氮化硅层以及第二氧化硅层的层堆叠之后的示例性结构的垂直剖视图。
图2是根据本公开实施例的在形成图案化刻蚀掩模层之后的示例性结构的垂直剖视图。
图3是根据本公开实施例的刻蚀透第二氧化硅层的各向同性刻蚀工艺的第一步骤之后的示例性结构的垂直剖视图。
图4A是根据本公开实施例的刻蚀透氮化硅层的各向同性刻蚀工艺的第二步骤之后的示例性结构的垂直剖视图。
图4B是如图4A所示的区B的放大视图。
图5是根据本公开实施例的比较化学气相沉积(chemical vapor deposition，CVD)四乙氧基硅烷(tetraethylorthosilicate，TEOS)氧化物、CVD氮化硅以及物理气相沉积(physical vapor deposition，PVD)氮化硅的刻蚀速率以及折射率的曲线图。
图6是根据本公开实施例的在刻蚀透第一氧化硅层的各向同性刻蚀工艺的第三步骤之后的示例性结构的垂直剖视图。
图7是根据本公开实施例的在移除图案化刻蚀掩模层之后的示例性结构的垂直剖视图。
图8是根据本公开实施例的在通孔空腔中形成金属接触结构之后的示例性结构的垂直剖视图。
图9是根据本公开实施例的在安装半导体管芯之后的示例性结构的垂直剖视图。
图10是示出根据本公开实施例的示例性微制作方法的流程图。
具体实施方式
以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号和/或字母。此种重复使用是为了简明及清晰起见，且自身并不表示所论述的各个实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在...下面(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。除附图中所绘示的取向以外，所述空间相对性用语旨在涵盖装置在使用或操作中的不同取向。设备可被另外取向(旋转90度或处于其他取向)，且本文所使用的空间相对性描述语可同样相应地作出解释。
参考图1，图中示出根据本公开实施例的示例性结构，其可包括衬底10、位于衬底10的前表面上的导电材料部分20以及层堆叠，所述层堆叠从底部到顶部包含第一氧化硅层30、氮化硅层40以及第二氧化硅层50。衬底10可包含介电材料、导电材料和/或半导体材料。在一个实施例中，衬底10可包含例如熔融石英、石英以及玻璃等透明介电材料和/或可由例如熔融石英、石英以及玻璃等透明介电材料所组成。在一个实施例中，衬底10可具有小于10×W/(m+K)的热导率。例如，熔融石英、石英以及玻璃具有1.3×W/(m+K)的热导率。衬底10可包含热导率小于0.1×W/(m+K)的材料。衬底10可具有足够的厚度，以对导电材料部分20以及层堆叠(30、40、50)提供机械支撑。在一个实施例中，衬底10可具有介于10微米到3mm范围内的厚度，但也可使用更小的厚度或更大的厚度。
可在衬底10的前表面之上形成至少一个导电材料部分20。每一导电材料部分20包含至少一种导电材料，所述至少一种导电材料可包括至少一种金属材料或至少一种透明导电材料(例如导电金属氧化物材料)。在一个实施例中，每一导电材料部分20可包含元素金属，例如铜、钨、钽、钛、钌或钴；至少两种元素金属的金属间合金；和/或导电金属氮化物材料，例如氮化钨、氮化钽或氮化钛。作为另一选择或另外，每一导电材料部分20可包含以下者和/或实质上由以下者组成：导电金属氧化物材料，例如掺杂氧化锌、氧化铟锡、氧化镉锡(Cd2SnO4)、锡酸锌(Zn2SnO4)以及掺杂二氧化钛(TiO2)。示例性掺杂氧化锌材料包括硼掺杂氧化锌、氟掺杂氧化锌、镓掺杂氧化锌以及铝掺杂氧化锌。其他合适的材料处于本公开的所设想范围内。所述至少一个导电材料部分20的导电材料可通过化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺、电镀、无电镀覆或其组合来沉积。每一导电材料部分20可通过以下方式来形成：通过对导电材料进行图案化，例如通过在导电材料之上施加光刻胶层并对其进行光刻图案化，且通过使用刻蚀工艺将光刻胶层中的图案转移穿过所沉积的导电材料部分，所述刻蚀工艺使用图案化光刻胶层作为刻蚀掩模。刻蚀工艺可包括各向异性刻蚀工艺(例如反应离子刻蚀工艺)和/或各向同性刻蚀工艺(例如湿法刻蚀工艺)。每一导电材料部分20的厚度可介于50nm到3,000nm、例如100nm到1,000nm范围内，但也可使用更小的厚度或更大的厚度。导电材料部分20可包括透明导电膜(transparent conductive films，TCFs)，例如透明导电氧化物(transparent conductive oxide，TCO)、透明导电聚合物、超薄金属膜等。用作导电材料部分的其他合适的材料处于本公开的所设想范围内。
随后，可在所述至少一个导电材料部分20之上形成第一氧化硅层30、氮化硅层40以及第二氧化硅层50的层堆叠。第一氧化硅层30可通过使用第一化学气相沉积工艺沉积第一氧化硅材料来形成。在使用缓冲氧化物刻蚀溶液的湿法刻蚀工艺中，第一氧化硅材料可具有与热氧化硅的刻蚀速率相同数量级的刻蚀速率，所述缓冲氧化物刻蚀溶液包括在室温下水中的40％NH4F对水中的49％HF的6:1体积比混合物(下文中，所述混合物被称为“6:1BOE溶液”)。一般来说，所有所沉积的氧化硅材料在氢氟酸系刻蚀剂中的刻蚀速率不小于热氧化硅在同一刻蚀剂中的刻蚀速率。热氧化硅是指由硅的热氧化形成的氧化硅。除非另外指明，否则本文所用的所有刻蚀速率都是在室温(20摄氏度)下测量的。在一个实施例中，第一氧化硅材料在6:1BOE溶液中所提供的刻蚀速率可小于热氧化硅在6:1BOE溶液中的刻蚀速率的3.0倍。在一个实施例中，第一氧化硅材料在6:1BOE溶液中的刻蚀速率可小于热氧化硅在6:1BOE溶液中的刻蚀速率的2.0倍，且可小于1.25倍。所有刻蚀速率都是在室温下，即在20摄氏度下测量的。
在一个实施例中，第一化学气相沉积工艺分解氧化硅前体气体以沉积第一氧化硅层30的第一氧化硅材料。第一化学气相沉积工艺可为其中氧化硅前体气体被热分解的热化学气相沉积工艺，或者可为其中氧化硅前体气体在等离子体环境中被分解的等离子体增强化学气相沉积工艺。在一个实施例中，第一氧化硅层包含通过四乙氧基硅烷(TEOS)的热分解或等离子体分解而形成的第一氧化硅材料。在一个实施例中，第一氧化硅材料可为未掺杂的硅酸盐玻璃材料，即不包含p型掺杂剂(例如硼)或n型掺杂剂(例如磷或砷)的硅酸盐玻璃材料。在一个实施例中，第一氧化硅层30的未掺杂的硅酸盐玻璃材料可实质上由硅原子、氧原子、原子浓度介于0.005％(即百万分之50(p.p.m.))到0.1％(即百万分之1,000)范围内的碳原子以及原子浓度介于0.01％(百万分之100)到1.0％(百万分之10,000)(例如0.05％(百万分之500)到0.5％(百万之5,000))范围内的氢原子组成。在一个实施例中，第一氧化硅层30的未掺杂的硅酸盐玻璃材料可随在沉积第二氧化硅层30之前或之后退火以除去水分以及氢气，从而降低在6:1BOE溶液中的刻蚀速率。
作为另一选择，第一氧化硅材料可为掺杂硅酸盐玻璃材料，例如磷硅酸盐玻璃、硼硅酸盐玻璃、氟硅酸盐玻璃、砷硅酸盐玻璃或硼磷硅酸盐玻璃。掺杂硅酸盐玻璃材料中的掺杂剂的浓度可被选择成使得第一氧化硅材料在6:1BOE溶液中的刻蚀速率不大于热氧化硅在6:1BOE溶液中的刻蚀速率的3.0倍。第一氧化硅层30的厚度可介于100nm到1,000nm(例如200nm到500nm范围内)，但也可使用更小的厚度或更大的厚度。下文中，第一氧化硅层30的厚度被称为第一厚度t1。在一个实施例中，第一氧化硅层30的掺杂硅酸盐玻璃材料可实质上由硅原子、氧原子、掺杂剂原子(例如硼原子、磷原子、砷原子和/或氟原子)、原子浓度介于0.005％(即百万分之50(p.p.m.))到0.1％(即百万分之1,000)范围内的碳原子以及原子浓度介于0.01％(百万分之100)到1.0％(百万分之10,000)(例如0.05％(百万分之500)到0.5％(百万之5,000))范围内的氢原子组成。如果第一氧化硅层30包含通过采用TEOS作为前体气体的等离子体增强化学气相沉积工艺而形成的未掺杂的硅酸盐玻璃或掺杂硅酸盐玻璃，则第一氧化硅层30可具有介于1.40到1.55(例如1.43到1.50范围内的折射率)。
氮化硅层40可通过使用第二化学气相沉积工艺直接在第一氧化硅层30的顶表面上沉积氮化硅材料来形成。氮化硅层40的氮化硅材料可为其中硅原子对氮原子的原子比率为3:4或接近3:4，即氮化硅材料具有Si3N4的化学组成的化学计量氮化硅材料。换句话说，氮化硅层40的氮化硅材料不是富硅，但在第二化学气相沉积工艺期间提供足够量的含氮气体(例如氨或氮)，以确保氮化硅层40的氮化硅材料的化学计量组成。
此外，氮化硅层40的氮化硅材料可通过等离子体增强化学气相沉积工艺在相对低的温度(例如低于300摄氏度)下形成。与通过热化学气相沉积在高于700摄氏度的温度下形成或用作溅射靶的氮化硅材料相比，在等离子体增强化学气相沉积工艺中沉积的氮化硅材料可具有较低的折射率。例如，热氮化硅材料或用作溅射靶(物理气相沉积靶)的氮化硅材料在632.8nm波长(其为典型厚度测量工具的激光波长)下可具有介于1.99到2.22范围内的折射率。相对的，在等离子体增强化学气相沉积工艺中沉积的氮化硅材料在632.8nm波长下可具有介于1.88到1.95范围内的折射率。在等离子体增强化学气相沉积工艺中沉积的氮化硅材料的折射率的减小可能是由于氮化硅材料的密度较低，这可由在等离子体增强化学气相沉积工艺中沉积的氮化硅材料内空隙占据的较高的体积分数的存在和/或包含工艺气体(例如氮气或氩气)造成的。
在一个实施例中，氮化硅层40的氮化硅材料在n:1BOE溶液(n介于3到12范围内)中的刻蚀速率可介于第一氧化硅层30的第一氧化硅材料在n:1BOE溶液中的刻蚀速率的1/10倍到第一氧化硅层30的第一氧化硅材料在n:1BOE溶液中的刻蚀速率的1/2倍范围内。在一个实施例中，氮化硅层40的氮化硅材料在6:1BOE溶液中的刻蚀速率可介于第一氧化硅层30的第一氧化硅材料在6:1BOE溶液中的刻蚀速率的1/10倍到第一氧化硅层30的第一氧化硅材料在n:1BOE溶液中的刻蚀速率的1/2倍范围内。
一般来说，氮化硅材料中的硅对氮比率可对氮化硅材料在稀释或缓冲氢氟酸中的刻蚀速率具有显著影响。氮化硅材料在稀释或缓冲氢氟酸中的刻蚀速率随着硅对氮比率的降低而增加。因此，硅对氮比率为3:4、即0.75的化学计量氮化硅材料的刻蚀速率具有比富硅氮化硅材料大的刻蚀速率。氮化硅层40中的氮化硅材料在6:1BOE溶液中的刻蚀速率可通过调整工艺参数来增大。例如，氮化硅材料的沉积速率的增大可增大氮化硅材料在氢氟酸系溶液中的刻蚀速率。
在第二化学气相沉积工艺中，硅前体气体以及氮前体气体组合而形成化学计量氮化硅材料。在一个实施例中，第二化学气相沉积工艺可使用硅烷或二氯硅烷作为含硅前体气体，且使用氨或氮作为含氮前体气体。在一个实施例中，第二化学气相沉积工艺可包括使用含硅前体气体(例如硅烷或二氯硅烷)以及含氮前体气体(例如氨或氮)的等离子体增强化学气相沉积工艺。在一个实施例中，第二化学气相沉积工艺可包括使用含硅前体气体(例如硅烷或二氯硅烷)以及含氮前体气体(例如氨)的热化学气相沉积工艺。氮化硅层40的厚度可介于50nm到500nm、例如100nm到250nm范围内，但也可使用更小的厚度或更大的厚度。下文中，氮化硅层40的厚度被称为第二厚度t2。
第二氧化硅层50可通过使用第三化学气相沉积工艺沉积第二氧化硅材料来形成。在室温下使用100:1稀释氢氟酸的湿法刻蚀工艺中，第二氧化硅材料可具有与热氧化硅的刻蚀速率相当的刻蚀速率。在一个实施例中，第二氧化硅材料在6:1BOE溶液中所提供的刻蚀速率可小于热氧化硅在6:1BOE溶液中的刻蚀速率的3.0倍。
在一个实施例中，第二化学气相沉积工艺分解氧化硅前体气体以沉积第二氧化硅层50的第二氧化硅材料。第二化学气相沉积工艺可为其中氧化硅前体气体被热分解的热化学气相沉积工艺，或者可为其中氧化硅前体气体在等离子体环境中被分解的等离子体增强化学气相沉积工艺。在一个实施例中，第二氧化硅层包含通过四乙氧基硅烷的热分解或等离子体分解而形成的第二氧化硅材料。在一个实施例中，第二氧化硅材料可为未掺杂的硅酸盐玻璃材料。在一个实施例中，第二氧化硅层50的未掺杂的硅酸盐玻璃材料可实质上由硅原子、氧原子、原子浓度介于0.005％(即百万分之50(p.p.m.))到0.1％(即百万分之1,000)范围内的碳原子以及原子浓度介于0.01％(百万分之100)到1.0％(百万分之10,000)(例如0.05％(百万分之500)到0.5％(百万之5,000))范围内的氢原子组成。在一个实施例中，第二氧化硅层50的未掺杂的硅酸盐玻璃材料可随后退火以除去水分以及氢气，从而降低在6:1BOE溶液中的刻蚀速率。作为另一选择，第二氧化硅材料可为掺杂硅酸盐玻璃材料，例如磷硅酸盐玻璃、硼硅酸盐玻璃、氟硅酸盐玻璃、砷硅酸盐玻璃或硼磷硅酸盐玻璃。掺杂硅酸盐玻璃材料中的掺杂剂的浓度可被选择成使第二氧化硅材料在6:1BOE溶液中的刻蚀速率不大于热氧化硅在6:1BOE溶液中的刻蚀速率的3.0倍。第二氧化硅层50的厚度可介于50nm到500nm、例如100nm到250nm范围内，但也可使用更小的厚度或更大的厚度。下文中，第二氧化硅层50的厚度被称为第三厚度t3。在一个实施例中，第二氧化硅层50的掺杂硅酸盐玻璃材料可实质上由硅原子、氧原子、掺杂剂原子(例如硼原子、磷原子、砷原子和/或氟原子)、原子浓度介于0.005％(即百万分之50(p.p.m.))到0.1％(即百万分之1,000)范围内的碳原子以及原子浓度介于0.01％(百万分之100)到1.0％(百万分之10,000)(例如0.05％(百万分之500)到0.5％(百万之5,000))范围内的氢原子组成。如果第二氧化硅层50包含通过采用TEOS作为前体气体的等离子体增强化学气相沉积工艺而形成的未掺杂的硅酸盐玻璃或掺杂硅酸盐玻璃，第二氧化硅层50可具有介于1.40到1.55、例如1.43到1.50范围内的折射率。
在一个实施例中，第一氧化硅材料以及第二氧化硅材料可为未掺杂的硅酸盐玻璃材料。在一个实施例中，第二氧化硅材料的刻蚀速率介于第一氧化硅层在6:1BOE溶液中的刻蚀速率的0.80倍到第一氧化硅层在6:1BOE溶液中的刻蚀速率的1.25倍范围内。在一个实施例中，第二氧化硅材料在6:1BOE溶液中的刻蚀速率可相同于第一氧化硅材料。在一个实施例中，第二氧化硅材料可相同于第一氧化硅材料。
参考图2，可在第二氧化硅层50的顶表面之上形成图案化刻蚀掩模层57。在一个实施例中，图案化刻蚀掩模层57可包括图案化光刻胶材料层。在一个实施例中，图案化光刻胶材料层可包含中紫外(mid-ultraviolet，MUV)光刻胶材料或深紫外(deep ultraviolet，DUV)光刻胶材料，且可包含正型光刻胶材料或负型光刻胶材料。正型光刻胶材料是其中通过曝光来移除聚合物分子内的交联的光刻胶材料，且因此可通过移除被光刻曝光部分而图案化，同时保留未曝光的部分。负型光刻胶材料是其中通过曝光来诱导单体分子之间的交联的光刻胶材料，且因此，可通过移除未光刻曝光的部分来图案化。
在其中图案化刻蚀掩模层57包括图案化光刻胶材料层的实施例中，图案化刻蚀掩模层57可通过施加光刻胶材料、将光刻胶材料光刻曝光以及将光刻胶材料显影来形成。光刻胶材料可通过移除被光刻曝光部分(在正型光刻胶材料的情况下)或未光刻曝光部分(在负型光刻胶材料的情况下)来显影。可在光刻胶材料中形成至少一个开口，以提供图案化刻蚀掩模层57。穿过图案化刻蚀掩模层57的开口可具有矩形、圆形、椭圆形或卵形、圆角矩形或另一多边形或具有圆角的另一多边形的水平剖面形状。在一个实施例中，穿过图案化刻蚀掩模层57的开口可具有沿着水平方向横向延伸的平行的一对直侧壁(参见例如图2)。在另一实施例中，穿过图案化刻蚀掩模层57的开口可具有圆形或椭圆形水平剖面形状。穿过图案化刻蚀掩模层57的每一开口可垂直延伸到下伏导电材料部分20的顶表面。导电材料部分20的顶表面可在图案化刻蚀掩模层57中的开口下面被物理暴露出。
参考图3，可执行各向同性刻蚀工艺来藉由图案化刻蚀掩模层57刻蚀层堆叠(30、40、50)在每一开口之下的部分。在实施例中，可使用单一各向同性刻蚀工艺来刻蚀透层堆叠(30、40、50)的整个厚度(即tl+t2+t3)，并物理暴露出导电材料部分20的相应下伏部分。在一个实施例中，单一各向同性刻蚀工艺的化学机制可被选择成以彼此相差不大于6.0倍(factors)的可比刻蚀速率刻蚀透层堆叠(30、40、50)的每一材料。在一个实施例中，各向同性刻蚀工艺可包括依序刻蚀第二氧化硅层50、氮化硅层40以及第一氧化硅层30的部分的湿法刻蚀工艺。
在一个实施例中，各向同性刻蚀工艺可包括使用缓冲氧化物刻蚀溶液的单一湿法刻蚀工艺，所述缓冲氧化物刻蚀溶液包括水中的40％NH4F对水中的49％HF的n:1体积比混合物。数字n可介于3到12、例如4到10和/或5到7.5范围内。在说明性实例中，数字n可为6。湿法刻蚀工艺可在室温下即在20摄氏度下执行。参考图3到图6，单一湿法刻蚀工艺可依序刻蚀透第二氧化硅层50的下伏在穿过图案化刻蚀掩模层57的开口的一部分、氮化硅层40的下伏在穿过图案化刻蚀掩模层57的开口的一部分以及第一氧化硅层30的下伏在穿过图案化刻蚀掩模层57的开口的一部分，以形成通孔空腔59。单一各向同性刻蚀工艺的不同时间段可被标记为单一各向同性刻蚀工艺的不同步骤，所述步骤是单一各向同性刻蚀工艺期间的连续持续时间的顺序区段。例如，通孔空腔59的最底表面是第二氧化硅层50的表面的持续时间在此处被称为各向同性刻蚀工艺的第一步骤，通孔空腔59的最底表面是氮化硅层40的表面的持续时间在此处被称为各向同性刻蚀工艺的第二步骤，且通孔空腔59的最底表面是第一氧化硅层30的表面的持续时间在此处被称为各向同性刻蚀工艺的第三步骤。
图3所示示例性结构的垂直剖面轮廓的时间对应于单一各向同性刻蚀工艺(例如使用n:1BOE溶液的湿法刻蚀工艺)的第一步骤终止且单一各向同性刻蚀工艺的第二步骤开始的时间点。在各向同性刻蚀工艺的第一步骤期间，通过图案化刻蚀掩模层57下面的底切口来各向同性刻蚀第二氧化硅层50的材料(即，第二氧化硅材料)，同时第二氧化硅层50的剩余部分覆盖图案化刻蚀掩模层57下面的氮化硅层40。由于刻蚀工艺的各向同性性质，第二氧化硅层50的侧壁可为凹的表面，所述刻蚀工艺为例如使用n:1BOE溶液、即包括水中的40％NH4F对水中的49％HF的n:1体积比混合物的缓冲氧化物刻蚀溶液的湿法刻蚀工艺。在各向同性刻蚀工艺的第一步骤结束时，第二氧化硅层50的凹侧壁的曲率半径Rc_O可相同于第三厚度t3，第三厚度t3是第二氧化硅层50的厚度。
参考图4A及图4B，单一各向同性刻蚀工艺可继续进行到第二步骤，在第二步骤中可通过各向同性刻蚀剂各向同性刻蚀氮化硅层40的下伏在图案化刻蚀掩模层57中的开口之下的部分，同时可并行地刻蚀第二氧化硅层50的位于从图案化刻蚀掩模层57中穿过的每一开口周围的近侧部分下面的部分。
在一个实施例中，氮化硅层40的氮化硅材料在n:1BOE溶液(n介于3到12范围内)中的刻蚀速率可介于第二氧化硅层50的第二氧化硅材料在n:1BOE溶液中的刻蚀速率的1/10倍到第二氧化硅层50的第二氧化硅材料在n:1BOE溶液中的刻蚀速率的1/2倍范围内。在一个实施例中，氮化硅层40的氮化硅材料在6:1BOE溶液中的刻蚀速率可介于第二氧化硅层50的第二氧化硅材料在6:1BOE溶液中的刻蚀速率的1/10倍到第二氧化硅层50的第二氧化硅材料在6:1BOE溶液中的刻蚀速率的1/2倍范围内。
一般来说，氮化硅层40的氮化硅材料可以比第二氧化硅层50的刻蚀速率低的刻蚀速率进行刻蚀。氮化硅层40的氮化硅材料的刻蚀速率对第二氧化硅层50的第二氧化硅材料的刻蚀速率的比率可通过使用通过氮化硅层40的化学气相沉积而形成的化学计量氮化硅来保持尽可能高。
参考图5，提供示出在实验室条件下观察到的CVD TEOS氧化物、CVD氮化硅以及PVD氮化硅的刻蚀速率以及折射率的比较的曲线图。CVD TEOS氧化物是通过等离子体增强化学气相沉积工艺在280摄氏度下使用四乙氧基硅烷(TEOS)作为氧化硅前体气体形成的。CVD氮化硅是通过等离子体增强化学气相沉积工艺在275摄氏度下使用硅烷作为含硅前体气体且使用氮气作为含氮前体气体形成的。PVD氮化硅是通过在25摄氏度下从溅射靶溅射硅氮材料来沉积。CVD氮化硅在6:1BOE溶液中的刻蚀速率对CVD氧化硅在6:1BOE溶液中的刻蚀速率的比率为约0.28，而PVD氮化硅在6:1BOE溶液中的刻蚀速率对CVD氧化硅在6:1BOE溶液中的刻蚀速率的比率为约0.03。因此，CVD氮化硅与CVD氧化硅之间的刻蚀速率差异比PVD氮化硅与CVD氧化硅之间的刻蚀速率差异更小。
在一个实施例中，在单一湿法刻蚀工艺期间，氮化硅层40在n:1BOE溶液(n介于3到12范围内)中的刻蚀速率可介于第二氧化硅层50在n:1BOE溶液中的刻蚀速率的1/10倍到第二氧化硅层50在n:1BOE溶液中的刻蚀速率的1/2倍范围内。同样地，在单一湿法刻蚀工艺期间，氮化硅层40在n:1BOE溶液中的刻蚀速率可介于第一氧化硅层30在n:1BOE溶液中的刻蚀速率的1/10倍到第一氧化硅层30在n:1BOE溶液中的刻蚀速率的1/2倍范围内。
在一个实施例中，氮化硅层40的氮化硅材料可通过等离子体增强化学气相沉积工艺形成，且在632.8nm波长下可具有介于1.88到1.95范围内的折射率。相反，在高于700摄氏度的温度下在热化学气相沉积工艺中沉积的热氮化硅材料或在物理气相沉积(PVD)工艺中从溅射靶沉积的所溅射氮化硅材料具有介于1.99到2.02范围内的折射率。在等离子体增强化学气相沉积工艺中沉积的氮化硅材料的微结构导致折射率相对于热氮化硅材料或所溅射氮化硅材料的折射率降低。在一个实施例中，氮化硅层40的氮化硅材料在632.8nm波长下具有介于1.88到1.95范围内的折射率。
返回参考图4A及图4B，在各向同性刻蚀工艺期间，第一氧化硅层30在n:1BOE溶液中的刻蚀速率可为氮化硅层40的刻蚀速率的至少三倍(3x)。由于氮化硅层40的所有被物理暴露表面都物理暴露于各向同性刻蚀剂(例如n:1BOE溶液)，因此氮化硅层40的侧壁处的氮化硅层40的垂直刻蚀距离是通过氮化硅层40的侧壁上的每一点与包括图案化刻蚀掩模层57的侧壁的垂直平面的横向偏移距离来确定。因此，在单一各向同性刻蚀工艺的第二步骤结束时，氮化硅层40的侧壁可为从第二氧化硅层50的相应凹侧壁的底部周边延伸到第一氧化硅层30的顶表面的直锥形侧壁。
第二氧化硅层50的第二氧化硅材料可横向凹陷成具有凹的刻蚀表面，所述凹的刻蚀表面在刻蚀透氮化硅层40的整个刻蚀步骤中具有连续增加的曲率半径。各向同性刻蚀剂可被连续供应到氮化硅层40的凹侧壁的底部边缘，以提供用于刻蚀氮化硅层40的所述材料的新的同心刻蚀前沿(etching front)。相对于第二氧化硅层50的第二氧化硅材料的刻蚀速率，氮化硅层40的氮化硅材料的较低刻蚀速率可导致形成一系列球形刻蚀前沿(ef_0、ef_1、ef_2)，所述一系列球形刻蚀前沿的半径随着时间生长且提供相对于垂直方向具有锥角α的锥形二维平面形式的交叠表面。理解到，各向同性刻蚀工艺中的刻蚀表面沿着由无限数量的刻蚀前沿的交叠而形成的表面后退。此外，理解到所述刻蚀工艺只在由刻蚀前沿的交叠而形成表面的与刻蚀材料交叠的区段处进行。
每一球形刻蚀前沿(ef_0、ef_1、ef_2)在包括氮化硅层40与第二氧化硅层50之间的界面的水平面内具有各自的几何中心。点(P_0、P_l、P_2)对应于球形刻蚀前沿(ef_0、ef_1、ef_2)的几何中心。当氮化硅层40被刻蚀透且第一氧化硅层30的顶表面被物理暴露时，以位于第二氧化硅层50的凹的表面的底部边缘处的刻蚀起始点P_0为中心的最前面的刻蚀前沿ef_0成为最前面的刻蚀前沿ef_0的原点。当最前面的刻蚀前沿ef_0从一点生长成具有有限半径的球时，各向同性刻蚀剂开始刻蚀氮化硅层40的氮化硅材料。最前面的刻蚀前沿ef_0的刻蚀距离d_0随着各向同性刻蚀步骤的进行而增加，且当氮化硅层40被刻蚀透时达到第二厚度t2的值。当第二氧化硅层50的凹的表面的底部边缘横向后退时，产生其他刻蚀前沿，且氮化硅层40的新暴露的顶表面区段开始被各向同性刻蚀剂刻蚀。尽管在各向同性刻蚀步骤期间可产生无限数量的刻蚀前沿，但只示出两个其他刻蚀前沿(ef_1、ef_2)。一旦第一刻蚀前沿中心点P_1变得物理暴露于各向同性刻蚀剂，则当第二氧化硅层50的凹的刻蚀表面的底部边缘通过第一刻蚀前沿中心点P_1时，第一刻蚀前沿ef_1可各向同性地生长。随着第一刻蚀前沿ef_1与第一刻蚀前沿中心点P_1之间的第一刻蚀距离d_1随着时间的增加，第一刻蚀前沿ef_1可以球形式各向同性地生长。同样地，一旦第二刻蚀前沿中心点P_2被物理暴露于各向同性刻蚀剂，则当第二氧化硅层50的凹的刻蚀表面的底部边缘通过第二刻蚀前沿中心点P_2时，第二刻蚀前沿ef_2可各向同性地生长。随着第二刻蚀前沿ef_2与第二刻蚀前沿中心点P_2之间的第二刻蚀距离d_2随时间增加，第二刻蚀前沿ef_2以球形式各向同性地生长。
从与导电材料部分20的顶表面垂直的垂直方向测量的氮化硅层40的直锥形侧壁的锥角α可为第二氧化硅层50在各向同性刻蚀剂中的刻蚀速对与氮化硅层40在各向同性刻蚀剂中的刻蚀速率的比率的反正切(arctangent)。氮化硅层40的直锥形侧壁可处于相应的二维(欧几里德(Euclidean))平面内。此外，即使在过刻蚀工艺之后，氮化硅层40的直锥形侧壁也可保持在相应的二维(欧几里德)平面内，因为在过刻蚀步骤期间的氮化硅材料的刻蚀速率是各向同性的。在说明性实例中，如果各向同性刻蚀剂是6:1BOE溶液，如果第二氧化硅层50在6:1BOE溶液中具有8.2nm/sec的刻蚀速率，且如果氮化硅层40在6:1BOE溶液中具有2.3nm/sec的刻蚀速率，则氮化硅层40的直锥形侧壁的锥角α可为约反正切{(8.2nm/sec)/(2.3nm/sec)}≈1.30弧度≈74.3度。第一氧化硅层30的顶表面在单一各向同性刻蚀工艺的第二步骤结束时被物理暴露，这与单一各向同性刻蚀工艺的第三步骤的开始相一致。氮化硅层40的剩余部分在此时覆盖图案化刻蚀掩模层57下面的第一氧化硅层30。
参考图6，当各向同性刻蚀的第二步骤终止时，各向同性刻蚀工艺的第三步骤开始。可刻蚀第一氧化硅层30以及第二氧化硅层50的材料同时形成凹的表面，且可刻蚀氮化硅层40的材料同时氮化硅层40的直锥形侧壁横向向外移动而不形成凹的表面。如上所述，在各向同性刻蚀工艺期间，第一氧化硅层30以及第二氧化硅层50的刻蚀速率是氮化硅层40的刻蚀速率的至少三倍。因此，氮化硅层40的直锥形侧壁在各向同性刻蚀工艺的第三步骤期间横向向外移动。如图6所示，在导电材料部分20的顶表面变得物理暴露的时间点，第一氧化硅层30的凹的表面的曲率半径Rc_f可相同于第一厚度t1，即第一氧化硅层30的厚度。各向同性刻蚀工艺的第三步骤可包括在导电材料部分20的顶表面被物理暴露之后的延伸部分，所述延伸部分是各向同性刻蚀工艺的第三步骤的过刻蚀区段。在延伸超过图6中捕获的时间点的过刻蚀工艺期间，第一氧化硅层30的凹的表面的曲率半径可增加到超过第一氧化硅层30的厚度。
在图案化刻蚀掩模层57中的每一开口下面形成延伸穿过层堆叠(30、40、50)并向下延伸到导电材料部分20的顶表面的通孔空腔59。通孔空腔59可在层堆叠(30、40、50)的每一层处包括底切区UC。底切区UC对应于下伏在图案化刻蚀掩模层57的体积，即，在沿着向下垂直方向的自顶向下视图中与图案化刻蚀掩模层57具有区域交叠的体积。层堆叠(30、40、50)的每一侧壁可位于包括图案化刻蚀掩模层57的侧壁的垂直平面之外，所述侧壁界定穿过图案化刻蚀掩模层57的相应开口。通孔空腔59的宽度w随着距导电材料部分20的水平顶表面的垂直距离vd严格增加。
参考图7，可选择性地移除图案化刻蚀掩模层57到达导电材料部分20以及层堆叠(30、40、50)的材料。例如，如果图案化刻蚀掩模层57包含光刻胶材料，则图案化刻蚀掩模层57可通过灰化或通过溶解在有机溶剂中来移除。
第一氧化硅层30、氮化硅层40以及第二氧化硅层50的侧壁可以均匀的垂直剖面轮廓横向延伸(例如，沿着与图7的垂直剖视图的平面垂直的方向延伸)。作为另一选择，第一氧化硅层30、氮化硅层40以及第二氧化硅层50的侧壁可位于具有圆形水平剖面形状的实质上圆形开口周围。一般来说，本公开的实施例的示例性结构可具有第一氧化硅层30的第一凹侧壁，所述第一凹侧壁具有为至少第一厚度t1的第一曲率半径Rc_1。此外，本公开实施例的示例性结构可具有第二氧化硅层50的第二凹侧壁，所述第二凹侧壁具有第二曲率半径Rc_2，所述第二曲率半径Rc_2是第三厚度t3、第一厚度t1以及第二厚度t2与各向同性刻蚀工艺期间第二氧化硅层50的材料的刻蚀速率对各向同性刻蚀工艺期间氮化硅层40的材料的刻蚀速率的比率的乘积的至少总和。此外，本公开实施例的示例性结构可包括具有锥角α的直锥形侧壁，所述直锥形侧壁从第二氧化硅层50的第二凹侧壁的底部边缘延伸到第一氧化硅层30的顶部边缘，锥角α可介于62度到84度范围内。
参考图8，可直接在导电材料部分20的顶表面上的通孔空腔59中形成金属接触结构(60、80)。金属接触结构(60、80)可包括结合垫60及焊料材料部分80的组合。在一个实施例中，可穿过层堆叠(30、40、50)形成多个通孔空腔59，且可形成多个金属接触结构(60、80)。在说明性实例中，可通过对金属层进行沉积以及图案化来形成结合垫60，所述金属层是例如Al/Ni/Au堆叠、Al/Ni/Cu堆叠、Cu/Ni/Au堆叠、Cu/Ni/Pd堆叠、Ti/Ni/Au堆叠、Ti/Cu/Ni/Au堆叠、Ti-W/Cu堆叠、Cr/Cu堆叠、Cr/Cu/Ni堆叠或所属领域中已知的另一种凸块下金属(underbump metallurgy，UBM)堆叠。焊料材料部分80包含焊料材料，例如Sn-Ag合金或另一锡系合金。焊料材料部分80的横向尺寸(例如直径)可介于5微米到100微米范围内，但也可采用更小的横向尺寸或更大的横向尺寸。所属领域中的一般技术人员将理解，附加和/或替代金属接触结构(60、80)可结合氧化硅-氮化硅-氧化硅堆叠形成，所述氧化硅-氮化硅-氧化硅堆叠可使用本文所公开的新颖方法形成。
参考图9，图中示出在包括衬底10、导电材料部分20以及层堆叠(30、40、50)的光学结构800结合到包括光学半导体装置920的半导体芯片900之后的示例性结构。光学半导体装置920可包括可捕获或处理通过光学结构800传送的撞击光学信号或光学图像的任何半导体装置。半导体芯片900可设置有焊料材料部分80所结合的前结合垫890。可选地，可在光学结构800与半导体芯片900之间设置光学透明填充材料部分880，以防止缩合(condensation)和/或污染。
在说明性实例中，光学半导体装置920可包括互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)图像传感器、电荷耦合装置(charge-coupled device，CCD)、用于光检测以及测距(light detection and ranging，LIDAR)应用的光学传感器阵列或者任何合适的基于半导体的光学信号检测装置。在一个实施例中，光学结构800可包括允许或禁止透射特定波长范围内的光的光学滤光片。层堆叠(30、40、50)内的每一层的厚度可被选择成提供光通过的合适的透射波长范围，同时抑制处于透射波长范围外的光的透射。
在另一实例中，光学结构800可包括部分反射及部分透射入射光束的分束器。在又一实例中，光学结构800可包括用于宽波长范围或特定波长范围的光学镜。可选地，半导体芯片900可经由结合结构(970、980、990)连接到印刷电路板999，结合结构(970、980、990)可包括例如芯片侧结合垫970、焊料球980以及板侧结合垫990。
一般来说，本公开的光学结构800可贴合到半导体芯片900或采用焊料材料部分、导电膏和/或粘合材料(例如环氧树脂)的任何其他光学装置(例如照相机、光学信号传输装置或光学传感器)。本文中明确设想出其中图9中的半导体芯片900被替换为在与光学结构800集成时形成光学模块的另一光学组件的实施例。
参考图10，在流程图1000中示出根据本公开实施例的微制作方法。在步骤1010中，可使用上述方法在衬底10上的导电材料部分20之上形成包括第一氧化硅层30、氮化硅层40以及第二氧化硅层50的层堆叠。可提供一种结构，所述结构包括从底部到顶部包含第一氧化硅层30、氮化硅层40及第二氧化硅层50的层堆叠以及下伏在层堆叠(30、40、50)且上覆衬底10的导电材料部分。在步骤1020中，可在层堆叠(30、40、50)之上形成包括从中穿过的开口的图案化刻蚀掩模层57(例如图案化光刻胶层)。
在步骤1030中，可通过在单一湿法刻蚀工艺期间各向同性刻蚀第二氧化硅层50、氮化硅层40以及第一氧化硅层30的部分来形成延伸穿过层堆叠(30、40、50)并向下延伸到导电材料部分20的顶表面的通孔空腔59。在一个实施例中，可采用使用缓冲氧化物刻蚀溶液的单一湿法刻蚀工艺，所述缓冲氧化物刻蚀溶液包括水中的NH4F对水中的49％HF的n:1体积比混合物，n介于3到12范围内。氮化硅层40的刻蚀速率可介于第一氧化硅层30的刻蚀速率的1/10倍到第一氧化硅层30的刻蚀速率的1/2倍范围内。
本公开的微制作方法(即，用于形成具有小于1微米的至少一个尺寸的结构的方法)使得能够使用单一刻蚀工艺来对包括第一氧化硅层30、氮化硅层40以及氧化硅层50的层堆叠进行图案化以形成通孔空腔59，所述单一刻蚀工艺可为各向同性刻蚀工艺，例如湿法刻蚀工艺。例如，湿法刻蚀工艺可使用n:1BOE溶液。这种湿法刻蚀工艺是一种使用廉价湿法刻蚀剂化学品的低成本工艺。此外，这种湿法刻蚀工艺利用通常用于其他微制作工艺的常用湿法刻蚀工具，且因此不需要购买新的工艺设备。此外，只有单一图案化刻蚀掩模层57(例如图案光刻胶层)用于本公开的微制作工艺。因此单一光刻图案化步骤与单一各向同性刻蚀工艺的组合可用于对包括第一氧化硅层30、氮化硅层40以及氧化硅层50的层堆叠进行图案化，以形成通孔空腔59。此外，消除干法刻蚀工艺而采用湿法刻蚀工艺可去除光刻胶掩模烧伤顾虑的可能性。所公开的实施例的各种优点在微制作工艺期间提供显著的成本节约以及增加的产量。
为了实现刻蚀包括第一氧化硅层30、氮化硅层40以及氧化硅层50的层堆叠的单一各向同性刻蚀工艺，可将第一氧化硅层30以及第二氧化硅层50在各向同性刻蚀剂(例如n:1BOE溶液)中的刻蚀速率抑制成尽可能低，且可尽可能高地提高氮化硅层40的刻蚀速率。例如，第一氧化硅材料以及第二氧化硅材料的沉积方法以及材料组成可被选择成使得第一氧化硅层30以及第二氧化硅层50的刻蚀速率在热氧化硅的刻蚀速率的1.0倍与热氧化硅的刻蚀速率的1.25倍之间。氮化硅层40中的氮化硅材料的刻蚀速率可通过利用等离子体增强氮化硅沉积工艺形成化学计量氮化硅材料来提高。通过将第一氧化硅层以及第二氧化硅层(30、50)的氧化硅材料在各向同性刻蚀剂中的刻蚀速率对氮化硅层40的氮化硅材料的刻蚀速率的比率保持为介于2到10范围内，可穿过上述具有侧壁轮廓的层堆叠(30、40、50)形成通孔空腔59。可在导电材料部分20上的通孔空腔59中形成金属接触结构60。
本公开的实施例提供一种对包括第一氧化硅层30、氮化硅层40以及第二氧化硅层50的层堆叠进行图案化以形成通孔空腔59的低成本方法。此外，本公开的实施例提供一种图案化结构，其中氮化硅层40的直锥形侧壁处的高锥角α会限制金属接触结构60与导电材料部分20之间的接触面积。导电材料部分20可包含金属材料(例如金属垫或金属线)，或者可包含透明导电氧化物材料。本公开的方法可用于具有低热导率以及高光学透明度的衬底10，例如熔融石英、石英或玻璃。因此，各种实施例方法可用于使用具有低热导率的衬底10的各种光学组件。
各种实施例的图案化方法使用单一图案化刻蚀掩模层57以及单一各向同性刻蚀工艺(其可为湿法刻蚀工艺)。相反，穿过氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)层堆叠形成通孔空腔的传统工艺通常使用多个刻蚀工艺。例如，传统工艺可使用利用至少两个掩模的至少三个刻蚀工艺(湿-干-湿)。所属领域中的一般技术人员可理解，与使用多个刻蚀工艺的传统方法相比，如本文中各种实施例中公开的使用单一各向同性刻蚀工艺会产生多个优点。例如，通过使用单一各向同性刻蚀工艺代替多个刻蚀工艺，本文公开的各种实施例可显著降低总处理成本以及总处理时间。这种成本及时间节省可被实现是因为额外的刻蚀工艺会导致额外的成本且花费额外的处理时间。此外，通过将处理步骤减少为使用单一掩模层的单一各向同性刻蚀工艺，本文所公开的各种实施例会进一步降低总处理成本以及总处理时间，因为在传统工艺中使用的每一额外的刻蚀掩模层需要在光刻工具中施加以及图案化光刻胶层。此外，如上所述，传统工艺可使用包括湿法刻蚀、干法刻蚀以及另一湿法刻蚀工艺的三个刻蚀工艺。本文公开的各种实施例的图案化方法可采用单一湿法刻蚀工艺，从而避免在干法刻蚀工艺(例如反应离子刻蚀工艺)期间可能发生的对第二氧化硅层50的任何可能的损坏。
因此，本公开的实施例可提供一种微型装置，所述微型装置包括衬底10、导电材料部分20以及层堆叠(30、40、50)，所述层堆叠从底部到顶部包括第一氧化硅层30、氮化硅层40以及第二氧化硅层50。特别地，在各种实施例中，微型装置可为光学装置。在这种实施例中，衬底10可包括光学透明衬底，例如熔融石英、石英或玻璃。导电材料部分20可包含透明导电材料(例如透明氧化物材料)或光学不透明的金属。在一个实施例中，形成在衬底10上的第一光学装置可包含透明导电材料作为相应导电材料部分20，且形成在衬底10上的第二光学装置可包含金属(光学不透明材料)作为相应导电材料部分20。通过本公开的微制作工艺形成的光学装置可包括光学滤光片和/或光学镜和/或分束器和/或可通过调整第一氧化硅层30、氮化硅层40及第二氧化硅层50的层堆叠内的各个层的厚度获得的其他光学装置。此外，可向形成在衬底10上的光学装置内的每一导电材料部分20提供电接触。
参考所有图式且根据本公开的各种实施例，提供一种结构，所述结构包括：导电材料部分20，位于衬底10上；层堆叠(30、40、50)，从底部到顶部包括第一氧化硅层30，在632.8nm波长下具有介于1.88到1.95范围内的折射率的氮化硅层40以及第二氧化硅层50且位于导电材料部分20之上；以及通孔空腔59，延伸穿过层堆叠(30、40、50)，其中通孔空腔59的侧壁包括第一氧化硅层30的邻接导电材料部分20的顶表面的第一凹侧壁、氮化硅层40的邻接第一凹侧壁的相应顶端的直锥形侧壁以及第二氧化硅层50的邻接直锥形侧壁的相应顶端的第二凹侧壁，使得通孔空腔59的宽度w随着距导电材料部分20的水平顶表面的垂直距离vd而严格增加。数量随着参数的严格增加意谓所述数量的值的增加跟随所述参数的值的任何增加。
如上所述，氮化硅层的直锥形侧壁的锥角α可通过第二氧化硅层50的第二氧化硅材料在n:1BOE溶液(n介于3到12范围内)中的刻蚀速率对氮化硅层40在n:1BOE溶液中的刻蚀速率的比率来确定。刻蚀速率的比率可介于2到10范围内。在一个实施例中，氮化硅层40的直锥形侧壁相对于与导电材料部分20的顶表面垂直的垂直方向可具有介于62度(其约为对应于2的反正切的角度)到84度(其约为对应于10的反正切的角度)范围内的锥角。
在一个实施例中，衬底10包含选自熔融石英、石英及玻璃的透明介电材料和/或实质上由选自熔融石英、石英及玻璃的透明介电材料组成；且导电材料部分20包含选自金属材料以及透明导电氧化物材料的材料和/或实质上由选自金属材料以及透明导电氧化物材料的材料组成。
在一个实施例中，衬底10具有介于10微米到3mm范围内的厚度；第一氧化硅层30具有介于100nm到1,000nm范围内的第一厚度t1；氮化硅层40具有介于50nm到500nm范围内的第二厚度t2；且第二氧化硅层50具有介于50nm到500nm范围内的第三厚度t3。
在一个实施例中，所述结构包括位于导电材料部分20的顶表面上的通孔空腔50中的金属接触结构60。
根据本公开的实施例，提供一种微制作方法，所述微制作方法包括：提供包括层堆叠(30、40、50)及下伏在层堆叠(30、40、50)且上覆衬底10的导电材料部分20的结构，所述层堆叠从底部到顶部包含第一氧化硅层30、氮化硅层40及第二氧化硅层50；在层堆叠(30、40、50)之上形成包括从中穿过的开口的图案化刻蚀掩模层57；以及通过使用各向同性刻蚀工艺各向同性刻蚀第二氧化硅层50、氮化硅层40及第一氧化硅层30的部分，形成延伸穿过层堆叠(30、40、50)并向下延伸到导电材料部分20的顶表面的通孔空腔59，在各向同性刻蚀工艺中氮化硅层40的刻蚀速率介于第一氧化硅层30的刻蚀速率的1/10倍到第一氧化硅层30的刻蚀速率的1/2倍范围内。在一个实施例中，本公开的微制作方法可用于形成光学结构，所述光学结构可包括光学滤光片、光学镜或分束器。在一个实施例中，所述各向同性刻蚀工艺包括使用缓冲氧化物刻蚀溶液的湿法刻蚀工艺，所述缓冲氧化物刻蚀溶液包括水中的40％NH4F对水中的49％HF的n:1体积比混合物，n介于3到12范围内。在一个实施例中，所述氮化硅层是通过化学气相沉积形成，在化学气相沉积中硅前体气体以及氮前体气体组合而形成氮化硅材料。在一个实施例中，所述氮化硅层在632.8nm波长下具有介于1.88到1.95范围内的折射率。在一个实施例中，所述第一氧化硅层包含通过原硅酸四乙酯的分解而形成的第一氧化硅材料；且所述第二氧化硅层包含通过原硅酸四乙酯的分解而形成的第二氧化硅材料。在一个实施例中，所述第一氧化硅材料以及所述第二氧化硅材料是未掺杂的硅酸盐玻璃材料；且所述第二氧化硅材料的刻蚀速率介于所述第一氧化硅层的所述刻蚀速率的0.80倍到所述第一氧化硅层的所述刻蚀速率的1.25倍范围内。在一个实施例中，所述各向同性刻蚀工艺包括：第一步骤，在所述第一步骤中通过所述图案化刻蚀掩模层下面的底切口来各向同性刻蚀所述第二氧化硅层的材料，同时所述第二氧化硅层的剩余部分覆盖所述图案化刻蚀掩模层下面的所述氮化硅层；第二步骤，在所述第二步骤中以比所述第二氧化硅层的刻蚀速率低的刻蚀速率来刻蚀所述氮化硅层的材料，同时穿过所述氮化硅层形成直锥形侧壁，且所述氮化硅层的剩余部分覆盖所述图案化刻蚀掩模层下面的所述第一氧化硅层；以及第三步骤，在所述第三步骤中刻蚀所述第一氧化硅层的材料以及所述第二氧化硅层的材料同时形成凹的表面，且刻蚀所述氮化硅层的所述材料同时所述直锥形侧壁横向向外移动，而不形成凹的表面。在一个实施例中，微制作方法还包括在所述导电材料部分的顶表面上的所述通孔空腔中形成金属接触结构。在一个实施例中，所述衬底包含选自熔融二氧化硅、石英以及玻璃的透明介电材料，且具有介于10微米到3mm范围内的厚度。在一个实施例中，所述导电材料部分包含选自金属材料以及透明导电氧化物材料的材料；所述第一氧化硅层具有介于100nm到1,000nm范围内的第一厚度；所述氮化硅层具有介于50nm到500nm范围内的第二厚度；且所述第二氧化硅层具有介于50nm到500nm范围内的第三厚度。
根据本公开的实施例，提供一种对结构进行图案化的方法，所述方法包括：在衬底10上的导电材料部分20之上形成包括第一氧化硅层30、氮化硅层40以及第二氧化硅层50的层堆叠(30、40、50)；在层堆叠(30、40、50)之上形成包括从中穿过的开口的图案化刻蚀掩模层57；以及通过在使用缓冲氧化物刻蚀溶液的单一湿法刻蚀工艺期间各向同性刻蚀第二氧化硅层50、氮化硅层40以及第一氧化硅层30的部分，形成延伸穿过层堆叠(30、40、50)并向下延伸到导电材料部分20的顶表面的通孔空腔59，所述缓冲氧化物刻蚀溶液包括水中的40％NH4F对水中的49％HF的n:1体积比混合物，n介于3到12范围内。在一个实施例中，本公开的图案化方法可用于形成光学结构，所述光学结构可包括光学滤光片、光学镜或分束器。在一个实施例中，所述层堆叠是通过以下步骤形成：通过在第一化学气相沉积工艺中沉积第一氧化硅材料来形成所述第一氧化硅层；通过在第二化学气相沉积工艺中沉积氮化硅材料来形成所述氮化硅层；以及通过在第三化学气相沉积工艺中沉积第二氧化硅材料来形成所述第二氧化硅层。在一个实施例中，在所述单一湿法刻蚀工艺期间，所述氮化硅层的刻蚀速率介于所述第一氧化硅层的刻蚀速率的1/10倍到所述第一氧化硅层的所述刻蚀速率的1/2倍范围内。在一个实施例中，所述衬底包含选自熔融二氧化硅、石英以及玻璃的透明介电材料；且所述导电材料部分包含选自金属材料以及透明导电氧化物材料的材料。在一个实施例中，方法还包括通过对导电材料进行沉积以及图案化在所述导电材料部分的顶表面上的所述通孔空腔中形成金属接触结构。
根据本公开的实施例，提供一种结构，所述结构包括：导电材料部分20，形成在衬底10上；层堆叠(30、40、50)，包括第一氧化硅层30、氮化硅层40以及第二氧化硅层50，位于导电材料部分20之上；以及通孔空腔59，延伸穿过层堆叠(30、40、50)并向下延伸到导电材料部分20的顶表面，其中通孔空腔59的侧壁包括第一氧化硅层30的邻接导电材料部分20的顶表面的第一凹侧壁、氮化硅层40的邻接第一凹侧壁的相应顶端的直锥形侧壁以及第二氧化硅层50的邻接直锥形侧壁的相应顶端的第二凹侧壁，使得通孔空腔59的宽度随着距导电材料部分20的水平顶表面的垂直距离而严格增加。氮化硅层40在632.8nm波长下可具有介于1.88到1.95范围内的折射率。在一个实施例中，本公开的结构可包括光学结构，所述光学结构可包括光学滤光片、光学镜或分束器。在一个实施例中，所述氮化硅层的所述直锥形侧壁相对于与所述导电材料部分的顶表面垂直的垂直方向具有介于72度到85度范围内的锥角。在一个实施例中，所述衬底包含选自熔融二氧化硅、石英以及玻璃的透明介电材料；且所述导电材料部分包含选自金属材料以及透明导电氧化物材料的材料。在一个实施例中，所述衬底具有介于10微米到3mm范围内的厚度；所述第一氧化硅层具有介于100nm到1,000nm范围内的厚度；所述氮化硅层具有介于50nm到500nm范围内的厚度；且所述第二氧化硅层具有介于50nm到500nm范围内的厚度。在一个实施例中，结构还包括位于所述导电材料部分的顶表面上的所述通孔空腔中的金属接触结构。
以上内容概述了若干实施例的特征以使所属领域中的技术人员可更好地理解本公开内容的各个方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到这种等效构造不背离本公开的精神及范围，且在不背离本公开的精神及范围条件下，他们可在本文中作出各种改变、替换及替代。
[符号的说明]
10：衬底
20：导电材料部分
30：第一氧化硅层/层堆叠
40：氮化硅层/层堆叠
50：第二氧化硅层/层堆叠
57：图案化刻蚀掩模层
59：通孔空腔
60：金属接触结构/结合垫
80：金属接触结构/焊料材料部分
800：光学结构
880：光学透明填充材料部分
890：前结合垫
900：半导体芯片
920：光学半导体装置
970：结合结构/芯片侧结合垫
980：结合结构/焊料球
990：结合结构/板侧结合垫
999：印刷电路板
1000：流程图
1010、1020、1030：步骤
α：锥角
B：区
d_0：刻蚀距离
d_1：第一刻蚀距离
d_2：第二刻蚀距离
ef_0：刻蚀前沿/最前面的刻蚀前沿
ef_1：刻蚀前沿/第一刻蚀前沿
ef_2：刻蚀前沿
P_0：刻蚀起始点
P_1：第一刻蚀前沿中心点
P_2：第二刻蚀前中心点
Rc_0：曲率半径
Rc_1：第一曲率半径
Rc_2：第二曲率半径
Rc_f：曲率半径
t1：第一厚度
t2：第二厚度
t3：第三厚度
UC：底切区
vd：垂直距离
w：宽度

Claims (10)

1.一种图案化的氧化硅-氮化硅-氧化硅堆迭的制作方法，包括：
提供包括层堆叠以及下伏在所述层堆叠且上覆衬底的导电材料部分的结构，所述层堆叠从底部到顶部包含第一氧化硅层、氮化硅层及第二氧化硅层；
在所述层堆叠之上形成包括从中穿过的开口的图案化刻蚀掩模层；以及
通过使用各向同性刻蚀工艺各向同性刻蚀所述第二氧化硅层、所述氮化硅层以及所述第一氧化硅层的部分来形成延伸穿过所述层堆叠并向下延伸到所述导电材料部分的顶表面的通孔空腔，在所述各向同性刻蚀工艺中所述氮化硅层的刻蚀速率介于所述第一氧化硅层的刻蚀速率的1/10倍到所述第一氧化硅层的所述刻蚀速率的1/2倍范围内。
2.根据权利要求1所述的图案化的氧化硅-氮化硅-氧化硅堆迭的制作方法，其中所述各向同性刻蚀工艺包括使用缓冲氧化物刻蚀溶液的湿法刻蚀工艺，所述缓冲氧化物刻蚀溶液包括水中的40％NH4F对水中的49％HF的n:1体积比混合物，n介于3到12范围内。
3.根据权利要求1所述的图案化的氧化硅-氮化硅-氧化硅堆迭的制作方法，其中所述氮化硅层是通过化学气相沉积形成，在化学气相沉积中硅前体气体以及氮前体气体组合而形成氮化硅材料。
4.根据权利要求1所述的图案化的氧化硅-氮化硅-氧化硅堆迭的制作方法，其中所述各向同性刻蚀工艺包括：
第一步骤，在所述第一步骤中通过所述图案化刻蚀掩模层下面的底切口来各向同性刻蚀所述第二氧化硅层的材料，同时所述第二氧化硅层的剩余部分覆盖所述图案化刻蚀掩模层下面的所述氮化硅层；
第二步骤，在所述第二步骤中以比所述第二氧化硅层的刻蚀速率低的刻蚀速率来刻蚀所述氮化硅层的材料，同时穿过所述氮化硅层形成直锥形侧壁，且所述氮化硅层的剩余部分覆盖所述图案化刻蚀掩模层下面的所述第一氧化硅层；以及
第三步骤，在所述第三步骤中刻蚀所述第一氧化硅层的材料以及所述第二氧化硅层的材料同时形成凹的表面，且刻蚀所述氮化硅层的所述材料同时所述直锥形侧壁横向向外移动，而不形成凹的表面。
5.根据权利要求1所述图案化的氧化硅-氮化硅-氧化硅堆迭的的制作方法，其中：
所述导电材料部分包含选自金属材料以及透明导电氧化物材料的材料；
所述第一氧化硅层具有介于100nm到1,000nm范围内的第一厚度；
所述氮化硅层具有介于50nm到500nm范围内的第二厚度；且
所述第二氧化硅层具有介于50nm到500nm范围内的第三厚度。
6.一种对氧化硅-氮化硅-氧化硅堆迭进行图案化的方法，包括：
在衬底上的导电材料部分之上形成包括第一氧化硅层、氮化硅层以及第二氧化硅层的层堆叠；
在所述层堆叠之上形成包括从中穿过的开口的图案化刻蚀掩模层；以及
通过在使用缓冲氧化物刻蚀溶液的单一湿法刻蚀工艺期间各向同性刻蚀所述第二氧化硅层、所述氮化硅层以及所述第一氧化硅层的部分，形成延伸穿过所述层堆叠并向下延伸到所述导电材料部分的顶表面的通孔空腔，所述缓冲氧化物刻蚀溶液包括水中的40％NH4F对水中的49％HF的n:1体积比混合物，n介于3到12范围内。
7.根据权利要求6所述的方法，其中在所述单一湿法刻蚀工艺期间，所述氮化硅层的刻蚀速率介于所述第一氧化硅层的刻蚀速率的1/10倍到所述第一氧化硅层的所述刻蚀速率的1/2倍范围内。
8.一种图案化的氧化硅-氮化硅-氧化硅堆迭，包括：
导电材料部分，位于衬底上；
层堆叠，从底部到顶部包括第一氧化硅层、在632.8nm波长下具有介于1.88到1.95范围内的折射率的氮化硅层以及第二氧化硅层且位于所述导电材料部分之上；以及
延伸穿过所述层堆叠的通孔空腔，其中所述通孔空腔的侧壁包括所述第一氧化硅层的邻接所述导电材料部分的顶表面的第一凹侧壁、所述氮化硅层的邻接所述第一凹侧壁的相应顶端的直锥形侧壁以及所述第二氧化硅层的邻接所述直锥形侧壁的相应顶端的第二凹侧壁，使得所述通孔空腔的宽度随着距所述导电材料部分的水平顶表面的垂直距离而严格增加。
9.根据权利要求8所述的图案化的氧化硅-氮化硅-氧化硅堆迭，其中所述氮化硅层的所述直锥形侧壁相对于与所述导电材料部分的顶表面垂直的垂直方向具有介于72度到85度范围内的锥角。
10.根据权利要求8所述的图案化的氧化硅-氮化硅-氧化硅堆迭，其中：
所述衬底具有介于10微米到3mm范围内的厚度；
所述第一氧化硅层具有介于100nm到1,000nm范围内的厚度；
所述氮化硅层具有介于50nm到500nm范围内的厚度；且
所述第二氧化硅层具有介于50nm到500nm范围内的厚度。
CN202010223397.6A 2019-12-16 2020-03-26 图案化氧化硅-氮化硅-氧化硅堆叠的方法及其形成结构 Pending CN112992671A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/715,094 2019-12-16
US16/715,094 US11521846B2 (en) 2019-12-16 2019-12-16 Methods for patterning a silicon oxide-silicon nitride-silicon oxide stack and structures formed by the same

Publications (1)

Publication Number Publication Date
CN112992671A true CN112992671A (zh) 2021-06-18

Family

ID=76085126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010223397.6A Pending CN112992671A (zh) 2019-12-16 2020-03-26 图案化氧化硅-氮化硅-氧化硅堆叠的方法及其形成结构

Country Status (5)

Country Link
US (2) US11521846B2 (zh)
KR (1) KR102402913B1 (zh)
CN (1) CN112992671A (zh)
DE (1) DE102019134847A1 (zh)
TW (1) TWI781384B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11792983B2 (en) * 2020-08-28 2023-10-17 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6500768B1 (en) 2000-10-30 2002-12-31 Advance Micro Devices, Inc. Method for selective removal of ONO layer
TWI360702B (en) * 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
US7071017B2 (en) * 2003-08-01 2006-07-04 Yamaha Corporation Micro structure with interlock configuration
US6972258B2 (en) 2003-08-04 2005-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively controlling damascene CD bias
JP4799843B2 (ja) * 2003-10-17 2011-10-26 三星電子株式会社 高いエッチング選択比を有するエッチング組成物、その製造方法、これを用いた酸化膜の選択的エッチング方法、及び半導体装置の製造方法
US7230342B2 (en) 2005-08-31 2007-06-12 Atmel Corporation Registration mark within an overlap of dopant regions
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7662718B2 (en) 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
US7988875B2 (en) 2007-02-08 2011-08-02 Applied Materials, Inc. Differential etch rate control of layers deposited by chemical vapor deposition
TW201027621A (en) * 2009-01-07 2010-07-16 United Microelectronics Corp Method for fabricating a stacked film
TWI392031B (zh) 2009-11-17 2013-04-01 Excelliance Mos Corp 功率金氧半導體場效電晶體的製造方法
TWI431147B (zh) * 2010-02-04 2014-03-21 Air Prod & Chem 製備含矽膜的方法
JP6009192B2 (ja) * 2012-03-29 2016-10-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR102242963B1 (ko) 2014-05-28 2021-04-23 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9548313B2 (en) 2014-05-30 2017-01-17 Sandisk Technologies Llc Method of making a monolithic three dimensional NAND string using a select gate etch stop layer
US10032772B2 (en) * 2016-09-19 2018-07-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits with high voltage devices and methods for producing the same
US10607850B2 (en) 2016-12-30 2020-03-31 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures
US11075084B2 (en) 2017-08-31 2021-07-27 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Chemistries for etching multi-stacked layers

Also Published As

Publication number Publication date
US20220351959A1 (en) 2022-11-03
TWI781384B (zh) 2022-10-21
US20210183641A1 (en) 2021-06-17
DE102019134847A1 (de) 2021-06-17
TW202125592A (zh) 2021-07-01
US11521846B2 (en) 2022-12-06
KR20210077569A (ko) 2021-06-25
KR102402913B1 (ko) 2022-05-27

Similar Documents

Publication Publication Date Title
US7498647B2 (en) Packaged microelectronic imagers and methods of packaging microelectronic imagers
EP2634795A1 (en) Process for manufacture of through-type wiring substrate, and through-type wiring substrate
US20110089539A1 (en) Packaged microelectronic imagers and methods of packaging microelectronic imagers
TWI394211B (zh) 半導體製程方法
US20120225563A1 (en) Etching liquid for etching silicon substrate rear surface in through silicon via process and method for manufacturing semiconductor chip having through silicon via using the etching liquid
JP2015029011A (ja) 固体撮像装置およびその製造方法、並びに電子機器
US20220262845A1 (en) Lens structure configured to increase quantum efficiency of image sensor
KR100654051B1 (ko) Ｃｍｏｓ 이미지 센서의 제조방법
US20190025514A1 (en) Adhesion Promoter Apparatus and Method
US20220351959A1 (en) Methods for patterning a silicon oxide-silicon nitride-silicon oxide stack and structures formed by the same
US20240087988A1 (en) Through-substrate-via with reentrant profile
US9124822B2 (en) Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus
TW202131471A (zh) 半導體裝置及其形成方法
Lesser et al. Bump-bonded back-illuminated CCDs
KR100478483B1 (ko) 반도체 소자의 제조 방법
JP2008198638A (ja) 半導体装置の製造方法
US11989966B2 (en) Semiconductor devices and methods for forming the same
JP3664997B2 (ja) 半導体装置及びその製造方法
TWI718665B (zh) 半導體裝置及其製造方法
KR100980096B1 (ko) 다이싱 공정을 이용한 집적소자의 웨이퍼 레벨 칩 사이즈패키지 및 그 제조방법
JP2005175072A (ja) 固体撮像装置とその製造方法
KR101851057B1 (ko) 유전체 도파관을 포함하는 반도체 구조물 및 그 형성방법
KR20100073423A (ko) 반도체 소자의 식각 방법 및 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination