TWI718665B - 半導體裝置及其製造方法 - Google Patents

Abstract

一種半導體裝置的製造方法，其包含提供具有導電墊於其上的基底；在基底上方形成透明結構，其中透明結構包含複數個準直柱鄰近導電墊；在這些準直柱和導電墊上方形成遮光結構；執行切割製程以移除位於導電墊正上方的一或多個材料且留下覆蓋導電墊的剩餘材料，其中一或多個材料包含遮光結構的一部分；以及執行蝕刻製程以移除剩餘材料以露出導電墊。

Description

半導體裝置及其製造方法

本發明是關於半導體製造技術，特別是有關於具有準直柱的半導體裝置及其製造方法。

半導體裝置包含基底以及設置於基底上方的電路組件，並且已經廣泛地用於各種電子產品，例如個人電腦、行動電話、數位相機及其他電子設備。半導體裝置的演進正持續影響及改善人類的生活方式。

隨著科技發展，在電子產品設置生物辨識裝置已逐漸成為趨勢，其可用於辨識臉部、聲音、虹膜、視網膜、靜脈及/或指紋等生物特徵。指紋辨識技術由於其方便性和獨特性，已成為目前常見的生物辨識方式之一。

然而，現有的指紋辨識裝置的製造方法雖大致符合需求，但並非在每個方面皆令人滿意，仍需進一步改良，以提升產品的良率及可靠度。

根據本發明的一些實施例，提供半導體裝置的製造方法。此方法包含提供具有導電墊於其上的基底；在基底上方形成透明結構，其中透明結構包含複數個準直柱鄰近導電墊；在這些準直柱和導電墊上方形成遮光結構；執行切割製程以移除位於導電墊正上方的一或多個材料且留下覆蓋導電墊的剩餘材料，其中一或多個材料包含遮光結構的一部分；以及執行蝕刻製程以移除剩餘材料以露出導電墊。

在一些實施例中，剩餘材料的厚度在10微米至60微米的範圍。

在一些實施例中，剩餘材料為遮光結構。

在一些實施例中，透明結構更包含一塊體部分位於導電墊上方，且移除一或多個材料更包含移除塊體部分的一部分。

在一些實施例中，剩餘材料為塊體部分的另一部分。

在一些實施例中，此方法更包含在形成透明結構之前，在導電墊上方形成一保護層，且在形成透明結構之後，透明結構的塊體部分覆蓋保護層。

在一些實施例中，剩餘材料為保護層。

在一些實施例中，基底具有一切割道，且保護層的一側壁對齊切割道。

在一些實施例中，塊體部分覆蓋保護層的頂表面和側壁，使得保護層與遮光結構隔開。

在一些實施例中，保護層包含蠟、水膠、光阻材料或前述之組合。

在一些實施例中，在切割製程之後，遮光結構具有一階梯狀側壁，且階梯狀側壁鄰近導電墊，其中階梯狀側壁具有上側壁和下側壁。

在一些實施例中，階梯狀側壁的上側壁與這些準直柱的距離大於階梯狀側壁的下側壁與這些準直柱的距離。

在一些實施例中，階梯狀側壁的上側壁與這些準直柱的距離小於階梯狀側壁的下側壁與這些準直柱的距離。

在一些實施例中，此方法更包含在形成遮光結構之前，在導電墊上方形成一保護層，且剩餘材料為保護層。

根據本發明的一些實施例，提供半導體裝置。此半導體裝置包含導電墊，設置於基底上；複數個透明準直柱，設置於基底上且鄰近導電墊；以及遮光結構，設置於這些透明準直柱之間以及這些透明準直柱與導電墊之間，且遮光結構具有階梯狀側壁鄰近導電墊，其中階梯狀側壁具有遠離基底之上側壁和鄰近基底之下側壁。

在一些實施例中，階梯狀側壁的上側壁與這些透明準直柱的距離大於階梯狀側壁的下側壁與這些透明準直柱的距離。

在一些實施例中，階梯狀側壁的上側壁與這些透明準直柱的距離小於階梯狀側壁的下側壁與這些透明準直柱的距離。

在一些實施例中，階梯狀側壁的下側壁的長度小於這些透明準直柱的高度。

在一些實施例中，這些透明準直柱包含光固化材料、熱固化材料或前述之組合。

在一些實施例中，這些透明準直柱的高度在10微米至500微米的範圍。

以下概述一些實施例，以使得本發明所屬技術領域中具有通常知識者可以更容易理解本發明。然而，這些實施例只是範例，並非用於限制本發明。可以理解的是，本發明所屬技術領域中具有通常知識者可以根據需求，調整以下描述的實施例，例如改變製程順序及/或包含比在此描述的更多或更少步驟，並且這些調整並未超出本發明的範圍。

此外，可以在以下敘述的實施例的基礎上添加其他元件。舉例來說，「在第一元件上形成第二元件」的描述可能包含第一元件與第二元件直接接觸的實施例，也可能包含第一元件與第二元件之間具有其他元件，使得第一元件與第二元件不直接接觸的實施例，並且第一元件與第二元件的上下關係可能隨著裝置在不同方位操作或使用而改變。另外，本發明可能在不同的實施例中重複參考數字及/或字母，此重複是為了簡化和清楚，而非用以表示所討論的不同實施例之間的關係。

以下根據本發明的一些實施例，描述半導體裝置及其製造方法，且特別適用於具有準直柱的半導體裝置。本發明提供之半導體裝置的製造方法可以在切割製程期間保護導電墊，以避免導電墊受損，並且可以移除殘留在導電墊的表面的材料，避免影響電性連接，進而提升半導體裝置的良率。

第1A～1D圖是根據一些實施例繪示在製造半導體裝置100的各個階段之剖面示意圖。本發明之半導體裝置100的製造方法係適用於製作有導電墊104的基底102上，例如是一矽晶圓，其上方可以形成任何所需的半導體元件，例如金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、電阻、邏輯元件或類似的半導體元件，不過此處為了簡化圖式，僅以平整的基底102表示之。在本發明的敘述中，用語「基底」包含半導體晶圓上已形成的元件與覆蓋在晶圓上的各種塗層。

如第1A圖所示，半導體裝置100包含基底102。基底102可以使用任何適用於半導體裝置100的基底材料。舉例來說，基底102可以是塊體(bulk)半導體基底或包含由不同材料形成的複合基底，並且可以將基底102摻雜(例如使用p型摻質或n型摻質)或不摻雜。在一些實施例中，基底102可以包含元素半導體基底、化合物半導體基底或合金半導體基底。舉例來說，基底102可以包含矽基底、鍺基底、矽鍺基底、碳化矽(silicon carbide，SiC)基底、氮化鋁(aluminum nitride，AlN)基底、氧化鋁(aluminum oxide，Al ₂O ₃)基底、氮化鎵(gallium nitride，GaN)基底、類似的材料或前述之組合。在一些實施例中，基底110可以包含絕緣體上覆半導體(emiconductor-on-insulator，SOI)基底，其係經由在絕緣層上設置半導體材料所形成。

如第1A圖所示，以虛線繪示切割道108。在後續製程中，會沿著切割道108將基底切割成想要的尺寸和形狀。

根據一些實施例，如第1A圖所示，基底102具有導電墊104設置於其上，導電墊104用於將基底102內的元件向外電性連接。在一些實施例中，導電墊104的形成可以包含在基底102上方沉積導電材料，然後對沉積的導電材料執行圖案化製程，以在基底102上方形成具有想要的形狀的導電墊104。

在一些實施例中，導電材料的沉積製程可以包含物理氣相沉積(physical vapor deposition，PVD)製程、化學氣相沉積(chemical vapor deposition，CVD)製程、電鍍(plating)製程、類似的製程或前述之組合。在一些實施例中，導電材料可以包含金屬、金屬矽化物、半導體材料、類似的材料或前述之組合。舉例來說，金屬可以是金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、類似的材料、前述之合金、前述之多層結構或前述之組合，並且半導體材料可以包含多晶矽(poly-Si)、多晶鍺(poly-Ge)、多晶矽鍺(Poly-SiGe)、類似的材料或前述之組合。

在一些實施例中，導電材料的圖案化製程可以包含形成遮罩層(未繪示)。在一些實施例中，遮罩層可以包含光阻，例如正型光阻(positive photoresist)或負型光阻(negative photoresist)。在另一些實施例中，遮罩層可以包含硬遮罩，例如氧化矽(silicon oxide，SiO ₂)、氮化矽(silicon nitride，SiN)、氮氧化矽(silicon oxynitride，SiON)、碳化矽(silicon carbide，SiC)、氮碳化矽(silicon carbonitride，SiCN)、類似的材料或前述之組合。在一些實施例中，遮罩層的形成可以包含旋轉塗佈(spin-on coating)、化學氣相沉積(CVD)、原子層沉積(atomic layer deposition，ALD)、類似的沉積製程或前述之組合。可以形成一或多層遮罩層。然後可以藉由合適的製程將遮罩層圖案化，例如光微影(photolithography)製程。舉例來說，光微影製程可以包含遮罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure baking，PEB)、顯影(developing)、其他合適的製程或前述之組合。

接著可以藉由蝕刻製程和圖案化的遮罩層蝕刻導電材料。在一些實施例中，蝕刻製程可以包含乾式蝕刻製程、濕式蝕刻製程或前述之組合。舉例來說，蝕刻製程可以包含反應性離子蝕刻(Reactive Ion Etch，RIE)、感應耦合式電漿(Inductively-Coupled Plasma，ICP)蝕刻、中子束蝕刻(Neutral Beam Etch，NBE)、電子迴旋共振式(Electron Cyclotron Resonance，ERC)蝕刻、類似的蝕刻製程或前述之組合。

然後根據一些實施例，可以在導電墊104上方形成絕緣材料103，以保護導電墊104免於後續製程期間可能造成的損傷。在一些實施例中，絕緣材料103可以包含介電材料，例如氧化矽、氮化矽、氮氧化矽、低介電常數(low-k)介電材料、類似的材料或前述之組合。絕緣材料103的形成可以包含沉積製程，例如化學氣相沉積製程、原子層沉積製程、旋轉塗佈製程、可流動式化學氣相沉積製程(Flowable Chemical Vapor Deposition，FCVD)、類似的沉積製程或前述之組合。

然後根據一些實施例，可以藉由例如化學機械研磨(chemical mechanical polishing，CMP)製程將絕緣材料103薄化或平坦化，以形成具有想要的厚度和頂表面的絕緣材料103。接著可以蝕刻出絕緣材料103的開口以露出下方的導電墊104。在一些實施例中，絕緣材料103的蝕刻可以包含在絕緣材料103上方形成圖案化遮罩層(未繪示)，然後蝕刻被圖案化遮罩層露出的一部分的絕緣材料103，以移除這部分的絕緣材料103。圖案化遮罩層的材料和形成方法以及蝕刻製程的範例如前所述，故不再贅述。在一些實施例中，開口的寬度對導電墊104的寬度的比值在約1:1至約1:2的範圍，例如約1:1。

雖然在第1A圖中，絕緣材料103覆蓋導電墊104的頂表面，但本發明不限於此。舉例來說，可以藉由薄化製程使得絕緣材料103的頂表面與導電墊104的頂表面大致上共平面，以露出整個導電墊104的頂表面。此外，絕緣材料103是可選的(optional)。在一些實施例中，可以不形成絕緣材料103，並且露出導電墊104的頂表面和側壁。

然後根據一些實施例，在基底102上方形成透明結構，其中透明結構包含複數個透明準直柱109鄰近導電墊104，這些透明準直柱109分別對應至底下的複數個像素(未繪示)，以保護這些像素不受到後續製程的影響。透明準直柱109又可簡稱為準直柱。

在一些實施例中，透明準直柱109的材料可以包含例如玻璃或透明樹脂的透明材料，其對約200奈米至約1200奈米的波長下的光穿透率可以大於約70%，例如對約300奈米至約1100奈米的波長下的光穿透率大於約90%。透明準直柱109的材料可以包含光固化(light-curable)材料、熱固化(thermosetting)材料或前述之組合。舉例來說，透明準直柱109可以包含聚甲基丙烯酸甲酯(poly(methyl methacrylate)，PMMA)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚碳酸酯(Polycarbonate，PC)、全氟環丁基(perfluorocyclobutyl，PFCB)聚合物、聚醯亞胺(Polyimide，PI)、壓克力樹脂、環氧樹脂(Epoxy resins)、聚丙烯(Polypropylene，PP)、聚乙烯(polyethylene，PE)、聚苯乙烯(Polystyrene，PS)、聚氯乙烯(Polyvinyl chloride，PVC)、其他合適的材料或前述之組合。

在一些實施例中，透明準直柱109的形成可以藉由旋轉塗佈(spin-coating)製程、鑄模(casting)、棒狀塗佈(bar coating)、刮刀塗佈(blade coating)、滾筒塗佈(roller coating)、線棒塗佈(wire bar coating)、浸漬塗佈(dip coating)、化學氣相沉積(CVD)製程、其他合適的製程或前述之組合。

然後可以藉由合適的製程將透明準直柱109的材料圖案化，使其形成具有想要的形狀。在一些實施例中，透明準直柱109從上視圖觀之可以包含圓形、矩形、多邊形、類似的形狀或前述之組合，並且可以排列成陣列(array)。

在一些實施例中，透明準直柱109的高度可以在約10微米(micrometer，µm)至約500微米的範圍，或者可以在約50微米至約300微米的範圍，例如約60微米至約100微米。這些透明準直柱109的頂表面大致上彼此對齊。在一些實施例中，透明準直柱109的高寬比(aspect ratio)在約2至約30的範圍，例如可為約5、約10、約15或約20。在此高寬比範圍內，可以減少透明準直柱109變形或倒塌的可能性，同時可以使半導體裝置100具有良好的靈敏度。

然後根據一些實施例，如第1B圖所示，在透明準直柱109和導電墊104上方形成遮光結構112，且遮光結構112位於這些透明準直柱109之間，使光線能準確到達透明準直柱109各自對應的像素。

在一些實施例中，遮光結構112可以包含遮光材料，例如樹脂遮光材料，其對約200奈米至約1200奈米的波長下的光穿透率小於約1%，例如對約300奈米至約1100奈米的波長下的光穿透率小於約0.8%。在一些實施例中，遮光結構112的材料可以包含光阻材料(例如黑光阻)、油墨(例如黑色油墨)、模制化合物(molding compound，例如黑色模制化合物)、防焊材料(solder mask，例如黑色防焊材料)、環氧樹脂黑色高分子材料、其他合適的材料或前述之組合。在一些實施例中，遮光結構112的材料可以包含光固化材料、熱固化材料或前述之組合。

然後根據一些實施例，如第1C圖所示，對遮光結構112執行切割製程，以移除位於導電墊104正上方的遮光結構112的一部分，並且留下覆蓋導電墊104的另一部分的遮光結構112。在一些實施例中，切割製程可以包含雷射切割、離子束(ion beam)切割、線切割(wire saw)、任何合適的切割技術或前述之組合。

在切割製程之後形成開口114。雖然在第1C圖中，開口114具有大致上垂直的側壁和大致上平坦的底表面，但本發明不限於此。舉例來說，開口114可以具有傾斜的側壁、下凹的底表面或其他形狀。

然後如第1D圖所示，經由開口114對導電墊104正上方的遮光結構112的剩餘部分執行蝕刻製程，以形成開口114’並露出導電墊104。在一些實施例中，蝕刻製程可以包含乾式蝕刻製程、濕式蝕刻製程或前述之組合。舉例來說，乾式蝕刻製程可以包含反應性離子蝕刻(RIE)、感應耦合式電漿(ICP)蝕刻、中子束蝕刻(NBE)、電子迴旋共振式(ERC)蝕刻、類似的蝕刻製程或前述之組合。舉例來說，濕式蝕刻製程可以使用例如氫氟酸(hydrofluoric acid，HF)、氫氧化銨(ammonium hydroxide，NH ₄OH)、任何合適的蝕刻劑或前述之組合。在一些實施例中，遮光結構112的材料包含環氧樹脂，其可以藉由乾式蝕刻製程進行蝕刻。

根據一些實施例，為了移除導電墊104正上方的材料，相較於僅使用切割製程的一些實施例而言，使用蝕刻製程不會對導電墊104造成損傷。另一方面，為了避免切割製程損傷導電墊104，僅使用切割製程的一些實施例可能會在導電墊104上殘留材料，而蝕刻製程由於不會傷害導電墊104，因此可以完全去除殘留的材料，進而提升半導體裝置100的可靠度。

在蝕刻製程之後形成開口114’。在一些實施例中，開口114’露出切割道108，以在後續切割基底102的製程期間，可以準確地沿著切割道108進行切割製程，提升半導體裝置100的良率。雖然在第1D圖中，開口114’具有大致上垂直的側壁，但本發明不限於此。舉例來說，開口114’可以具有傾斜的側壁或其他形狀。

在上述的實施例中，對導電墊104正上方的遮光材料112執行切割製程和蝕刻製程，其中切割製程可以快速移除遮光材料112位於導電墊104上的主要部分的一部分，然後蝕刻製程可以完全去除導電墊104上剩餘的遮光材料112以露出導電墊104。此剩餘部分可以在切割製程期間保護導電墊104，避免導電墊104受損。蝕刻製程可以清除殘留於導電墊104上的遮光材料112而不損傷導電墊104的表面。此剩餘部分的厚度可以在約10微米至約60微米的範圍，例如約15微米至約25微米。在前述的厚度範圍下，剩餘部分具有足夠的厚度以在切割製程期間有效保護導電墊104，同時不會因為厚度太厚，造成蝕刻所需的時間太長。在一些實施例中，切割製程移除的部分的厚度對蝕刻製程移除的部分的厚度的比值在約10:1至約2:1。

第2A～2D圖是根據另一些實施例繪示在製造半導體裝置200的各個階段之剖面示意圖。第2A～2D圖與第1A～1D圖以相同符號描述相同元件，並且這些元件的形成方式和材料如前所述，故不再贅述。相較於第1A～1D圖的實施例而言，以下的實施例將增設額外的元件，例如塊體部分110，其使用較容易被蝕刻的材料，以縮短製程時間。

如第2A圖所示，半導體裝置200於導電墊104上方更設有塊體部分110。在一些實施例中，塊體部分110的材料和形成方式可以選用透明準直柱109的材料和形成方式，並且塊體部分110可以和透明準直柱109在同一步驟中形成，但本發明不限於此。舉例來說，塊體部分110可以使用與透明準直柱109不同的材料及/或形成方式，此時，塊體部分110和透明準直柱109可以具有不同的高度，並且塊體部分110可以在透明準直柱109之前、期間或之後形成。在一些實施例中，塊體部分110的材料可以不同於透明準直柱109的材料，例如塊體部分110的材料是光阻材料，且透明準直柱109的材料是透明樹脂。

在一些實施例中，塊體部分110覆蓋切割道108，且塊體部分110的側壁可以大致上對齊切割道108，但本發明不限於此。舉例來說，塊體部分110的側壁可以在切割道108的外側或內部。

然後根據一些實施例，如第2B圖所示，在塊體部分110和透明準直柱109上方形成遮光結構112，其中遮光結構112形成於透明準直柱109之間以及塊體部分110和透明準直柱109之間。遮光結構112的材料和形成方式的範例如前所述，故不再贅述。

然後根據一些實施例，如第2C圖所示，對遮光結構112和塊體部分110執行切割製程，以移除位於導電墊104正上方的遮光結構112和塊體部分110的一部分，並且留下覆蓋導電墊104的另一部分的塊體部分110。在一些實施例中，切割製程可以包含雷射切割、離子束切割、線切割、任何合適的切割技術或前述之組合。

在切割製程之後形成開口114。雖然在第1C圖中，開口114具有大致上垂直的側壁和大致上平坦的底表面，且開口114的兩側壁皆位於塊體部分110的兩側壁之外，但本發明不限於此。舉例來說，開口114可以具有傾斜的側壁、下凹的底表面或其他形狀。

然後根據一些實施例，如第2D圖所示，經由開口114對塊體部分110的剩餘部分執行蝕刻製程以形成開口114’並露出導電墊104。在一些實施例中，蝕刻製程可以包含乾式蝕刻製程、濕式蝕刻製程或前述之組合。舉例來說，乾式蝕刻製程可以包含反應性離子蝕刻(RIE)、感應耦合式電漿(ICP)蝕刻、中子束蝕刻(NBE)、電子迴旋共振式(ERC)蝕刻、類似的蝕刻製程或前述之組合。舉例來說，濕式蝕刻製程可以使用例如氫氟酸(hydrofluoric acid，HF)、氫氧化銨(ammonium hydroxide，NH ₄OH)、任何合適的蝕刻劑或前述之組合。在一些實施例中，塊體部分110的材料包含環氧樹脂，其可以藉由濕式蝕刻製程進行蝕刻。

遮光結構112具有階梯狀側壁鄰近導電墊104，其中階梯狀側壁具有遠離基底102的上側壁115和115’以及鄰近基底102的下側壁113和113’。如第2D圖所示，階梯狀側壁的上側壁115與透明準直柱109的距離小於階梯狀側壁的下側壁113與透明準直柱109的距離，但本發明不限於此。舉例來說，階梯狀側壁的上側壁115與透明準直柱109的距離可以大於或大致上等於階梯狀側壁的下側壁113與透明準直柱109的距離。

在移除塊體部分110的剩餘部分之後形成開口114’，其露出切割道108。根據一些實施例，塊體部分110可以覆蓋切割道108，並且在移除塊體部分110之後，可以露出切割道108，以準確地沿著切割道108進行切割製程，提升半導體裝置200的良率。如第2A～2C圖所示，塊體部分110的一側壁大致上對齊切割道108，因此階梯狀側壁的下側壁113’也大致上對齊切割道108。

在上述實施例中，對導電墊104正上方的塊體部分110和遮光材料112執行切割製程和蝕刻製程，其中切割製程可以快速移除塊體部分110的一部分和遮光材料112的一部分，然後蝕刻製程可以蝕刻塊體部分110的剩餘部分以露出導電墊104。塊體部分110的剩餘部分可以在切割製程期間保護導電墊104，避免導電墊104受損。蝕刻製程可以清除塊體部分110的剩餘部分而不損傷導電墊104的表面。在一些實施例中，塊體部分110的剩餘部分的厚度可以在約10微米至約60微米的範圍，例如約15微米至約25微米。在前述的厚度範圍下，塊體部分110的剩餘部分可以在切割製程期間有效保護導電墊104，同時不會因為厚度太厚，造成蝕刻所需的時間太長。

此外，塊體部分110和遮光結構112可以選用具有不同蝕刻速率的材料，以在蝕刻塊體部分110的剩餘部分期間大致上不蝕刻遮光結構112，使得蝕刻製程之後的遮光結構112容易具有想要的側壁形狀。此外，相較於遮光結構112的材料，塊體部分110可以選用容易被蝕刻的材料，以縮短蝕刻製程所需的時間。

第3A～3B圖是根據又一些實施例繪示在製造半導體裝置300的各個階段之剖面示意圖。第3A～3B圖與第1A～1D圖以相同符號描述相同元件，並且這些元件的形成方式和材料如前所述，故不再贅述。

第3A圖接續第2B圖的製程步驟。可以調整切割製程，使得開口114的兩側壁位於塊體部分110的剩餘部分內，以使得遮光結構112具有想要的側壁形狀。如第3A圖所示，塊體部分110的一側壁大致上對齊切割道108，因此階梯狀側壁的下側壁113’也大致上對齊切割道108，但本發明不限於此。舉例來說，可以使階梯狀側壁的上側壁115’大致上對齊切割道108。

然後根據一些實施例，如第3B圖所示，經由開口114對導電墊104正上方的塊體部分110的剩餘部分執行蝕刻製程以形成開口114’並露出導電墊104。蝕刻製程的範例如前所述，故不再贅述。在蝕刻製程之後，遮光結構112具有階梯狀側壁鄰近導電墊104，其中階梯狀側壁具有遠離基底102的上側壁115和115’以及鄰近基底102的下側壁113和113’。如第3B圖所示，階梯狀側壁的上側壁115與透明準直柱109的距離大於階梯狀側壁的下側壁113與透明準直柱109的距離。

第4A～4E圖是根據一些實施例繪示在製造半導體裝置400的各個階段之剖面示意圖。第4A～4E圖與第1A～1D圖以相同符號描述相同元件，並且這些元件的形成方式和材料如前所述，故不再贅述。相較於第1A～1D圖的實施例而言，以下的實施例將增設額外的元件，例如保護層106，其使用較容易被蝕刻的材料，以縮短製程時間。

雖然在前述的實施例中，絕緣材料103的開口大致上露出導電墊104的中間部分，但本發明不限於此，可以調整導電墊104、絕緣材料103和絕緣材料103的開口的位置。在一些實施例中，如第4A圖所示，開口的側壁可以大致上對齊導電墊104的側壁。

如第4A圖所示，在導電墊104上方形成保護層106。在一些實施例中，保護層106覆蓋切割道108且保護層106的側壁大致上對齊切割道108。保護層106可以包含與導電墊104的材料具有不同蝕刻選擇比的材料，例如蠟、水膠(hydrogel)、光阻材料、類似的材料或前述之組合。可以使用任何合適的方式形成保護層106，例如旋轉塗佈製程。在一些實施例中，保護層106的厚度可以在約10微米至約60微米的範圍，例如約15微米至約25微米。在前述的厚度範圍下，保護層106可以在切割製程期間有效保護導電墊104，同時不會因為厚度太厚，造成蝕刻所需的時間太長。

然後根據一些實施例，如第4B圖所示，在基底102上方形成透明結構，其中透明結構包含複數個透明準直柱109和塊體部分110。透明準直柱109的材料和形成方式與塊體部分110的材料和形成方式的範例如前所述，故不再贅述。

如第4B圖所示，塊體部分110覆蓋保護層106的頂表面和兩側壁，但本發明不限於此。舉例來說，在一些實施例中，塊體部分110的底表面可以小於或大致上等於保護層106的頂表面，使得塊體部分110僅覆蓋保護層106的頂表面的一部分，而不接觸保護層106的兩側壁。或者在另一些實施例中，可以不形成塊體部分110，使得保護層106保持露出。

然後如第4C圖所示，在透明準直柱109和塊體部分110上方形成遮光結構112，其中遮光結構112形成於透明準直柱109之間以及塊體部分110和透明準直柱109之間。遮光結構112的材料和形成方式的範例如前所述，故不再贅述。在不形成塊體部分110的實施例中，在透明準直柱109和保護層106上方形成遮光結構112，且遮光結構112直接接觸保護層106。

然後如第4D圖所示，執行切割製程以移除位於導電墊104正上方的遮光結構112的一部分和塊體部分110的一部分，以形成開口114並且留下覆蓋導電墊104的保護層106。切割製程的範例如前所述，故不再贅述。

雖然在第4D圖中，開口114的側壁大致上對齊保護層106的側壁，使得開口114的底表面面積大致上等於保護層106的頂表面面積，但本發明不限於此。舉例來說，開口114的側壁可以大致上對齊塊體部分110的側壁或位於塊體部分110的側壁和保護層106的側壁之間。

如第4D圖所示，遮光結構112具有階梯狀側壁鄰近導電墊104，其中階梯狀側壁具有遠離基底102的上側壁115和115’以及鄰近基底102的下側壁113和113’，並且階梯狀側壁的上側壁115與透明準直柱109的距離大於階梯狀側壁的下側壁113與透明準直柱109的距離。可以調整切割製程以形成具有不同形狀的側壁。

然後根據一些實施例，如第4E圖所示，執行蝕刻製程以移除保護層106，並且形成開口114’以露出導電墊104。在一些實施例中，蝕刻製程可以包含乾式蝕刻製程、濕式蝕刻製程或前述之組合。舉例來說，乾式蝕刻製程可以包含反應性離子蝕刻(RIE)、感應耦合式電漿(ICP)蝕刻、中子束蝕刻(NBE)、電子迴旋共振式(ERC)蝕刻、類似的蝕刻製程或前述之組合。舉例來說，濕式蝕刻製程可以使用例如氫氟酸(hydrofluoric acid，HF)、氫氧化銨(ammonium hydroxide，NH ₄OH)、任何合適的蝕刻劑或前述之組合。在一些實施例中，保護層106的材料包含環氧樹脂，其可以藉由濕式蝕刻製程進行蝕刻。

在一些實施例中，蝕刻製程僅移除保護層106而不移除塊體部分110的剩餘部分，但本發明不限於此。在另一些實施例中，可以藉由另一蝕刻製程或者藉由移除保護層106的蝕刻製程，在移除保護層106之前、期間或之後移除塊體部分110的剩餘部分。

根據一些實施例，如第4E圖所示，開口114’露出切割道108，以準確地沿著切割道108進行切割製程，提升半導體裝置400的良率。

在上述實施例中，在導電墊104上方設置保護層106以及位於保護層106上方的塊體部分110和遮光材料112，然後對塊體部分110和遮光材料112執行切割製程，並且對保護層106執行蝕刻製程。切割製程可以快速移除塊體部分110的一部分和遮光材料112的一部分，並且保護層106可以在切割製程期間保護導電墊104，避免導電墊104受損。蝕刻製程可以清除保護層106而不損傷導電墊104的表面。

此外，保護層106可以包含容易移除的材料，以減少蝕刻製程所需的時間。另外，保護層106可以包含與周圍的材料具有不同蝕刻選擇比的材料，以減少蝕刻製程對周圍的材料的損害，提升半導體裝置400的良率。

綜上所述，本發明對導電墊正上方的材料執行切割製程和蝕刻製程以露出導電墊，其中切割製程可以快速移除大部分的材料，並且留下一剩餘材料覆蓋導電墊，以避免切割製程損傷導電墊。然後藉由蝕刻製程移除此剩餘材料，其中蝕刻製程可以有效地移除此剩餘材料而不損傷導電墊。因此，本發明可以提升導電墊的品質，進而提升半導體裝置的良率。

此外，本發明的一些實施例選擇覆蓋導電墊的材料並且調整其厚度，使得覆蓋導電墊的材料可以有效地保護導電墊，同時不造成蝕刻製程所需的時間太長。

雖然本發明已以多個實施例描述如上，但這些實施例並非用於限定本發明。本發明所屬技術領域中具有通常知識者應可理解，他們能以本發明實施例為基礎，做各式各樣的改變、取代和替換，以達到與在此描述的多個實施例相同的目的及/或優點。本發明所屬技術領域中具有通常知識者也可理解，此類修改或設計並未悖離本發明的精神和範圍。因此，本發明之保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300、400:半導體裝置 102:基板 103:絕緣材料 104:導電墊 106:保護層 108:切割道 109:透明準直柱 110:塊體部分 112:遮光結構 113、113’:下側壁 114、114’:開口 115、115’:上側壁

以下將配合所附圖式詳述本發明之實施例。應注意的是，依據產業上的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明的特徵。 第1A～1D圖是根據一些實施例繪示在製造半導體裝置的各個階段之剖面示意圖。 第2A～2D圖是根據另一些實施例繪示在製造半導體裝置的各個階段之剖面示意圖。 第3A～3B圖是根據又一些實施例繪示在製造半導體裝置的各個階段之剖面示意圖。 第4A～4E圖是根據再一些實施例繪示在製造半導體裝置的各個階段之剖面示意圖。

102:基板

103:絕緣材料

104:導電墊

108:切割道

109:透明準直柱

112:遮光結構

113、113’:下側壁

114’:開口

115、115’:上側壁

200:半導體裝置

Claims (20)

1. 一種半導體裝置的製造方法，包括： 提供具有一導電墊於其上的一基底； 在該基底上方形成一透明結構，其中該透明結構包括複數個準直柱鄰近該導電墊； 在該些準直柱和該導電墊上方形成一遮光結構； 執行一切割製程以移除位於該導電墊正上方的一或多個材料且留下覆蓋該導電墊的一剩餘材料，其中該一或多個材料包括該遮光結構的一部分；以及 執行一蝕刻製程以移除該剩餘材料以露出該導電墊。
2. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該剩餘材料的厚度在10微米至60微米的範圍。
3. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該剩餘材料為該遮光結構。
4. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該透明結構更包括一塊體部分位於該導電墊上方，且移除該一或多個材料更包括移除該塊體部分的一部分。
5. 如申請專利範圍第4項所述之半導體裝置的製造方法，其中該剩餘材料為該塊體部分的另一部分。
6. 如申請專利範圍第4項所述之半導體裝置的製造方法，更包括在形成該透明結構之前，在該導電墊上方形成一保護層，且在形成該透明結構之後，該透明結構的該塊體部分覆蓋該保護層。
7. 如申請專利範圍第6項所述之半導體裝置的製造方法，其中該剩餘材料為該保護層。
8. 如申請專利範圍第6項所述之半導體裝置的製造方法，其中該基底具有一切割道，且該保護層的一側壁對齊該切割道。
9. 如申請專利範圍第8項所述之半導體裝置的製造方法，其中該塊體部分覆蓋該保護層的一頂表面和該側壁，使得該保護層與該遮光結構隔開。
10. 如申請專利範圍第6項所述之半導體裝置的製造方法，其中該保護層包括蠟、水膠、光阻材料或前述之組合。
11. 如申請專利範圍第4項所述之半導體裝置的製造方法，其中在該切割製程之後，該遮光結構具有一階梯狀側壁，且該階梯狀側壁鄰近該導電墊，其中該階梯狀側壁具有一上側壁和一下側壁。
12. 如申請專利範圍第11項所述之半導體裝置的製造方法，其中該階梯狀側壁的該上側壁與該些準直柱的距離大於該階梯狀側壁的該下側壁與該些準直柱的距離。
13. 如申請專利範圍第11項所述之半導體裝置的製造方法，其中該階梯狀側壁的該上側壁與該些準直柱的距離小於該階梯狀側壁的該下側壁與該些準直柱的距離。
14. 如申請專利範圍第1項所述之半導體裝置的製造方法，更包括在形成該遮光結構之前，在該導電墊上方形成一保護層，且該剩餘材料為該保護層。
15. 一種半導體裝置，包括：一導電墊，設置於一基底上； 複數個透明準直柱，設置於該基底上且鄰近該導電墊；以及 一遮光結構，設置於該些透明準直柱之間以及該些透明準直柱與該導電墊之間，且該遮光結構具有一階梯狀側壁鄰近該導電墊，其中該階梯狀側壁具有遠離該基底之一上側壁和鄰近該基底之一下側壁。
16. 如申請專利範圍第15項所述之半導體裝置，其中該階梯狀側壁的該上側壁與該些透明準直柱的距離大於該階梯狀側壁的該下側壁與該些透明準直柱的距離。
17. 如申請專利範圍第15項所述之半導體裝置，其中該階梯狀側壁的該上側壁與該些透明準直柱的距離小於該階梯狀側壁的該下側壁與該些透明準直柱的距離。
18. 如申請專利範圍第15項所述之半導體裝置，其中該階梯狀側壁的該下側壁的長度小於該些透明準直柱的高度。
19. 如申請專利範圍第15項所述之半導體裝置，其中該些透明準直柱包括光固化材料、熱固化材料或前述之組合。
20. 如申請專利範圍第15項所述之半導體裝置，其中該些透明準直柱的高度在10微米至500微米的範圍。

Images