TWI697949B

TWI697949B - 半導體裝置及其形成方法

Info

Publication number: TWI697949B
Application number: TW108131593A
Authority: TW
Inventors: 李新輝; 曾漢良; 林學榮; 李金政
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2019-09-03
Filing date: 2019-09-03
Publication date: 2020-07-01
Also published as: TW202111794A

Abstract

本發明實施例提供一種半導體裝置的形成方法。此方法包括提供具有切割道的基板、在基板中形成感測畫素陣列、在基板上形成複數個透光柱、以及在基板及透光柱之上形成遮光層。上述感測畫素陣列包括複數個感測畫素，且上述透光柱對應設置於感測畫素陣列之感測畫素之上。此方法更包括進行第一切割製程，以在切割道正上方形成開口，且留下覆蓋切割道的剩餘材料、以及進行蝕刻製程以去除此剩餘材料，以延伸上述開口直到露出切割道。

Description

半導體裝置及其形成方法

本發明實施例是關於半導體裝置，且特別是有關於一種光學感測結構及其形成方法。

現今的行動電子裝置(例如手機、平板電腦、筆記型電腦等)通常配備有使用者辨識系統，用以保護個人資料安全。由於每個人的指紋皆不同，因此指紋感測器是一種常見並可靠的使用者辨識系統。

市面上的指紋感測器常使用光學技術以感測使用者的指紋，這種基於光學技術的指紋感測器之光學元件可包括光準直器(light collimator)、分束器、聚焦鏡以及線性感測器等，其中使用準直器(collimator)來使入射到感測器的光線平行前進，以減少因光發散所導致之能量損失。

然而，雖然現有光學指紋感測器大致上合乎其預期目的，但並非在所有方面都完全令人滿意，仍需進一步改良，以提升產品的良率及可靠度。

本發明實施例提供一種半導體裝置。此裝置包括位於基板中的感測畫素陣列，其中感測畫素陣列包括複數個感測畫素、位於基板之上且對應設置於感測畫素陣列之感測畫素之上的複數個透光柱、以及位於基板之上且填充於透光柱之間的遮光層。遮光層之側壁與基板之邊緣共同構成階梯狀輪廓。

以下的實施例與所附的參考圖式將提供詳細的描述。

以下的揭示內容提供許多不同的實施例或範例，以展示本發明實施例的不同部件。以下將揭示本說明書各部件及其排列方式之特定範例，用以簡化本揭露敘述。當然，這些特定範例並非用於限定本揭露。例如，若是本說明書以下的發明內容敘述了將形成第一部件於第二部件之上或上方，即表示其包括了所形成之第一及第二部件是直接接觸的實施例，亦包括了尚可將附加的部件形成於上述第一及第二部件之間，則第一及第二部件為未直接接觸的實施例。此外，本揭露說明中的各式範例可能使用重複的參照符號及/或用字。這些重複符號或用字的目的在於簡化與清晰，並非用以限定各式實施例及/或所述配置之間的關係。

再者，為了方便描述圖式中一元件或部件與另一(些)元件或部件的關係，可使用空間相對用語，例如「在…之下」、「下方」、「下部」、「上方」、「上部」及諸如此類用語。除了圖式所繪示之方位外，空間相對用語亦涵蓋使用或操作中之裝置的不同方位。當裝置被轉向不同方位時(例如，旋轉90度或者其他方位)，則其中所使用的空間相對形容詞亦將依轉向後的方位來解釋。應可理解的是，於本發明實施例所述的方法之前、之中、及/或之後可提供額外的操作，且在方法的其他實施例中，可替換或省略一些所述的操作。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

此處描述示例方法及結構的一些變化。本領域具有通常知識者將可容易理解在其他實施例的範圍內可做其他的修改。雖然討論的一些方法實施例以特定順序進行，各式其他方法實施例可以另一合乎邏輯的順序進行，且可包括少於或多於此處討論的步驟。在一些圖示中，其中所示的一些組件或部件的元件符號可被省略，以避免與其他組件或部件混淆；此係為了便於描繪此些圖示。

本發明實施例提供一種半導體裝置及其形成方法，特別適用於包括光準直層的光學感測器。在本發明一些實施例中，在將晶圓切割成晶粒之前，藉由使用切割製程搭配蝕刻製程來去除覆蓋在切割道上的其他材料，以降低在晶圓切割製程期間所造成的缺陷。如此一來，即可消除在後續的可靠度測試期間發生在晶粒角落或邊緣的分層(de-lamination)問題。

第1A-1F圖係根據一些實施例，繪示出用於形成第1F圖之半導體裝置10之示例方法的各個中間階段的剖面示意圖。

第1A圖根據本發明實施例繪示出形成半導體裝置10之方法的起始步驟。如第1圖所示，提供基板100，其具有切割道102。在一實施例中，上述基板100可為矽基板、矽鍺(silicon germanium, SiGe)基板、化合物半導體(compound semiconductor)基板、塊狀半導體(bulk semiconductor)基板、絕緣體上覆半導體(semiconductor-on-insulator, SOI)基板或類似基板，其可為摻雜(例如，使用p-型或n-型摻質)或未摻雜的。一般而言，絕緣體上覆半導體基板包括形成於絕緣體上的半導體材料的膜層。舉例來說，此絕緣層可為，埋藏氧化物(buried oxide, BOX)層、氧化矽層、或類似層。提供上述絕緣層於基板上，通常是矽或玻璃基板。亦可使用其他基板，例如多層(multi-layered)或梯度(gradient)基板。在一些實施例中，半導體基板之半導體材料可包括含矽(silicon, Si)或鍺(germanium, Ge)的元素半導體；包括碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)或銻化銦(indium antimonide)的化合物(compound)半導體；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、或GaInAsP的合金半導體；或上述之組合。

在一些實施例中，基板100可包含各種隔離部件(未繪示)，用以定義主動區，並電性隔離基板100之中/之上的主動區元件。在一些實施例中，隔離部件包含淺溝槽隔離(shallow trench isolation，STI)部件、局部矽氧化(local oxidation of silicon，LOCOS)部件、其他合適的隔離部件、或上述之組合。

在一些實施例中，基板100可包含各種裝置元件。此些裝置元件並未繪示以求簡化及清晰。這些裝置元件可以包括電晶體、二極體、其他合適元件或上述之組合。舉例來說，電晶體可為金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor, MOSFET)、互補式金屬氧化物半導體(complementary metal oxide semiconductor, CMOS)電晶體、雙極性接面電晶體(bipolar junction transistors, BJT)、高壓電晶體、高頻電晶體、p-通道及/或n-通道場效電晶體(PFETs/NFETs)等等。

在一些實施例中，上述基板100可以包括各種導電元件(例如：導線或導孔)(未繪示)。舉例來說，上述導電元件可由鋁(Aluminum)、銅(Copper)、鎢(Tungsten)、其他適當之導電材料、上述之合金、或上述之組合所形成。

如第1A圖所示，以虛線繪示切割道102。在後續製程中，會沿著切割道102切割而將晶圓切割成為獨立的晶粒(die)。在一些實施例中，切割道102的寬度W1可以在約25微米(micrometer, µm)至約500微米的範圍。在一些實施例中，切割道102的寬度W1可以在約50微米至約150微米的範圍，例如約80微米。

接著，如第1A圖所示，在一些實施例中，在基板100中形成感測畫素陣列200，且上述感測畫素陣列200具有複數個感測畫素202。感測畫素202可與訊號處理電路(signal process circuitry)(未繪示)連接。在一些實施例中，感測畫素陣列200所具有之感測畫素202的數量取決於光學感測區的面積大小。每個感測畫素202可包含一或多個光偵測器(photodetector)。在一些實施例中，光偵測器可包含光電二極體，其中光電二極體可包含P型半導體層、本質層(intrinsic layer)、以及N型半導體層之三層結構的光電材料(photoelectric material)，本質層吸收光以產生出激子(exciton)，並且激子會在P型半導體層及N型半導體層的接面分成電子與電洞，進而產生電流訊號。在其他實施例中，光偵測器可也包含電荷耦合元件(charged coupling device，CCD)感測器、互補式金屬氧化物半導體(complimentary metal-oxide-semiconductor，CMOS)影像感測器、主動感測器、被動感測器、其他適合的感測器、或上述之組合。在一些實施例中，感測畫素202可藉由光偵測器將接收到的光訊號轉換成電子訊號，並透過訊號處理電路處理上述電子訊號。值得注意的是，在第1A圖所繪示之感測畫素陣列200的數量與排列方式僅為例示性的，本發明實施例並不以此為限，感測畫素202可為任何行列數目之陣列或其他的排列方式。

繼續參考第1A圖，形成設置於感測畫素陣列200之上並對應感測畫素202的複數個透光柱300。在一些實施例中，可先於基板100上毯覆性地形成透光材料層(未繪示)，以覆蓋感測畫素陣列200。在一些實施例中，上述透光材料層可以包含透光材料，其對於在300奈米至1200奈米波長範圍下的光穿透率大於約90%，從而允許部分入射光線穿過透光材料層而抵達感測畫素202。

在一些實施例中，上述透光材料層可以包含光固化材料(UV-curable material)、熱固化材料(thermosetting material)、或上述之組合。舉例來說，透光材料可包含例如聚甲基丙烯酸甲酯(poly(methyl methacrylate，PMMA)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚碳酸酯(Polycarbonate，PC)、全氟環丁基(perfluorocyclobutyl，PFCB)聚合物、聚亞醯胺(Polyimide，PI)、壓克力樹脂、環氧樹脂(Epoxy resins)、聚丙烯(Polypropylene，PP)、聚乙烯(polyethylene，PE)、聚苯乙烯(Polystyrene，PS)、聚氯乙烯(Polyvinyl chloride，PVC)、其他適當之材料、或上述之組合。可以使用旋轉塗佈法(spin-coating)、鑄模(casting)、棒狀塗佈(bar coating)、刮刀塗佈(blade coating)、滾筒塗佈(roller coating)、線棒塗佈(wire bar coating)、浸漬塗佈(dip coating)、化學氣相沉積法(CVD)、其他適合之方法、或上述之組合，以於基板100上沉積上述透光材料層。在一些實施例中，藉由上述方法所形成之透光材料層之厚度在約10至約300微米的範圍，例如可為100微米。在其他實施例中，透光材料層之厚度在約100至約500微米的範圍，例如可為300微米。

接著，選擇性移除形成於基板100上的透光材料層，以形成透光柱300，如第1A圖所示。在一些實施例中，由於上述透光柱300對應設置於感測畫素202之上，對應設置於感測畫素202之上的透光柱300可保護感測畫素202，並減少或避免感測畫素202於製程中受到污染及/或損害，進而影響半導體裝置10的靈敏度。在一些實施例中，每一個透光柱300對應地設置於每一個感測畫素202之上，如第1A圖所示。在其他實施例中，至少一個透光柱300覆蓋兩個以上之感測畫素202(未繪示)。在一些實施例中，在上視圖中，上述透光柱300可以為圓形、矩形、多邊形、任何形狀、或前述之組合，並且排列成陣列(未繪示)。

在一些實施例中，可使用圖案化製程以選擇性去除上述透光材料層，以形成上述透光柱300。在其中上述透光材料層為非光阻材料的一些實施例中，圖案化製程可包含微影製程與蝕刻製程。微影製程可包含例如光阻塗佈(例如旋轉塗佈)、軟烤、曝光圖案、曝光後烘烤、光阻顯影、清洗及乾燥(例如硬烤)、其他適當的製程、或上述之組合。蝕刻製程可包含例如濕式蝕刻製程、乾式蝕刻製程(例如，反應離子蝕刻(reactive ion etching, RIE)、電漿蝕刻、離子研磨)、其他適合的製程、或上述之組合。

在其他實施例中，上述透光材料層可以是光阻材料，在此情況下，可藉由微影製程來圖案化上述透光材料層，以直接形成圖案化的透光柱300，而不需要額外經過蝕刻製程。上述微影製程類似於上述所提及的微影製程，故於此不再贅述。

在一些實施例中，藉由上述方法所形成之透光柱300之厚度在約5至約500微米的範圍，例如可為100微米。在其他實施例中，透光柱300之厚度例如可為60微米。在一些實施例中，上述透光柱的300的頂表面大致上彼此對齊。在一些實施例中，透光柱300的高寬比(aspect ratio)在約2至約30的範圍，例如可為約5、約10、約15或約20。若透光柱300太高(即深寬比太大)，則透光柱300容易變形或倒塌，而導致製程難度提高，相對地也將提高製程成本。若透光柱300太寬(即深寬比太小)，則容易接收到不必要的入射光，難以達到準直效果，因而降低半導體裝置10的靈敏度。

請參照1B圖，形成遮光層400於基板100上，並且填充於上述的複數個透光柱300之間。在一些實施例中，遮光層400的材料對於在300奈米至1200奈米波長範圍下的光穿透率小於約1%，從而使光線能準確到達透光柱300各自對應的感測畫素202。在後續的製程中，設置於感測畫素202上的透光柱300及填充在透光柱300之間的遮光層400之組合共同構成光準直層600(將於後詳述)。

在一些實施例中，遮光層400可以包括光阻(例如黑光阻或其他適當之非透明的光阻)、油墨(例如黑色油墨或其他適當之非透明的油墨)、模製化合物(molding compound，例如黑色模製化合物或其他適當之非透明的模製化合物)、防焊材料(solder mask，例如黑色防焊材料或其他適當之非透明的防焊材料)、其他適當的材料、或上述之組合。

在一些實施例中，遮光層400可以是光固化材料、熱固化材料、或上述之組合。在上述實施例中，可將遮光材料(未繪示)塗佈(coat)或分配(dispense)於基板100之上，使其完全覆蓋透光柱300且填充於複數個透光柱300之間，接著進行固化製程以固化上述遮光材料，以形成遮光層400。舉例而言，上述固化製程可為光固化製程、熱固化製程或上述組合。

第1C圖繪示出開口402的形成。在一些實施例中，對遮光層400進行切割製程來去除位於切割道102正上方的遮光層400的主要部分，以在切割道102正上方形成開口402，並且留下覆蓋切割道102的遮光層400的剩餘部分。遮光層400的剩餘部分可以在切割製程期間保護基板100，避免基板100受損。

開口402的形成使遮光層400具有側壁400A。在一些實施例中，開口402之底部具有寬度W2，寬度W2可以在約25微米至約600微米的範圍。在一些實施例中，開口402的寬度W2可以在約20微米至約500微米的範圍，例如約80微米。在一些實施例中，開口402的寬度W2大於切割道102的寬度W1。

雖然在第1C圖中，開口402具有大致上垂直的側壁和大致上平坦的底表面，但本發明不限於此。舉例來說，開口402可以具有傾斜的側壁、下凹的底表面或其他形狀。在一些實施例中，上述切割製程可以包括雷射切割、離子束(ion beam)切割、線切割(wire saw)、晶圓切割（die saw）、其他適當的切割技術、或上述之組合。

接下來，如第1D圖所示，經由開口402對切割道102正上方的遮光層400的剩餘部分進行蝕刻製程，以延伸開口402直到露出切割道102，並形成開口402’。蝕刻製程可以完全去除位於切割道正上方的遮光層400的剩餘部分，而大致上不損傷基板100的表面。

由於切割道102上方沒有覆蓋其他結構(例如遮光層400)，因此在沿著切割道102以將晶圓切割成為獨立的晶粒的切割製程中，可以只對基板100進行切割，而不會碰觸到其他結構，從而可以降低在切割製程期間造成材料層間微裂(micro-crack)或因為基板100與其他結構接著性不佳而導致剝離(peeling)的風險。如此一來，即可消除在後續的可靠度測試期間發生在晶粒角落或邊緣的分層(de-lamination)問題。

在一些實施例中，開口402’的形成使遮光層400的側壁400A自基板100延伸。在一些實施例中，開口402’的底部具有寬度W3，寬度W3可以在約20微米至約600微米的範圍。在一些實施例中，開口402’的底部的寬度W3可以在約25微米至約200微米的範圍，例如約90微米。在一些實施例中，開口402’的寬度W3大於切割道102的寬度W1。在一些實施例中，開口402’的寬度W3相同於開口402的寬度W2。雖然在第1D圖中，開口402’具有大致上垂直的側壁，但本發明不限於此。舉例來說，開口402’可以具有傾斜的側壁或其他形狀。

在一些實施例中，上述蝕刻製程可以包含乾式蝕刻製程、濕式蝕刻製程、其他適當的製程、或上述之組合。舉例來說，乾式蝕刻製程可以包含反應性離子蝕刻(RIE)、感應耦合式電漿(inductive couple plasma, ICP)蝕刻、中子束蝕刻(neutral beam etching, NBE)、電子迴旋共振式(electron cyclotron resonance, ECR)蝕刻、其他適當的製程、或上述之組合。舉例來說，濕式蝕刻製程所使用的蝕刻劑可以包括氫氟酸(hydrofluoric acid, HF)、氫氧化銨(ammonium hydroxide, NH ₄OH)、任何合適的蝕刻劑、或前述之組合。在一些實施例中，遮光層400的材料包含環氧樹脂（Epoxy）或者其他可應用之材料，其可以藉由乾式蝕刻製程或者其他可應用之蝕刻方式進行蝕刻。

根據一些實施例，為了去除切割道102正上方的材料，相較於僅使用切割製程的一些實施例而言，使用蝕刻製程不會對基板100造成損傷。另一方面，為了避免切割製程損傷基板100，僅使用切割製程的一些實施例可能會在切割道102上殘留材料，而蝕刻製程由於不會傷害基板100，因此可以完全去除殘留的材料，進而提升半導體裝置10的可靠度。

在上述的實施例中，對切割道102正上方的遮光層400進行切割製程和蝕刻製程，其中切割製程可以快速移除遮光層400位於切割道102上的主要部分，然後蝕刻製程可以完全去除遮光層400位於切割道102上的剩餘部分，以露出切割道102。此遮光層400的剩餘部分可以在切割製程期間保護基板100，避免基板100受損。蝕刻製程可以清除殘留於切割道102上的遮光層400的剩餘部分而大致上不損傷基板100的表面。一些實施例中，此遮光層400的剩餘部分的厚度T1可以在約5微米至約100微米的範圍。一些實施例中，此遮光層400的剩餘部分的厚度T1可以在約10微米至約40微米的範圍，例如約20微米至約25微米。在前述的厚度範圍下，剩餘部分具有足夠的厚度以在切割製程期間有效保護基板100，同時不會因為厚度太厚，造成蝕刻所需的時間太長。在一些實施例中，切割製程移除的部分的厚度對蝕刻製程移除的部分的厚度的比值在約20:1至約2:1。

接著，如第1E圖所示，在一些實施例中，可以對遮光層400進行平坦化製程(例如化學機械研磨(CMP)製程、研磨(grinding)製程、其他合適的製程、或上述之組合)以平坦化遮光層400，使得遮光層400與透光柱300之頂面齊平。如先前所提及的，設置於感測畫素202上的透光柱300及填充在透光柱300之間的遮光層400之組合共同構成一光準直層600。此光準直層的功能在於準直(collimate)光線，以減少因光發散所導致之能量損失。在一些實施例中，光準直層上方可包含其他光學元件，例如：彩色濾光片(color filter)、玻璃、透鏡等(未繪示)。在一些實施例中，入射的光線透過光準直層600上方的光學元件經過光準直層600導入至感測畫素202。

在一些實施例中，光準直層600上方可包含設置於光準直層600之上的蓋板層(未繪示)。蓋板層可為硬質透光材料，例如：鋁矽酸鹽玻璃(calcium aluminosilicate glass)、鈉鈣玻璃(soda lime glass)、藍寶石(sapphire)、透明聚合物、或其他適合的材料，使得至少部分的入射光線能夠穿透而到達感測畫素202，並且此硬質蓋板能夠保護在其之下的半導體裝置10及其他元件。

如第1F圖所示，進行切割製程以沿切割道102切割基板100，以形成半導體裝置10。由於開口402、402’的寬度W2、W3大於切割道102的寬度W1，故在切割製程期間，可以只對基板100進行切割，而不會碰觸到其他結構(例如，遮光層400)，從而可以降低在切割製程期間造成材料層間微裂或因為基板100與其他結構接著性不佳而導致剝離的風險。如此一來，即可消除在後續的可靠度測試期間發生在晶粒角落或邊緣的分層問題。

在一些實施例中，在上述切割製程之後，基板100被切割成基板100’，且遮光層400的側壁400A與基板100’的邊緣100E共同構成階梯狀輪廓，如第1F圖所示。在一些實施例中，遮光層400的側壁400A與基板100’的邊緣100E之間的距離在大於0微米至約600微米。在一些實施例中，遮光層400的側壁400A與基板100’的邊緣100E之間的距離在約1微米至約500微米的範圍，例如約10微米。

在一些實施例中，上述切割製程可以包括雷射切割、離子束(ion beam)切割、線切割(wire saw)、晶圓切割（die saw）、其他適當的切割技術、或上述之組合。

在上述的實施例中，藉由對切割道正上方的遮光層進行切割製程和蝕刻製程來去除覆蓋在切割道上的結構而不損傷基板的表面。由於切割道上方沒有覆蓋其他結構(例如，遮光層)，因此在沿著切割道以將晶圓切割成為獨立的晶粒的切割製程中，可以只對基板進行切割，而不會碰觸到其他結構，從而可以降低在切割製程期間造成材料層間微裂或因為基板與其他結構接著性不佳而導致剝離的風險。如此一來，即可消除在後續的可靠度測試期間發生在晶粒角落或邊緣的分層問題。

第2A-2F圖係根據一些實施例，繪示出用於形成第2F圖中之半導體裝置20之另一示例方法的各個中間階段的剖面示意圖。為了清楚起見，相似或相同的元件及製程將使用相同的參照符號。為了簡明之目的，此處不再重複對這些製程及裝置的描述。

在2A-2F圖所述的實施例中，除了在形成遮光層400以前，在切割道102的正上方形成額外的犧牲結構302以外，半導體結構20的形成方法相似於半導體結構10的形成方法。

請參照第2A圖，首先形成如第1A圖所述的結構，並在形成遮光層400之前，在切割道102的正上方形成犧牲結構302，且犧牲結構302覆蓋切割道102。在此實施例中，由於犧牲結構302使用較容易被去除的材料(例如，藉由蝕刻製程)，因此可以縮短製程時間。在一些實施例中，犧牲結構302的寬度可以在約25微米至約500微米的範圍，例如約100微米。在一些實施例中，犧牲結構302的寬度大於切割道102的寬度W1，如第2A圖所示。

在一些實施例中，可以使用相似於前面關於第1A圖之用於形成透光柱300的製程及材料來形成犧牲結構302，並且犧牲結構302可以和透光柱300在同一步驟中形成，但本發明實施例不限於此。在其他實施例中，用於形成犧牲結構302的製程及/或材料可以不同於用於形成透光柱300的製程及/或材料，並且犧牲結構302可以在透光柱300之前、期間或之後形成。舉例來說，在此實施例中，犧牲結構302的材料可以是光阻材料，且透光柱300的材料可以是透明樹脂。在一些實施例中，犧牲結構302和透光柱300可以具有不同的高度。

接著，如第2B圖所示，形成遮光層400於基板100上，並且填充於上述的複數個透光柱300及犧牲結構302之間。在一些實施例中，可以使用相似於前面關於第1B圖之用於形成遮光層400的製程及材料來形成上述遮光層400，因此於此不再贅述。

第2C圖繪示出開口402的形成。在一些實施例中，對遮光層400及犧牲結構302進行切割製程來快速去除位於切割道102正上方的遮光層400及一部分的犧牲結構302，以在切割道102正上方形成開口402，並且留下覆蓋切割道102的剩餘犧牲結構302’。剩餘犧牲結構302’可以在切割製程期間保護基板100，避免基板100受損。在一些實施例中，剩餘犧牲結構302’具有厚度T1，厚度T1可以在約1微米至約500微米的範圍。在一些實施例中，剩餘犧牲結構302’的厚度T1可以在約5微米至約100微米的範圍，例如約20微米。在前述的厚度範圍下，剩餘犧牲結構302’可以在切割製程期間有效保護基板100，同時不會因為厚度太厚，造成蝕刻所需的時間太長。

此外，犧牲結構302可以使用與遮光層400具有不同蝕刻選擇性的材料，以在蝕刻剩餘犧牲結構302’期間大致上不蝕刻遮光層400，使得在蝕刻製程之後的遮光層400容易具有想要的側壁形狀。此外，相較於遮光層400的材料，犧牲結構302可以包括容易被蝕刻的材料，以縮短蝕刻製程所需的時間。

在其他實施例中，上述用於形成開口402的切割製程僅去除位於切割道102正上方的一部分的遮光層400，而沒有去除犧牲結構302(未繪示)，使開口402露出牲結構302的頂表面。

開口402的形成使遮光層400具有上側壁400A。在一些實施例中，開口402之底部具有寬度W2，寬度W2可以在約25微米至約600微米的範圍。在一些實施例中，寬度W2可以在約20微米至約500微米的範圍，例如約80微米。在一些實施例中，開口402的寬度W2大於切割道102的寬度W1。在此實施例中，開口402的寬度W2大於犧牲結構302的寬度，使開口402完全露出剩餘犧牲結構302’的頂表面。

雖然在第2C圖中，開口402具有大致上垂直的側壁和大致上平坦的底表面，但本發明不限於此。舉例來說，開口402可以具有傾斜的側壁、下凹的底表面或其他形狀。在一些實施例中，上述切割製程可以包括雷射切割、離子束(ion beam)切割、線切割(wire saw)、晶圓切割(die saw) 、其他適當的切割技術、或上述之組合。

接下來，如第2D圖所示，經由開口402對切割道102正上方的剩餘犧牲結構302’進行蝕刻製程，以延伸開口402直到露出切割道102，並形成開口402’。蝕刻製程可以完全去除剩餘犧牲結構302’，而大致上不損傷基板100的表面。

在一些實施例中，開口402’的底部具有寬度W3，寬度W3可以在約20微米至約600微米的範圍。在一些實施例中，寬度W3可以在約25微米至約200微米的範圍，例如約90微米。開口402’的寬度W3大於切割道102的寬度W1。在此實施例中，開口402’的寬度W3小於開口402的寬度W2。

在一些實施例中，開口402’的形成使遮光層400具有下側壁400B，使遮光層400具有階梯狀側壁。舉例來說，遮光層400的階梯狀側壁包括遠離基板100的上側壁400A以及鄰近基板100的下側壁400B，如第2D圖所示。在一些實施例中，遮光層400的上側壁400A與透光柱300的最小距離小於遮光層400的下側壁400B與透光柱300的最小距離，如第2D圖所示。

在一些實施例中，可以使用相似於前面關於第1D圖之用於蝕刻遮光層400的剩餘部分的製程及蝕刻劑來蝕刻上述剩餘犧牲結構302’，因此於此不再贅述。在其他實施例中，可以使用沖洗(rinsing)製程來去除剩餘犧牲結構302’，例如藉由去離子水(deionised water, DI water)。

接著，如第2E圖所示，在一些實施例中，可以對遮光層400進行平坦化製程以平坦化遮光層400，使得遮光層400與透光柱300之頂面齊平。如先前所提及的，設置於感測畫素202上的透光柱300及填充在透光柱300之間的遮光層400之組合共同構成一光準直層600。在一些實施例中，可以使用相似於前面關於第1E圖之用於平坦化遮光層400的製程來平坦化上述遮光層400，因此於此不再贅述。

請參照第2F圖，進行切割製程以沿切割道102切割基板100，以形成半導體裝置20。由於切割道102上方沒有覆蓋其他結構(例如遮光層400及/或犧牲結構302)，因此在沿著切割道102以將晶圓切割成為獨立的晶粒的切割製程中，可以只對基板100進行切割，而不會碰觸到其他結構，從而可以降低在晶圓切割製程期間造成材料層間微裂或因為基板100與其他結構接著性不佳而導致剝離的風險。如此一來，即可消除在後續的可靠度測試期間發生在晶粒角落或邊緣的分層問題。

在一些實施例中，在上述切割製程之後，基板100被切割成基板100’，且遮光層400的側壁400B與基板100’的邊緣100E共同構成階梯狀輪廓，如第2F圖所示。在一些實施例中，遮光層400的側壁400B與基板100’的邊緣100E之間的距離在約1微米至約600微米的範圍，例如90微米。在一些實施例中，此處所使用之切割製程可以相似於前面關於第1F圖之切割製程，因此於此不再贅述。

在上述實施例中，可以藉由在形成遮光層以前，在切割道的正上方形成額外的犧牲結構，以縮短後續蝕刻製程所需的時間。

第3A-3C圖係根據一些實施例，繪示出用於形成第3C圖中之半導體裝置30之又一示例方法的各個中間階段的剖面示意圖。為了清楚起見，相似或相同的元件及製程將使用相同的參照符號。為了簡明之目的，此處不再重複對這些製程及裝置的描述。

可以調整犧牲結構302的尺寸以使遮光層400具有想要的形狀。在此實施例中，遮光層400的階梯狀側壁為倒階梯形之外，半導體裝置30相似於半導體裝置20。

參考第3A圖，除了將犧牲結構302形成為具有大於開口402的寬度W2的寬度以外，進行相同或相似於前述關於第2A至2C圖所描述的製程，以形成如第3A圖之結構。在此實施例中，由於犧牲結構302的寬度大於開口402的寬度W2的寬度，因此開口402僅露出一部分剩餘犧牲結構302’的頂表面。

接下來，如第3B圖所示，經由開口402對切割道102正上方的剩餘犧牲結構302’進行蝕刻製程，以延伸開口402直到露出切割道102，並形成開口402’。蝕刻製程可以完全去除剩餘犧牲結構302’，而大致上不損傷基板100的表面。

在其中蝕刻製程為乾式蝕刻製程的一些實施例中，開口402’的寬度W3相同於開口402的寬度W2(未繪示)。在其中蝕刻製程為濕式蝕刻製程的一些實施例中，開口402’的寬度W3大於開口402的寬度W2，如第3B圖所示。

在其中開口402’的寬度W3大於開口402的寬度W2的一些實施例中，開口402’的形成使遮光層400具有下側壁400B，使遮光層400具有倒階梯形的階梯狀側壁，其包括遠離基板100的上側壁400A以及鄰近基板100的下側壁400B，如第3B圖所示。舉例來說，遮光層400的上側壁400A與透光柱300的最小距離大於遮光層400的下側壁400B與透光柱300的最小距離，如第3B圖所示。

在其他實施例中，亦可以藉由調整切割製程的參數來改變開口402的寬度，進而調整遮光層400的側壁形狀。舉例來說，在不改變犧牲結構302的尺寸的狀況下(即，相同於前面關於第2A-2C圖所述之犧牲結構302的尺寸)，藉由調整切割製程的參數以將開口402的寬度調整成大於犧牲結構302的寬度，亦可以使遮光層400具有倒階梯形的階梯狀側壁。

接著，如第3C圖所示，接著進行相同或相似於前述關於第2E至2F圖所描述的平坦化製程及切割製程，以形成半導體裝置30。在一些實施例中，在上述切割製程之後，基板100被切割成基板100’，遮光層400的側壁400B與基板100’的邊緣100E共同構成階梯狀輪廓，如第3C圖所示。在一些實施例中，遮光層400的側壁400B與基板100’的邊緣100E之間的距離在大於0微米至約600微米的範圍，例如約1微米至約500微米的範圍。

在上述實施例中，可以藉由調整犧牲結構的尺寸，以使遮光層具有想要的形狀。

綜上所述，本發明實施例對切割道正上方的材料進行切割製程和蝕刻製程以露出切割道，其中切割製程可以快速移除大部分的材料，並且留下一剩餘材料覆蓋切割道，以避免切割製程損傷基板。然後藉由蝕刻製程移除此剩餘材料，其中蝕刻製程可以有效地移除此剩餘材料而不損傷基板。因此，在沿著切割道以將晶圓切割成為獨立的晶粒的切割製程中，可以降低在晶圓切割製程期間造成材料層間微裂或因為基板與其他結構接著性不佳而導致剝離的風險，以消除在後續的可靠度測試期間發生在晶粒角落或邊緣的分層問題，進而進一步提升半導體裝置的可靠度。

以上概略說明了本發明數個實施例的特徵，使所屬技術領域內具有通常知識者對於本揭露可更為容易理解。任何所屬技術領域內具有通常知識者應瞭解到本說明書可輕易作為其他結構或製程的變更或設計基礎，以進行相同於本揭露實施例的目的及/或獲得相同的優點。任何所屬技術領域內具有通常知識者亦可理解與上述等同的結構或製程並未脫離本揭露之精神及保護範圍內，且可在不脫離本揭露之精神及範圍內，當可作更動、替代與潤飾。

10、20、30:半導體裝置 100、100':基板 100E:邊緣 102:切割道 200:感測畫素陣列 202:感測畫素 300:透光柱 400:遮光層 400A、400B:側壁 402、402':開口 600:光準直層 W1、W2、W3:寬度 T1:厚度

以下將配合所附圖式詳述本發明的一些實施例。應注意的是，依據在業界的標準做法，各種部件並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的部件。第1A-1F圖係根據一些實施例，繪示出用於形成第1F圖之半導體裝置之示例方法的各個中間階段的剖面示意圖。第2A-2F圖係根據另一些實施例，繪示出用於形成第2F圖之半導體裝置之示例方法的各個中間階段的剖面示意圖。第3A-3C圖係根據又一些實施例，繪示出用於形成第3C圖之半導體裝置之示例方法的各個中間階段的剖面示意圖。

20:半導體裝置

100':基板

100E:邊緣

200:感測畫素陣列

202:感測畫素

300:透光柱

400:遮光層

400A、400B:側壁

402':開口

600:光準直層

W1、W2、W3:寬度

Claims

一種半導體裝置的形成方法，包括：提供一基板，其中該基板具有一切割道；在基板中形成一感測畫素陣列，其中該感測畫素陣列包括複數個感測畫素；在基板上形成複數個透光柱，對應設置於該感測畫素陣列之該些感測畫素之上；在該基板及該些透光柱之上形成一遮光層；進行一第一切割製程，以在該切割道正上方形成一開口，且留下覆蓋該切割道的一剩餘材料；以及進行一蝕刻製程以去除該剩餘材料，延伸該開口直到露出該切割道。
如申請專利範圍第1項所述之半導體裝置的形成方法，其中該剩餘材料的厚度在約5微米至約100微米的範圍。
如申請專利範圍第1項所述之半導體裝置的形成方法，其中該剩餘材料為該遮光層。
如申請專利範圍第1項所述之半導體裝置的形成方法，更包括在形成該遮光層之前，在該切割道上方形成一犧牲結構，其中該剩餘材料為該犧牲結構。
如申請專利範圍第4項所述之半導體裝置的形成方法，其中進行該第一切割製程的步驟更包括去除該犧牲結構的一部份。
如申請專利範圍第1項所述之半導體裝置的形成方法，其中該切割道具有一第一寬度，該第一寬度在約25微米至約500微米的範圍。
如申請專利範圍第6項所述之半導體裝置的形成方法，其中在進行該第一切割製程之後且在進行該蝕刻製程之前，該開口之底部具有一第二寬度，該第二寬度在約25微米至約600微米的範圍。
如申請專利範圍第7項所述之半導體裝置的形成方法，其中在進行該蝕刻製程之後，該開口之底部具有一第三寬度，該第三寬度在約25微米至約200微米的範圍。
如申請專利範圍第8項所述之半導體裝置的形成方法，其中該第二寬度大於該第一寬度，且該第三寬度大於該第一寬度。
如申請專利範圍第8項所述之半導體裝置的形成方法，其中該第二寬度相同於該第三寬度。
如申請專利範圍第8項所述之半導體裝置的形成方法，其中該開口具有一階梯狀側壁。
如申請專利範圍第11項所述之半導體裝置的形成方法，其中該第二寬度大於該第三寬度。
如申請專利範圍第11項所述之半導體裝置的形成方法，其中該第二寬度小於該第三寬度。
如申請專利範圍第4項所述之半導體裝置的形成方法，其中該犧牲結構與該些透光柱包括相同的材料。
如申請專利範圍第1項所述之半導體裝置的形成方法，更包括進行一第二切割製程，以沿切割道切割該基板。
一種半導體裝置，包括：一感測畫素陣列，位於一基板中，其中該感測畫素陣列包括複數個感測畫素；複數個透光柱，位於該基板之上且對應設置於該感測畫素陣列之該些感測畫素之上；以及一遮光層，位於該基板之上且填充於該些透光柱之間，其中該基板一側之一部分頂表面未被覆蓋，且該遮光層之一側壁與該基板之一邊緣與該側之該部分頂表面共同構成一階梯狀輪廓。
如申請專利範圍第16項所述之半導體裝置，其中該遮光層之該側壁與該基板之該邊緣之間的距離為大於0微米至約600微米的範圍。
如申請專利範圍第16項所述之半導體裝置，其中該遮光層之該側壁為階梯狀側壁，其中該階梯狀側壁具有遠離該基板的一上側壁和鄰近該基板的一下側壁。
如申請專利範圍第18項所述之半導體裝置，其中該遮光層之該上側壁與該些透光柱的距離小於該遮光層之該下側壁與該些透光柱的距離。
如申請專利範圍第18項所述之半導體裝置，其中該遮光層之該上側壁與該些透光柱的距離大於該遮光層之該下側壁與該些透光柱的距離。