CN112699866A - 半导体装置及其形成方法 - Google Patents

Abstract

本发明实施例提供一种半导体装置及其形成方法。此方法包括在基板中形成感测像素阵列、在基板上形成多个透光柱、以及在基板之上形成遮光层以覆盖透光柱。上述感测像素阵列包括多个感测像素，且上述透光柱对应设置于感测像素阵列的感测像素之上。上述遮光层为多层膜结构。此方法更包括进行平坦化工艺，以露出透光柱的顶表面。通过将填充在透光柱之间的遮光层形成为多层膜结构，可以避免因遮光层太软所导致的透光柱倾倒或因遮光层太硬而产生的裂缝，进而提升半导体装置的可靠度以及工艺良率。

Description

半导体装置及其形成方法

技术领域

本发明实施例是关于半导体装置，且特别是有关于一种光学感测结构及其形成方法。

背景技术

现今的移动电子装置(例如手机、平板电脑、笔记型电脑等)通常配备有使用者辨识系统，用以保护个人资料安全。由于每个人的指纹皆不同，因此指纹感测器是一种常见并可靠的使用者辨识系统。

市面上的指纹感测器常使用光学技术以感测使用者的指纹，这种基于光学技术的指纹感测器的光学元件可包括光准直器(light collimator)、分束器、聚焦镜以及线性感测器等，其中使用准直器(collimator)来使入射到感测器的光线平行前进，以减少因光发散所导致的能量损失。

然而，虽然现有光学指纹感测器大致上合乎其预期目的，但并非在所有方面都完全令人满意，仍需进一步改良，以提升产品的良率及可靠度。

发明内容

本发明实施例提供一种半导体装置的形成方法。此方法包括在基板(substrate)中形成感测像素阵列(sensor pixel array)、在基板上形成多个透光柱(transparentpillars)、以及在基板之上形成遮光层(light shielding layer)以覆盖透光柱。上述感测像素阵列包括多个感测像素，且上述透光柱对应设置于感测像素阵列的感测像素之上。上述遮光层为多层膜(muti-layer)结构。此方法更包括进行平坦化工艺，以露出透光柱的顶表面。

本发明实施例亦提供一种半导体装置。此装置包括位于基板中的感测像素阵列、位于基板之上的多个透光柱、以及位于该基板之上且填充于所述透光柱之间的遮光层。上述感测像素阵列包括多个感测像素，且上述透光柱对应设置于感测像素阵列的感测像素之上。上述遮光层为多层膜结构。

以下的实施例与所附的参考图式将提供详细的描述。

附图说明

以下将配合所附图式详述本发明的一些实施例。应注意的是，依据在业界的标准做法，各种部件并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的部件。

图1A至图1C是根据一些实施例，绘示出用于形成图1C的半导体装置的示例方法的各个中间阶段的剖面示意图。

图2A和图2B是根据一些实施例，绘示出用于形成图2B的半导体装置的示例方法的各个中间阶段的剖面示意图。

符号说明：

10、20～半导体装置

100、100’～基板

200～感测像素阵列

202～感测像素

300～透光柱

400、400'～遮光层

402～底部遮光层

403～中间遮光层

404～顶部遮光层

600～光准直层

S1～距离

具体实施方式

以下的揭示内容提供许多不同的实施例或范例，以展示本发明实施例的不同部件。以下将揭示本说明书各部件及其排列方式的特定范例，用以简化本发明叙述。当然，这些特定范例并非用于限定本发明。例如，若是本说明书以下的发明内容叙述了将形成第一部件于第二部件之上或上方，即表示其包括了所形成的第一及第二部件是直接接触的实施例，亦包括了尚可将附加的部件形成于上述第一及第二部件之间，则第一及第二部件为未直接接触的实施例。此外，本发明说明中的各式范例可能使用重复的参照符号及/或用字。这些重复符号或用字的目的在于简化与清晰，并非用以限定各式实施例及/或所述配置之间的关系。

再者，为了方便描述图式中一元件或部件与另一(些)元件或部件的关系，可使用空间相对用语，例如「在…之下」、「下方」、「下部」、「上方」、「上部」及诸如此类用语。除了图式所绘示的方位外，空间相对用语亦涵盖使用或操作中的装置的不同方位。当装置被转向不同方位时(例如，旋转90度或者其他方位)，则其中所使用的空间相对形容词亦将依转向后的方位来解释。应可理解的是，于本发明实施例所述的方法之前、之中、及/或之后可提供额外的操作，且在方法的其他实施例中，可替换或省略一些所述的操作。

在此，「约」、「大约」、「大抵」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明「约」、「大约」、「大抵」的情况下，仍可隐含「约」、「大约」、「大抵」的含义。

此处描述示例方法及结构的一些变化。本领域技术人员将可容易理解在其他实施例的范围内可做其他的修改。虽然讨论的一些方法实施例以特定顺序进行，各式其他方法实施例可以另一合乎逻辑的顺序进行，且可包括少于或多于此处讨论的步骤。在一些图示中，其中所示的一些组件或部件的元件符号可被省略，以避免与其他组件或部件混淆；此是为了便于描绘此些图示。

本发明实施例提供一种半导体装置及其形成方法，特别适用于包括光准直层的光学感测器。在本发明一些实施例中，通过将填充在透光柱之间的遮光层形成为多层膜结构，可以避免因遮光层太软所导致的透光柱倾倒(collapse)或因遮光层太硬而产生的裂缝(crack)，进而提升半导体装置的可靠度以及工艺良率。

图1A至图1C是根据一些实施例，绘示出用于形成图1C的半导体装置10的示例方法的各个中间阶段的剖面示意图。

图1A根据本发明实施例绘示出形成半导体装置10的方法的起始步骤。如图1A所示，提供基板100。在一实施例中，上述基板100可为硅基板、硅锗(silicon germanium,SiGe)基板、化合物半导体(compound semiconductor)基板、块状半导体(bulksemiconductor)基板、绝缘体上覆半导体(semiconductor-on-insulator,SOI)基板或类似基板，其可为掺杂(例如，使用p-型或n-型掺质)或未掺杂的。一般而言，绝缘体上覆半导体基板包括形成于绝缘体上的半导体材料的膜层。举例来说，此绝缘层可为，埋藏氧化物(buried oxide,BOX)层、氧化硅层、或类似层。提供上述绝缘层于基板上，通常是硅或玻璃基板。亦可使用其他基板，例如多层(multi-layered)或梯度(gradient)基板。在一些实施例中，半导体基板的半导体材料可包括含硅(silicon,Si)或锗(germanium,Ge)的元素半导体；包括碳化硅(silicon carbide)、砷化镓(gallium arsenic)、磷化镓(galliumphosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)或锑化铟(indiumantimonide)的化合物(compound)半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、或GaInAsP的合金半导体；或上述的组合。

在一些实施例中，基板100可包含各种隔离部件(未绘示)，用以定义主动区，并电性隔离基板100之中/之上的主动区元件。在一些实施例中，隔离部件包含浅沟槽隔离(shallow trench isolation，STI)部件、局部硅氧化(local oxidation of silicon，LOCOS)部件、其他合适的隔离部件、或上述的组合。

在一些实施例中，基板100可包含各种装置元件。此些装置元件并未绘示以求简化及清晰。这些装置元件可以包括晶体管、二极管、其他合适元件或上述的组合。举例来说，晶体管可为金属氧化物半导体场效应晶体管(metal oxide semiconductor field effecttransistor,MOSFET)、互补式金属氧化物半导体(complementary metal oxidesemiconductor,CMOS)晶体管、双极性结型晶体管(bipolar junction transistors,BJT)、高压晶体管、高频晶体管、p-通道及/或n-通道场效应晶体管(PFETs/NFETs)等等。

在一些实施例中，上述基板100可以包括各种导电元件(例如：导线或导孔)(未绘示)。举例来说，上述导电元件可由铝(Aluminum)、铜(Copper)、钨(Tungsten)、其他适当的导电材料、上述的合金、或上述的组合所形成。

接着，如图1A所示，在一些实施例中，在基板100中形成感测像素阵列200，且上述感测像素阵列200具有多个感测像素202。感测像素202可与信号处理电路(signal processcircuitry)(未绘示)连接。在一些实施例中，感测像素阵列200所具有的感测像素202的数量取决于光学感测区的面积大小。每个感测像素202可包含一或多个光检测器(photodetector)。在一些实施例中，光检测器可包含光电二极管，其中光电二极管可包含P型半导体层、本质层(intrinsic layer)、以及N型半导体层的三层结构的光电材料(photoelectric material)，本质层吸收光以产生出激子(exciton)，并且激子会在P型半导体层及N型半导体层的结分成电子与空穴，进而产生电流信号。在其他实施例中，光检测器可也包含电荷耦合元件(charged coupling device，CCD)感测器、互补式金属氧化物半导体(complimentary metal-oxide-semiconductor，CMOS)图像感测器、主动感测器、被动感测器、其他适合的感测器、或上述的组合。在一些实施例中，感测像素202可通过光检测器将接收到的光信号转换成电子信号，并透过信号处理电路处理上述电子信号。值得注意的是，在图1A所绘示的感测像素阵列200的数量与排列方式仅为例示性的，本发明实施例并不以此为限，感测像素202可为任何行列数目的阵列或其他的排列方式。

继续参考图1A，形成设置于感测像素阵列200之上并对应感测像素202的多个透光柱300。在一些实施例中，可先于基板100上毯覆性地形成透光材料层(未绘示)，以覆盖感测像素阵列200。在一些实施例中，上述透光材料层可以包含透光材料，其对于在300纳米至1200纳米波长范围下的光穿透率大于约90％，从而允许部分入射光线穿过透光材料层而抵达感测像素202。

在一些实施例中，上述透光材料层可以包含光固化材料(UV-curable material)、热固化材料(thermosetting material)、或上述的组合。举例来说，透光材料可包含例如聚甲基丙烯酸甲酯(poly(methyl methacrylate，PMMA)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚碳酸酯(Polycarbonate，PC)、全氟环丁基(perfluorocyclobutyl，PFCB)聚合物、聚亚酰胺(Polyimide，PI)、压克力树脂、环氧树脂(Epoxy resins)、聚丙烯(Polypropylene，PP)、聚乙烯(polyethylene，PE)、聚苯乙烯(Polystyrene，PS)、聚氯乙烯(Polyvinyl chloride，PVC)、其他适当的材料、或上述的组合。可以使用旋转涂布法(spin-coating)、铸模(casting)、棒状涂布(bar coating)、刮刀涂布(blade coating)、滚筒涂布(rollercoating)、线棒涂布(wire bar coating)、浸渍涂布(dip coating)、化学气相沉积法(CVD)、其他适合的方法、或上述的组合，以于基板100上沉积上述透光材料层。在一些实施例中，通过上述方法所形成的透光材料层的厚度在约10至约300微米的范围，例如可为100微米。在其他实施例中，透光材料层的厚度在约100至约500微米的范围，例如可为300微米。

接着，选择性移除形成于基板100上的透光材料层，以形成透光柱300，如图1A所示。在一些实施例中，由于上述透光柱300对应设置于感测像素202之上，对应设置于感测像素202之上的透光柱300可保护感测像素202，并减少或避免感测像素202于工艺中受到污染及/或损害，进而影响半导体装置10的灵敏度。在一些实施例中，每一个透光柱300对应地设置于每一个感测像素202之上，如图1A所示。在其他实施例中，至少一个透光柱300覆盖两个以上的感测像素202(未绘示)。在一些实施例中，在上视图中，上述透光柱300可以为圆形、矩形、多边形、任何形状、或前述的组合，并且排列成阵列(未绘示)。

在一些实施例中，可使用图案化工艺以选择性去除上述透光材料层，以形成上述透光柱300。在其中上述透光材料层为非光阻材料的一些实施例中，图案化工艺可包含光刻工艺与刻蚀工艺。光刻工艺可包含例如光阻涂布(例如旋转涂布)、软烤、曝光图案、曝光后烘烤、光阻显影、清洗及干燥(例如硬烤)、其他适当的工艺、或上述的组合。刻蚀工艺可包含例如湿式刻蚀工艺、干式刻蚀工艺(例如，反应离子刻蚀(reactiveion etching,RIE)、等离子体刻蚀、离子研磨)、其他适合的工艺、或上述的组合。

在其他实施例中，上述透光材料层可以是光阻材料，在此情况下，可通过光刻工艺来图案化上述透光材料层，以直接形成图案化的透光柱300，而不需要额外经过刻蚀工艺。上述光刻工艺类似于上述所提及的光刻工艺，故于此不再赘述。

在一些实施例中，通过上述方法所形成的透光柱300的厚度在约5至约300微米的范围，例如可为100微米。在其他实施例中，透光柱300的厚度在约50至约500微米的范围，例如可为300微米。在一些实施例中，上述透光柱的300的顶表面大致上彼此对齐。在一些实施例中，透光柱300的高宽比(aspect ratio)在约2至约30的范围，例如可为约5、约10、约15或约20。若透光柱300太高(即深宽比太大)，则透光柱300容易变形或倒塌，而导致工艺难度提高，相对地也将提高工艺成本。若透光柱300太宽(即深宽比太小)，则容易接收到不必要的入射光，难以达到准直效果，因而降低半导体装置10的灵敏度。

图1B绘示出遮光层400的形成，其中遮光层400为多层膜(muti-layer)结构。举例来说，遮光层400包括底部遮光层402及顶部遮光层404。可以通过在基板100之上形成底部遮光层402，并在底部遮光层402之上形成顶部遮光层404，以形成遮光层400。底部遮光层402及顶部遮光层404填充于上述多个透光柱300之间，且顶部遮光层404覆盖透光柱300的顶表面。顶部遮光层404可在后续的平坦化工艺中保护透光柱300不受伤害。

在一些实施例中，遮光层400的各膜层的材料(例如，底部遮光层402及顶部遮光层404的材料)对于在300纳米至1200纳米波长范围下的光穿透率小于约1％，从而使光线能准确到达透光柱300各自对应的感测像素202。在一些实施例中，遮光层400的各膜层(例如，底部遮光层402及顶部遮光层404)的硬度大于透光柱300的硬度，以在后续工艺中保护透光柱300不受伤害。在一些实施例中，透光柱300的莫氏硬度(Mohs'hardness)可以在约1.5至约2.5的范围，举例来说，约2.0，且遮光层400的各膜层(例如，底部遮光层402及顶部遮光层404)的莫氏硬度可以在大于约1.5至约9.0的范围，举例来说，约2.5，举例来说，约7.0。

在后续的工艺中，设置于感测像素202上的透光柱300及填充在透光柱300之间的遮光层400的组合共同构成光准直层600(将于后详述)。

在一些实施例中，将遮光层400的底部遮光层402及顶部遮光层404形成为具有不同的硬度。一般而言，在平坦化工艺之后，若遮光层太软，则透光柱容易倾倒，若遮光层太硬，则容易在表面造成裂缝。本发明实施例通过将遮光层400形成为具有不同硬度的多层膜(muti-layer)结构，使遮光层400包括具有不同硬度的底部遮光层402及顶部遮光层404，以消除容易在平坦化工艺之后出现的透光柱倾倒或表面裂缝问题。根据一些实施例，底部遮光层402及顶部遮光层404的莫氏硬度差值可在约2至约6的范围，例如约4。在一些实施例中，底部遮光层402的硬度小于顶部遮光层404的硬度，例如底部遮光层402的莫氏硬度在约3，且顶部遮光层404的莫氏硬度在约4。在另一些实施例中，底部遮光层402的硬度大于顶部遮光层404的硬度，例如底部遮光层402的莫氏硬度在约4，且顶部遮光层404的莫氏硬度在约3。

在一些实施例中，底部遮光层402及顶部遮光层404可以包括不同的材料。举例来说，底部遮光层402及/或顶部遮光层404可以包括光阻(例如黑光阻或其他适当的非透明的光阻)、油墨(例如黑色油墨或其他适当的非透明的油墨)、模制化合物(molding compound，例如黑色模制化合物或其他适当的非透明的模制化合物)、防焊材料(solder mask，例如黑色防焊材料或其他适当的非透明的防焊材料)、其他适当的材料、或上述的组合。在一些实施例中，底部遮光层402及/或顶部遮光层404可以是光固化材料、热固化材料、或上述的组合。在上述实施例中，可以依序将用于底部遮光层402及顶部遮光层404的遮光材料(未绘示)涂布(coat)或分配(dispense)于基板100之上，使其完全覆盖透光柱300且填充于多个透光柱300之间，接着进行固化工艺以固化上述遮光材料，以形成遮光层400。举例而言，上述固化工艺可为光固化工艺、热固化工艺或上述组合。

在另一些实施例中，底部遮光层402及顶部遮光层404可以包括相同的材料，例如热固化材料。在上述实施例中，可以在将底部遮光层402的材料涂布于基板100上之后且在涂布顶部遮光层404的材料之前，进行第一热处理工艺，并在将顶部遮光层404的材料涂布于基板100上之后，进行第二热处理工艺。如此一来，由于底部遮光层402的材料较顶部遮光层404的材料多经受一次热处理工艺，使底部遮光层402的硬度大于顶部遮光层404的硬度。在一些实施例中，前述第一热处理工艺及/或第二热处理工艺可在约100℃至约200℃的温度下进行，举例来说，约150℃。在一些实施例中，前述第一热处理工艺及/或第二热处理工艺可进行约60分钟至约120分钟的时间，举例来说，约90分钟。举例来说，上述热处理工艺可以包括烘烤工艺。

在一些实施例中，如图1B所示，顶部遮光层404的底表面与透光柱300的顶表面的距离S1在约50微米至约250微米的范围。

接着，如图1C所示，对遮光层400进行平坦化工艺以平坦化顶部遮光层404，使得透光柱300的顶表面自顶部遮光层404露出。在一些实施例中，上述平坦化工艺包括化学机械研磨(chemical mechanical polishing,CMP)工艺、研磨(grinding)工艺、其他合适的工艺、或上述的组合。在一些实施例中，在平坦化工艺之后，顶部遮光层404的顶表面与透光柱300的顶表面齐平，如图1C所示。在一些实施例中，在平坦化工艺之后，顶部遮光层404的厚度例如是在大于1微米至约200微米的范围。在一些实施例中，在进行上述平坦化工艺之后且在可靠度测试之前，可以对遮罩层400进行第三热处理工艺，使半导体装置具有较佳的可靠度。在其中底部遮光层402及顶部遮光层404包括不同的材料的实施例中，在第三热处理工艺之后，底部遮光层402及顶部遮光层404仍具有不同的硬度。在其中底部遮光层402及顶部遮光层404包括相同的材料的实施例中，在第三热处理工艺之后，底部遮光层402及顶部遮光层404具有相同的硬度。在一些实施例中，前述第三热处理工艺可在约100℃至约200℃的温度下进行，举例来说，约150℃。在一些实施例中，前述第三热处理工艺可进行约60分钟至约120分钟的时间，举例来说，约90分钟。举例来说，上述第三热处理工艺可以包括烘烤工艺。

在一些实施例中，如图1C所示，可以对基板100的底表面进行背面薄化(backsidethinning)工艺以薄化基板100，例如化学机械研磨(CMP)工艺、研磨工艺、其他合适的工艺、或上述的组合，而形成减薄的基板100’。

如先前所提及的，设置于感测像素202上的透光柱300及填充在透光柱300之间的遮光层400的组合共同构成一光准直层600。此光准直层的功能在于准直(collimate)光线，以减少光发散所导致的能量损失。在一些实施例中，光准直层上方可包含其他光学元件，例如：彩色滤光片(color filter)、玻璃、透镜等(未绘示)。在一些实施例中，入射的光线透过光准直层600上方的光学元件经过光准直层600导入至感测像素202。

在一些实施例中，光准直层600上方可包含设置于光准直层600之上的盖板层(未绘示)。盖板层可为硬质透光材料，例如：铝硅酸盐玻璃(calcium aluminosilicateglass)、钠钙玻璃(soda lime glass)、蓝宝石(sapphire)、透明聚合物、或其他适合的材料，使得至少部分的入射光线能够穿透而到达感测像素202，并且此硬质盖板能够保护在其之下的半导体装置10及其他元件。

在上述的实施例中，通过将填充在透光柱之间的遮光层形成为具有不同硬度的多层膜结构，可以避免因遮光层太软所导致的透光柱倾倒或因遮光层太硬而产生的裂缝，进而提升半导体装置的可靠度以及工艺良率。

图2A和图2B是根据一些实施例，绘示出用于形成图2B的半导体装置20的示例方法的各个中间阶段的剖面示意图。为了清楚起见，相似或相同的元件及工艺将使用相同的参照符号。为了简明的目的，此处不再重复对这些工艺及装置的描述。

在图2A和图2B所述的实施例中，除了遮光层400’更包括中间遮光层403以外，半导体结构20的形成方法相似于半导体结构10的形成方法。

请参照图2A，首先形成如图1A所述的结构。接着，通过在基板100上依序形成底部遮光层402、中间遮光层403、以及顶部遮光层404，以形成遮光层400’。底部遮光层402、中间遮光层403、以及顶部遮光层404填充于多个透光柱300之间，且顶部遮光层404覆盖透光柱300的顶表面。在此实施例中，由于遮光层400’具有较多数量的膜层，因此可以更灵活的调整遮光层400’的机械性质。

在此实施例中，中间遮光层403包括与底部遮光层402及顶部遮光层404不同的材料，使遮光层400’的各膜层之间具有软硬相间的硬度。举例来说，中间遮光层403的硬度大于底部遮光层402及顶部遮光层404的硬度，使遮光层400的各膜层硬度具有软-硬-软的变化。或者，中间遮光层403的硬度小于底部遮光层402及顶部遮光层404的硬度，使遮光层400的各膜层硬度具有硬-软-硬的变化。

在一些实施例中，用于形成中间遮光层403的工艺及材料可以选自前面关于图1B所提及的用于形成底部遮光层402及顶部遮光层404的工艺及材料，因此于此不再赘述。虽然在图2A绘示的实施例中，半导体装置20的遮光层400’仅具有一个中间遮光层(例如中间遮光层403)，但本发明不限于此，可以依据实际产品所需的特性调整遮光层的膜层数量。

接着，如图2B所示，在一些实施例中，可以对遮光层400’进行平坦化工艺以平坦化顶部遮光层404，使得透光柱300的顶表面自顶部遮光层404露出。在一些实施例中，在平坦化工艺之后，顶部遮光层404的顶表面与透光柱300的顶表面齐平。如先前所提及的，设置于感测像素202上的透光柱300及填充在透光柱300之间的遮光层400’的组合共同构成一光准直层600。在一些实施例中，可以使用相似于前面关于图1C的用于平坦化遮光层400的工艺来平坦化上述遮光层400’，因此于此不再赘述。

如先前所提及的，在进行平坦化工艺之后且在进行可靠度测试之前，可以对遮光层400’进行一热处理工艺，以提高半导体装置的可靠度。此热处理工艺类似于上述所提及的第三热处理工艺，故于此不再赘述。在此实施例中，由于中间遮光层403包括与底部遮光层402及顶部遮光层404不同的材料，因此在进行上述热处理工艺之后，遮光层400’的各膜层之间仍具有软硬相间的硬度。

在上述实施例中，可以通过在遮光层中形成额外的中间遮光层，以更灵活的调整遮光层的机械性质。

如图1C所示，半导体装置10包括基板100、位于基板100中的感测像素阵列200、以及位于基板100之上的多个透光柱300。上述感测像素阵列200包括多个感测像素202，且上述透光柱300对应设置于感测像素阵列200的感测像素202之上。半导体装置10更包括位于基板100之上且填充于透光柱300之间的遮光层400，其中此遮光层400为多层膜结构。在一些实施例中，遮光层400的硬度大于透光柱300的硬度，以在后续工艺中保护透光柱300不受伤害。

在一些实施例中，遮光层400包括底部遮光层402及顶部遮光层404，其中底部遮光层402及顶部遮光层404具有不同的硬度。本实施例通过将填充在透光柱之间的遮光层形成为具有不同硬度的多层膜结构，可以避免在平坦化工艺之后，因遮光层太软所导致的透光柱倾倒、以及因遮光层太硬而产生的表面裂缝，进而提升半导体装置的可靠度以及工艺良率。

在另一些实施例中，半导体装置的遮光层可以更包括位于底部遮光层402及顶部遮光层404之间的中间遮光层403(例如，半导体装置20的遮光层400’)。在此实施例中，由于遮光层400’具有较多数量的膜层，因此可以更灵活的调整遮光层400’的机械性质。在一些实施例中，中间遮光层403的硬度小于底部遮光层402及顶部遮光层404的硬度，或者中间遮光层403的硬度大于底部遮光层402及顶部遮光层404的硬度。

综上所述，本发明实施例通过将填充在透光层之间的遮光层形成为具有不同硬度的多层膜结构，可以避免在平坦化工艺之后，因遮光层太软所导致的透光柱倾倒、以及因遮光层太硬而产生的表面裂缝，进而提升半导体装置的可靠度以及工艺良率。

以上概略说明了本发明数个实施例的特征，使本领域技术人员对于本发明可更为容易理解。任何本领域技术人员应了解到本说明书可轻易作为其他结构或工艺的变更或设计基础，以进行相同于本发明实施例的目的及/或获得相同的优点。任何本领域技术人员亦可理解与上述等同的结构或工艺并未脱离本发明的精神及保护范围内，且可在不脱离本发明的精神及范围内，当可作更动、替代与润饰。

Claims (20)

1.一种半导体装置的形成方法，其特征在于，包括：

在一基板中形成一感测像素阵列，其中所述感测像素阵列包括多个感测像素；

在所述基板上形成多个透光柱，对应设置于所述感测像素阵列的所述感测像素之上；

在所述基板之上形成一遮光层以覆盖所述透光柱，其中所述遮光层为多层膜结构；以及

进行一平坦化工艺，以露出所述透光柱的顶表面。

2.根据权利要求1所述的半导体装置的形成方法，其特征在于，所述遮光层的硬度大于所述透光柱的硬度。

3.根据权利要求1所述的半导体装置的形成方法，其特征在于，形成所述遮光层的步骤包括：

在所述基板之上形成一底部遮光层；以及

在所述底部遮光层之上形成一顶部遮光层，其中所述顶部遮光层覆盖所述透光柱的顶表面。

4.根据权利要求3所述的半导体装置的形成方法，其特征在于，在进行所述平坦化工艺之前，所述顶部遮光层的底表面与所述透光柱的顶表面的距离在约1微米至约200微米的范围，且在进行所述平坦化工艺之后，所述顶部遮光层的顶表面与所述透光柱的顶表面齐平。

5.根据权利要求3所述的半导体装置的形成方法，其特征在于，在形成所述遮光层的步骤中，将所述顶部遮光层及所述底部遮光层形成为具有不同的硬度。

6.根据权利要求5所述的半导体装置的形成方法，其特征在于，使用不同的材料形成所述顶部遮光层及所述底部遮光层。

7.根据权利要求5所述的半导体装置的形成方法，其特征在于，使用相同的材料形成所述顶部遮光层及所述底部遮光层。

8.根据权利要求7所述的半导体装置的形成方法，其特征在于，在形成所述底部遮光层之后且在形成所述顶部遮光层之前，对所述底部遮光层进行一第一热处理工艺；以及

在形成所述顶部遮光层之后，对所述顶部遮光层及所述底部遮光层进行一第二热处理工艺。

9.根据权利要求8所述的半导体装置的形成方法，其特征在于，更包括在所述平坦化工艺之后，对所述顶部遮光层及所述底部遮光层进行一第三热处理工艺，使所述顶部遮光层及所述底部遮光层具有相同的硬度。

10.根据权利要求3所述的半导体装置的形成方法，其特征在于，形成所述遮光层的步骤更包括在所述底部遮光层及所述顶部遮光层之间形成一中间遮光层。

11.根据权利要求10所述的半导体装置的形成方法，其特征在于，所述中间遮光层的硬度小于所述底部遮光层及所述顶部遮光层的硬度。

12.根据权利要求10所述的半导体装置的形成方法，其特征在于，所述中间遮光层的硬度大于所述底部遮光层及所述顶部遮光层的硬度。

13.一种半导体装置，其特征在于，包括：

一感测像素阵列，位于一基板中，其中所述感测像素阵列包括多个感测像素；

多个透光柱，位于所述基板之上且对应设置于所述感测像素阵列的所述感测像素之上；以及

一遮光层，位于所述基板之上且填充于所述透光柱之间，其中所述遮光层为多层膜结构。

14.根据权利要求13所述的半导体装置，其特征在于，所述遮光层的硬度大于所述透光柱的硬度。

15.根据权利要求13所述的半导体装置，其特征在于，所述遮光层包括位于所述基板之上的一底部遮光层及位于所述底部遮光层之上的一顶部遮光层，其中所述顶部遮光层的顶表面与所述透光柱的顶表面齐平。

16.根据权利要求15所述的半导体装置，其特征在于，所述顶部遮光层的厚度在大于1微米至约200微米的范围。

17.根据权利要求15所述的半导体装置，其特征在于，所述底部遮光层及所述顶部遮光层包括不同的材料。

18.根据权利要求15所述的半导体装置，其特征在于，更包括一中间遮光层，位于所述底部遮光层及所述顶部遮光层之间。

19.根据权利要求18所述的半导体装置，其特征在于，所述中间遮光层的硬度小于所述底部遮光层及所述顶部遮光层的硬度。

20.根据权利要求18所述的半导体装置，其特征在于，所述中间遮光层的硬度大于所述底部遮光层及所述顶部遮光层的硬度。

Images