TWI713231B - 半導體裝置及其形成方法 - Google Patents

Abstract

本發明實施例提供一種半導體裝置的形成方法。此方法包括在基板中形成感測畫素陣列、在基板上形成複數個透光柱、以及在基板之上形成遮光層以覆蓋透光柱。上述感測畫素陣列包括複數個感測畫素，且上述透光柱對應設置於感測畫素陣列之感測畫素之上。上述遮光層為多層膜結構。此方法更包括進行平坦化製程，以露出透光柱的頂表面。

Description

半導體裝置及其形成方法

本發明實施例是關於半導體裝置，且特別是有關於一種光學感測結構及其形成方法。

現今的行動電子裝置(例如手機、平板電腦、筆記型電腦等)通常配備有使用者辨識系統，用以保護個人資料安全。由於每個人的指紋皆不同，因此指紋感測器是一種常見並可靠的使用者辨識系統。

市面上的指紋感測器常使用光學技術以感測使用者的指紋，這種基於光學技術的指紋感測器之光學元件可包括光準直器(light collimator)、分束器、聚焦鏡以及線性感測器等，其中使用準直器(collimator)來使入射到感測器的光線平行前進，以減少因光發散所導致之能量損失。

然而，雖然現有光學指紋感測器大致上合乎其預期目的，但並非在所有方面都完全令人滿意，仍需進一步改良，以提升產品的良率及可靠度。

本發明實施例提供一種半導體裝置的形成方法。此方法包括在基板中形成感測畫素陣列、在基板上形成複數個透光柱、以及在基板之上形成遮光層以覆蓋透光柱。上述感測畫素陣列包括複數個感測畫素，且上述透光柱對應設置於感測畫素陣列之感測畫素之上。上述遮光層為多層膜結構。此方法更包括進行平坦化製程，以露出透光柱的頂表面。

本發明實施例亦提供一種半導體裝置。此裝置包括位於基板中的感測畫素陣列、位於基板之上的複數個透光柱、以及位於該基板之上且填充於該些透光柱之間的遮光層。上述感測畫素陣列包括複數個感測畫素，且上述透光柱對應設置於感測畫素陣列之感測畫素之上。上述遮光層為多層膜結構。

以下的實施例與所附的參考圖式將提供詳細的描述。

以下的揭示內容提供許多不同的實施例或範例，以展示本發明實施例的不同部件。以下將揭示本說明書各部件及其排列方式之特定範例，用以簡化本揭露敘述。當然，這些特定範例並非用於限定本揭露。例如，若是本說明書以下的發明內容敘述了將形成第一部件於第二部件之上或上方，即表示其包括了所形成之第一及第二部件是直接接觸的實施例，亦包括了尚可將附加的部件形成於上述第一及第二部件之間，則第一及第二部件為未直接接觸的實施例。此外，本揭露說明中的各式範例可能使用重複的參照符號及/或用字。這些重複符號或用字的目的在於簡化與清晰，並非用以限定各式實施例及/或所述配置之間的關係。

再者，為了方便描述圖式中一元件或部件與另一(些)元件或部件的關係，可使用空間相對用語，例如「在…之下」、「下方」、「下部」、「上方」、「上部」及諸如此類用語。除了圖式所繪示之方位外，空間相對用語亦涵蓋使用或操作中之裝置的不同方位。當裝置被轉向不同方位時(例如，旋轉90度或者其他方位)，則其中所使用的空間相對形容詞亦將依轉向後的方位來解釋。應可理解的是，於本發明實施例所述的方法之前、之中、及/或之後可提供額外的操作，且在方法的其他實施例中，可替換或省略一些所述的操作。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

此處描述示例方法及結構的一些變化。本領域具有通常知識者將可容易理解在其他實施例的範圍內可做其他的修改。雖然討論的一些方法實施例以特定順序進行，各式其他方法實施例可以另一合乎邏輯的順序進行，且可包括少於或多於此處討論的步驟。在一些圖示中，其中所示的一些組件或部件的元件符號可被省略，以避免與其他組件或部件混淆；此係為了便於描繪此些圖示。

本發明實施例提供一種半導體裝置及其形成方法，特別適用於包括光準直層的光學感測器。在本發明一些實施例中，藉由將填充在透光柱之間的遮光層形成為多層膜結構，可以避免因遮光層太軟所導致的透光柱傾倒(collapse)或因遮光層太硬而產生的裂縫(crack)，進而提升半導體裝置的可靠度以及製程良率。

第1A-1C圖係根據一些實施例，繪示出用於形成第1C圖之半導體裝置10之示例方法的各個中間階段的剖面示意圖。

第1A圖根據本發明實施例繪示出形成半導體裝置10之方法的起始步驟。如第1圖所示，提供基板100。在一實施例中，上述基板100可為矽基板、矽鍺(silicon germanium, SiGe)基板、化合物半導體(compound semiconductor)基板、塊狀半導體(bulk semiconductor)基板、絕緣體上覆半導體(semiconductor-on-insulator, SOI)基板或類似基板，其可為摻雜(例如，使用p-型或n-型摻質)或未摻雜的。一般而言，絕緣體上覆半導體基板包括形成於絕緣體上的半導體材料的膜層。舉例來說，此絕緣層可為，埋藏氧化物(buried oxide, BOX)層、氧化矽層、或類似層。提供上述絕緣層於基板上，通常是矽或玻璃基板。亦可使用其他基板，例如多層(multi-layered)或梯度(gradient)基板。在一些實施例中，半導體基板之半導體材料可包括含矽(silicon, Si)或鍺(germanium, Ge)的元素半導體；包括碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)或銻化銦(indium antimonide)的化合物(compound)半導體；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、或GaInAsP的合金半導體；或上述之組合。

在一些實施例中，基板100可包含各種隔離部件(未繪示)，用以定義主動區，並電性隔離基板100之中/之上的主動區元件。在一些實施例中，隔離部件包含淺溝槽隔離(shallow trench isolation，STI)部件、局部矽氧化(local oxidation of silicon，LOCOS)部件、其他合適的隔離部件、或上述之組合。

在一些實施例中，基板100可包含各種裝置元件。此些裝置元件並未繪示以求簡化及清晰。這些裝置元件可以包括電晶體、二極體、其他合適元件或上述之組合。舉例來說，電晶體可為金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor, MOSFET)、互補式金屬氧化物半導體(complementary metal oxide semiconductor, CMOS)電晶體、雙極性接面電晶體(bipolar junction transistors, BJT)、高壓電晶體、高頻電晶體、p-通道及/或n-通道場效電晶體(PFETs/NFETs)等等。

在一些實施例中，上述基板100可以包括各種導電元件(例如：導線或導孔)(未繪示)。舉例來說，上述導電元件可由鋁(Aluminum)、銅(Copper)、鎢(Tungsten)、其他適當之導電材料、上述之合金、或上述之組合所形成。

接著，如第1A圖所示，在一些實施例中，在基板100中形成感測畫素陣列200，且上述感測畫素陣列200具有複數個感測畫素202。感測畫素202可與訊號處理電路(signal process circuitry)(未繪示)連接。在一些實施例中，感測畫素陣列200所具有之感測畫素202的數量取決於光學感測區的面積大小。每個感測畫素202可包含一或多個光偵測器(photodetector)。在一些實施例中，光偵測器可包含光電二極體，其中光電二極體可包含P型半導體層、本質層(intrinsic layer)、以及N型半導體層之三層結構的光電材料(photoelectric material)，本質層吸收光以產生出激子(exciton)，並且激子會在P型半導體層及N型半導體層的接面分成電子與電洞，進而產生電流訊號。在其他實施例中，光偵測器可也包含電荷耦合元件(charged coupling device，CCD)感測器、互補式金屬氧化物半導體(complimentary metal-oxide-semiconductor，CMOS)影像感測器、主動感測器、被動感測器、其他適合的感測器、或上述之組合。在一些實施例中，感測畫素202可藉由光偵測器將接收到的光訊號轉換成電子訊號，並透過訊號處理電路處理上述電子訊號。值得注意的是，在第1A圖所繪示之感測畫素陣列200的數量與排列方式僅為例示性的，本發明實施例並不以此為限，感測畫素202可為任何行列數目之陣列或其他的排列方式。

繼續參考第1A圖，形成設置於感測畫素陣列200之上並對應感測畫素202的複數個透光柱300。在一些實施例中，可先於基板100上毯覆性地形成透光材料層(未繪示)，以覆蓋感測畫素陣列200。在一些實施例中，上述透光材料層可以包含透光材料，其對於在300奈米至1200奈米波長範圍下的光穿透率大於約90%，從而允許部分入射光線穿過透光材料層而抵達感測畫素202。

在一些實施例中，上述透光材料層可以包含光固化材料(UV-curable material)、熱固化材料(thermosetting material)、或上述之組合。舉例來說，透光材料可包含例如聚甲基丙烯酸甲酯(poly(methyl methacrylate，PMMA)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚碳酸酯(Polycarbonate，PC)、全氟環丁基(perfluorocyclobutyl，PFCB)聚合物、聚亞醯胺(Polyimide，PI)、壓克力樹脂、環氧樹脂(Epoxy resins)、聚丙烯(Polypropylene，PP)、聚乙烯(polyethylene，PE)、聚苯乙烯(Polystyrene，PS)、聚氯乙烯(Polyvinyl chloride，PVC)、其他適當之材料、或上述之組合。可以使用旋轉塗佈法(spin-coating)、鑄模(casting)、棒狀塗佈(bar coating)、刮刀塗佈(blade coating)、滾筒塗佈(roller coating)、線棒塗佈(wire bar coating)、浸漬塗佈(dip coating)、化學氣相沉積法(CVD)、其他適合之方法、或上述之組合，以於基板100上沉積上述透光材料層。在一些實施例中，藉由上述方法所形成之透光材料層之厚度在約10至約300微米的範圍，例如可為100微米。在其他實施例中，透光材料層之厚度在約100至約500微米的範圍，例如可為300微米。

接著，選擇性移除形成於基板100上的透光材料層，以形成透光柱300，如第1A圖所示。在一些實施例中，由於上述透光柱300對應設置於感測畫素202之上，對應設置於感測畫素202之上的透光柱300可保護感測畫素202，並減少或避免感測畫素202於製程中受到污染及/或損害，進而影響半導體裝置10的靈敏度。在一些實施例中，每一個透光柱300對應地設置於每一個感測畫素202之上，如第1A圖所示。在其他實施例中，至少一個透光柱300覆蓋兩個以上之感測畫素202(未繪示)。在一些實施例中，在上視圖中，上述透光柱300可以為圓形、矩形、多邊形、任何形狀、或前述之組合，並且排列成陣列(未繪示)。

在一些實施例中，可使用圖案化製程以選擇性去除上述透光材料層，以形成上述透光柱300。在其中上述透光材料層為非光阻材料的一些實施例中，圖案化製程可包含微影製程與蝕刻製程。微影製程可包含例如光阻塗佈(例如旋轉塗佈)、軟烤、曝光圖案、曝光後烘烤、光阻顯影、清洗及乾燥(例如硬烤)、其他適當的製程、或上述之組合。蝕刻製程可包含例如濕式蝕刻製程、乾式蝕刻製程(例如，反應離子蝕刻(reactive ion etching, RIE)、電漿蝕刻、離子研磨)、其他適合的製程、或上述之組合。

在其他實施例中，上述透光材料層可以是光阻材料，在此情況下，可藉由微影製程來圖案化上述透光材料層，以直接形成圖案化的透光柱300，而不需要額外經過蝕刻製程。上述微影製程類似於上述所提及的微影製程，故於此不再贅述。

在一些實施例中，藉由上述方法所形成之透光柱300之厚度在約5至約300微米的範圍，例如可為100微米。在其他實施例中，透光柱300之厚度在約50至約500微米的範圍，例如可為300微米。在一些實施例中，上述透光柱的300的頂表面大致上彼此對齊。在一些實施例中，透光柱300的高寬比(aspect ratio)在約2至約30的範圍，例如可為約5、約10、約15或約20。若透光柱300太高(即深寬比太大)，則透光柱300容易變形或倒塌，而導致製程難度提高，相對地也將提高製程成本。若透光柱300太寬(即深寬比太小)，則容易接收到不必要的入射光，難以達到準直效果，因而降低半導體裝置10的靈敏度。

第1B圖繪示出遮光層400的形成，其中遮光層400為多層膜(muti-layer)結構。舉例來說，遮光層400包括底部遮光層402及頂部遮光層404。可以藉由在基板100之上形成底部遮光層402，並在底部遮光層402之上形成頂部遮光層404，以形成遮光層400。底部遮光層402及頂部遮光層404填充於上述複數個透光柱300之間，且頂部遮光層404覆蓋透光柱300的頂表面。頂部遮光層404可在後續的平坦化製程中保護透光柱300不受傷害。

在一些實施例中，遮光層400之各膜層的材料(例如，底部遮光層402及頂部遮光層404的材料)對於在300奈米至1200奈米波長範圍下的光穿透率小於約1%，從而使光線能準確到達透光柱300各自對應的感測畫素202。在一些實施例中，遮光層400之各膜層(例如，底部遮光層402及頂部遮光層404)的硬度大於透光柱300的硬度，以在後續製程中保護透光柱300不受傷害。在一些實施例中，透光柱300的莫氏硬度(Mohs' hardness)可以在約1.5至約2.5的範圍，舉例來說，約2.0，且遮光層400之各膜層(例如，底部遮光層402及頂部遮光層404)的莫氏硬度可以在大於約1.5至約9.0的範圍，舉例來說，約2.5，舉例來說，約7.0。

在後續的製程中，設置於感測畫素202上的透光柱300及填充在透光柱300之間的遮光層400之組合共同構成光準直層600(將於後詳述)。

在一些實施例中，將遮光層400之底部遮光層402及頂部遮光層404形成為具有不同的硬度。一般而言，在平坦化製程之後，若遮光層太軟，則透光柱容易傾倒，若遮光層太硬，則容易在表面造成裂縫。本發明實施例藉由將遮光層400形成為具有不同硬度的多層膜(muti-layer)結構，使遮光層400包括具有不同硬度的底部遮光層402及頂部遮光層404，以消除容易在平坦化製程之後出現的透光柱傾倒或表面裂縫問題。根據一些實施例，底部遮光層402及頂部遮光層404的莫氏硬度差值可在約2至約6的範圍，例如約4。在一些實施例中，底部遮光層402的硬度小於頂部遮光層404的硬度，例如底部遮光層402的莫氏硬度在約3，且頂部遮光層404的莫氏硬度在約4。在另一些實施例中，底部遮光層402的硬度大於頂部遮光層404的硬度，例如底部遮光層402的莫氏硬度在約4，且頂部遮光層404的莫氏硬度在約3。

在一些實施例中，底部遮光層402及頂部遮光層404可以包括不同的材料。舉例來說，底部遮光層402及/或頂部遮光層404可以包括光阻(例如黑光阻或其他適當之非透明的光阻)、油墨(例如黑色油墨或其他適當之非透明的油墨)、模製化合物(molding compound，例如黑色模製化合物或其他適當之非透明的模製化合物)、防焊材料(solder mask，例如黑色防焊材料或其他適當之非透明的防焊材料)、其他適當的材料、或上述之組合。在一些實施例中，底部遮光層402及/或頂部遮光層404可以是光固化材料、熱固化材料、或上述之組合。在上述實施例中，可以依序將用於底部遮光層402及頂部遮光層404的遮光材料(未繪示)塗佈(coat)或分配(dispense)於基板100之上，使其完全覆蓋透光柱300且填充於複數個透光柱300之間，接著進行固化製程以固化上述遮光材料，以形成遮光層400。舉例而言，上述固化製程可為光固化製程、熱固化製程或上述組合。

在另一些實施例中，底部遮光層402及頂部遮光層404可以包括相同的材料，例如熱固化材料。在上述實施例中，可以在將底部遮光層402的材料塗佈於基板100上之後且在塗佈頂部遮光層404的材料之前，進行第一熱處理製程，並在將頂部遮光層404的材料塗佈於基板100上之後，進行第二熱處理製程。如此一來，由於底部遮光層402的材料較頂部遮光層404的材料多經受一次熱處理製程，使底部遮光層402的硬度大於頂部遮光層404的硬度。在一些實施例中，前述第一熱處理製程及/或第二熱處理製程可在約100℃至約200℃的溫度下進行，舉例來說，約150℃。在一些實施例中，前述第一熱處理製程及/或第二熱處理製程可進行約60分鐘至約120分鐘的時間，舉例來說，約90分鐘。舉例來說，上述熱處理製程可以包括烘烤製程。

在一些實施例中，如第1B圖所示，頂部遮光層404的底表面與透光柱300的頂表面的距離S1在約50微米至約250微米的範圍。

接著，如第1C圖所示，對遮光層400進行平坦化製程以平坦化頂部遮光層404，使得透光柱300之頂表面自頂部遮光層404露出。在一些實施例中，上述平坦化製程包括化學機械研磨(chemical mechanical polishing, CMP)製程、研磨(grinding)製程、其他合適的製程、或上述之組合。在一些實施例中，在平坦化製程之後，頂部遮光層404的頂表面與透光柱300的頂表面齊平，如第1C圖所示。在一些實施例中，在平坦化製程之後，頂部遮光層404的厚度例如是在大於1微米至約200微米的範圍。在一些實施例中，在進行上述平坦化製程之後且在可靠度測試之前，可以對遮罩層400進行第三熱處理製程，使半導體裝置具有較佳的可靠度。在其中底部遮光層402及頂部遮光層404包括不同的材料的實施例中，在第三熱處理製程之後，底部遮光層402及頂部遮光層404仍具有不同的硬度。在其中底部遮光層402及頂部遮光層404包括相同的材料的實施例中，在第三熱處理製程之後，底部遮光層402及頂部遮光層404具有相同的硬度。在一些實施例中，前述第三熱處理製程可在約100℃至約200℃的溫度下進行，舉例來說，約150℃。在一些實施例中，前述第三熱處理製程可進行約60分鐘至約120分鐘的時間，舉例來說，約90分鐘。舉例來說，上述第三熱處理製程可以包括烘烤製程。

在一些實施例中，如第1C圖所示，可以對基板100的底表面進行背面薄化(backside thinning)製程以薄化基板100，例如化學機械研磨(CMP)製程、研磨製程、其他合適的製程、或上述之組合，而形成減薄的基板100’。

如先前所提及的，設置於感測畫素202上的透光柱300及填充在透光柱300之間的遮光層400之組合共同構成一光準直層600。此光準直層的功能在於準直(collimate)光線，以減少光發散所導致之能量損失。在一些實施例中，光準直層上方可包含其他光學元件，例如：彩色濾光片(color filter)、玻璃、透鏡等(未繪示)。在一些實施例中，入射的光線透過光準直層600上方的光學元件經過光準直層600導入至感測畫素202。

在一些實施例中，光準直層600上方可包含設置於光準直層600之上的蓋板層(未繪示)。蓋板層可為硬質透光材料，例如：鋁矽酸鹽玻璃(calcium aluminosilicate glass)、鈉鈣玻璃(soda lime glass)、藍寶石(sapphire)、透明聚合物、或其他適合的材料，使得至少部分的入射光線能夠穿透而到達感測畫素202，並且此硬質蓋板能夠保護在其之下的半導體裝置10及其他元件。

在上述的實施例中，藉由將填充在透光柱之間的遮光層形成為具有不同硬度的多層膜結構，可以避免因遮光層太軟所導致的透光柱傾倒或因遮光層太硬而產生的裂縫，進而提升半導體裝置的可靠度以及製程良率。

第2A-2B圖係根據一些實施例，繪示出用於形成第2B圖之半導體裝置20之示例方法的各個中間階段的剖面示意圖。為了清楚起見，相似或相同的元件及製程將使用相同的參照符號。為了簡明之目的，此處不再重複對這些製程及裝置的描述。

在第2A-2B圖所述的實施例中，除了遮光層400’更包括中間遮光層403以外，半導體結構20的形成方法相似於半導體結構10的形成方法。

請參照第2A圖，首先形成如第1A圖所述的結構。接著，藉由在基板100上依序形成底部遮光層402、中間遮光層403、以及頂部遮光層404，以形成遮光層400’。底部遮光層402、中間遮光層403、以及頂部遮光層404填充於複數個透光柱300之間，且頂部遮光層404覆蓋透光柱300的頂表面。在此實施例中，由於遮光層400’具有較多數量的膜層，因此可以更靈活的調整遮光層400’的機械性質。

在此實施例中，中間遮光層403包括與底部遮光層402及頂部遮光層404不同的材料，使遮光層400’的各膜層之間具有軟硬相間的硬度。舉例來說，中間遮光層403的硬度大於底部遮光層402及頂部遮光層404的硬度，使遮光層400的各膜層硬度具有軟-硬-軟的變化。或者，中間遮光層403的硬度小於底部遮光層402及頂部遮光層404的硬度，使遮光層400的各膜層硬度具有硬-軟-硬的變化。

在一些實施例中，用於形成中間遮光層403的製程及材料可以選自前面關於第1B圖所提及之用於形成底部遮光層402及頂部遮光層404的製程及材料，因此於此不再贅述。雖然在第2A圖繪示的實施例中，半導體裝置20的遮光層400’僅具有一個中間遮光層(例如中間遮光層403)，但本發明不限於此，可以依據實際產品所需的特性調整遮光層的膜層數量。

接著，如第2B圖所示，在一些實施例中，可以對遮光層400’進行平坦化製程以平坦化頂部遮光層404，使得透光柱300之頂表面自頂部遮光層404露出。在一些實施例中，在平坦化製程之後，頂部遮光層404之頂表面與透光柱300之頂表面齊平。如先前所提及的，設置於感測畫素202上的透光柱300及填充在透光柱300之間的遮光層400’之組合共同構成一光準直層600。在一些實施例中，可以使用相似於前面關於第1C圖之用於平坦化遮光層400的製程來平坦化上述遮光層400’，因此於此不再贅述。

如先前所提及的，在進行平坦化製程之後且在進行可靠度測試之前，可以對遮光層400’進行一熱處理製程，以提高半導體裝置的可靠度。此熱處理製程類似於上述所提及的第三熱處理製程，故於此不再贅述。在此實施例中，由於中間遮光層403包括與底部遮光層402及頂部遮光層404不同的材料，因此在進行上述熱處理製程之後，遮光層400’的各膜層之間仍具有軟硬相間的硬度。

在上述實施例中，可以藉由在遮光層中形成額外的中間遮光層，以更靈活的調整遮光層的機械性質。

如第1C圖所示，半導體裝置10包括基板100、位於基板100中的感測畫素陣列200、以及位於基板100之上的複數個透光柱300。上述感測畫素陣列200包括複數個感測畫素202，且上述透光柱300對應設置於感測畫素陣列200之感測畫素202之上。半導體裝置10更包括位於基板100之上且填充於透光柱300之間的遮光層400，其中此遮光層400為多層膜結構。在一些實施例中，遮光層400的硬度大於透光柱300的硬度，以在後續製程中保護透光柱300不受傷害。

在一些實施例中，遮光層400包括底部遮光層402及頂部遮光層404，其中底部遮光層402及頂部遮光層404具有不同的硬度。本實施例藉由將填充在透光柱之間的遮光層形成為具有不同硬度的多層膜結構，可以避免在平坦化製程之後，因遮光層太軟所導致的透光柱傾倒、以及因遮光層太硬而產生的表面裂縫，進而提升半導體裝置的可靠度以及製程良率。

在另一些實施例中，半導體裝置的遮光層可以更包括位於底部遮光層402及頂部遮光層404之間的中間遮光層403(例如，半導體裝置20的遮光層400’)。在此實施例中，由於遮光層400’具有較多數量的膜層，因此可以更靈活的調整遮光層400’的機械性質。在一些實施例中，中間遮光層403的硬度小於底部遮光層402及頂部遮光層404的硬度，或者中間遮光層403的硬度大於底部遮光層402及頂部遮光層404的硬度。

綜上所述，本發明實施例藉由將填充在透光層之間的遮光層形成為具有不同硬度的多層膜結構，可以避免在平坦化製程之後，因遮光層太軟所導致的透光柱傾倒、以及因遮光層太硬而產生的表面裂縫，進而提升半導體裝置的可靠度以及製程良率。

以上概略說明了本發明數個實施例的特徵，使所屬技術領域內具有通常知識者對於本揭露可更為容易理解。任何所屬技術領域內具有通常知識者應瞭解到本說明書可輕易作為其他結構或製程的變更或設計基礎，以進行相同於本揭露實施例的目的及/或獲得相同的優點。任何所屬技術領域內具有通常知識者亦可理解與上述等同的結構或製程並未脫離本揭露之精神及保護範圍內，且可在不脫離本揭露之精神及範圍內，當可作更動、替代與潤飾。

10、20:半導體裝置

100、100’:基板

200:感測畫素陣列

202:感測畫素

300:透光柱

400、400':遮光層

402:底部遮光層

403:中間遮光層

404:頂部遮光層

600:光準直層

S1:距離

以下將配合所附圖式詳述本發明的一些實施例。應注意的是，依據在業界的標準做法，各種部件並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的部件。 第1A-1C圖係根據一些實施例，繪示出用於形成第1C圖之半導體裝置之示例方法的各個中間階段的剖面示意圖。 第2A-2B圖係根據一些實施例，繪示出用於形成第2B圖之半導體裝置之示例方法的各個中間階段的剖面示意圖。

10:半導體裝置

100’:基板

200:感測畫素陣列

202:感測畫素

300:透光柱

400:遮光層

402:底部遮光層

404:頂部遮光層

600:光準直層

Claims (20)

1. 一種半導體裝置的形成方法，包括：在一基板中形成一感測畫素陣列，其中該感測畫素陣列包括複數個感測畫素；在該基板上形成複數個透光柱，對應設置於該感測畫素陣列之該些感測畫素之上，且該些透光柱直接接觸並覆蓋該基板的該些感測畫素；在該基板之上形成一遮光層以覆蓋該些透光柱，其中該遮光層為多層膜(muti-layer)結構；以及進行一平坦化製程，以露出該些透光柱的頂表面。
2. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該遮光層的硬度大於該些透光柱的硬度。
3. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中形成該遮光層的步驟包括：在該基板之上形成一底部遮光層；以及在該底部遮光層之上形成一頂部遮光層，其中該頂部遮光層覆蓋該些透光柱的頂表面。
4. 如申請專利範圍第3項所述之半導體裝置的形成方法，其中在進行該平坦化製程之前，該頂部遮光層的底表面與該透光柱的頂表面的距離在約1微米至約200微米的範圍，且在進行該平坦化製程之後，該頂部遮光層的頂表面與該些透光柱的頂表面齊平。
5. 如申請專利範圍第3項所述之半導體裝置的形成方法，其中在形成該遮光層的步驟中，將該頂部遮光層及該底部遮光 層形成為具有不同的硬度。
6. 如申請專利範圍第5項所述之半導體裝置的形成方法，其中使用不同的材料形成該頂部遮光層及該底部遮光層。
7. 如申請專利範圍第5項所述之半導體裝置的形成方法，其中使用相同的材料形成該頂部遮光層及該底部遮光層。
8. 如申請專利範圍第7項所述之半導體裝置的形成方法，其中：在形成該底部遮光層之後且在形成該頂部遮光層之前，對該底部遮光層進行一第一熱處理製程；以及在形成該頂部遮光層之後，對該頂部遮光層及該底部遮光層進行一第二熱處理製程。
9. 如申請專利範圍第8項所述之半導體裝置的形成方法，更包括在該平坦化製程之後，對該頂部遮光層及該底部遮光層進行一第三熱處理製程，使該頂部遮光層及該底部遮光層具有相同的硬度。
10. 如申請專利範圍第3項所述之半導體裝置的形成方法，形成該遮光層的步驟更包括在該底部遮光層及該頂部遮光層之間形成一中間遮光層。
11. 如申請專利範圍第10項所述之半導體裝置的形成方法，其中該中間遮光層的硬度小於該底部遮光層及該頂部遮光層的硬度。
12. 如申請專利範圍第10項所述之半導體裝置的形成方法，其中該中間遮光層的硬度大於該底部遮光層及該頂部遮光層的硬度。
13. 一種半導體裝置，包括：一感測畫素陣列，位於一基板中，其中該感測畫素陣列包括複數個感測畫素；複數個透光柱，位於該基板之上且對應設置於該感測畫素陣列之該些感測畫素之上，且該些透光柱直接接觸並覆蓋該基板的該些感測畫素；以及一遮光層，位於該基板之上且填充於該些透光柱之間，其中該遮光層為多層膜結構。
14. 如申請專利範圍第13項所述之半導體裝置，其中該遮光層的硬度大於該些透光柱的硬度。
15. 如申請專利範圍第13項所述之半導體裝置，其中該遮光層包括位於該基板之上的一底部遮光層及位於該底部遮光層之上的一頂部遮光層，其中該頂部遮光層的頂表面與該些透光柱的頂表面齊平。
16. 如申請專利範圍第15項所述之半導體裝置，其中該頂部遮光層的厚度在大於1微米至約200微米的範圍。
17. 如申請專利範圍第15項所述之半導體裝置，其中該底部遮光層及該頂部遮光層包括不同的材料。
18. 如申請專利範圍第15項所述之半導體裝置，更包括一中間遮光層，位於該底部遮光層及該頂部遮光層之間。
19. 如申請專利範圍第18項所述之半導體裝置，其中該中間遮光層的硬度小於該底部遮光層及該頂部遮光層的硬度。
20. 如申請專利範圍第18項所述之半導體裝置，其中該中間遮光層的硬度大於該底部遮光層及該頂部遮光層的硬度。

Images