CN103943555A - 一种有源区制备方法 - Google Patents

一种有源区制备方法 Download PDF

Info

Publication number
CN103943555A
CN103943555A CN201410174736.0A CN201410174736A CN103943555A CN 103943555 A CN103943555 A CN 103943555A CN 201410174736 A CN201410174736 A CN 201410174736A CN 103943555 A CN103943555 A CN 103943555A
Authority
CN
China
Prior art keywords
film
active area
bottom anti
etching
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410174736.0A
Other languages
English (en)
Other versions
CN103943555B (zh
Inventor
孟祥国
黄君
李全波
崇二敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410174736.0A priority Critical patent/CN103943555B/zh
Publication of CN103943555A publication Critical patent/CN103943555A/zh
Application granted granted Critical
Publication of CN103943555B publication Critical patent/CN103943555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种有源区制备方法和半导体器件的制备方法，包括：首先，对晶圆的边缘区域进行等离子体处理，去除边缘区域的光刻胶和/或底部抗反射层的残留；然后，采用底部抗反射层相对于其下层薄膜的刻蚀选择比高的气体来刻蚀底部抗反射层，这样，确保了后续过程中晶圆的边缘区域和图案区域具有相同的薄膜厚度，从而在后续接触孔制备工艺中形成厚度均匀的氧化膜；本发明还对处理边缘区域的反应气体作了改进，从而避免了现有工艺容易造成图案区域关键尺寸缩小的弊端，因此，采用本发明的方法，能够避免接触孔制备工艺中粘合层剥离问题的发生，从而提高器件的质量。

Description

一种有源区制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种能够减少后续接触孔制备工艺中粘合层剥离缺陷的有源区制备方法。
背景技术
在半导体器件的制造工艺中，有源器件的制备工艺通常包括：栅极的制备、有源区的制备(AA loop)、层间介质层沉积、接触孔的制备(CT loop)等。其中，接触孔的制备过程通常包括：首先，在器件衬底(晶圆)上进行薄膜沉积，所沉积的薄膜材料可以为无机介电材料；然后，涂覆光刻胶和底部抗反射层，采用光刻工艺，图案化光刻胶(CT Photo)，以图案化的光刻胶为掩膜，采用刻蚀工艺，在衬底中刻蚀出CT结构(CT etch)；接着，在CT结构中沉积粘合层(gluelayer)；然后，在CT结构中填充金属钨(W dep)；最后，平坦化金属钨的顶部(W CMP)。
Glue layer的作用是为了增强CT结构侧壁和金属钨的粘合性，以及阻挡金属钨扩散到CT结构的侧壁的材料中。Glue layer的成分通常为TiN，可以采用物理气相沉积(PVD)制备。
然而，目前的CT工艺中，该glue layer沉积后，在晶圆边缘经常出现剥离现象(peeling defect)，请参阅图1，图1为晶圆边缘的扫描电镜图片，其中，1表示衬底，2表示glue layer，可看到，衬底1上的部分glue layer2剥离掉，将其下部的部分衬底1暴露出来。glue layer的剥离缺陷产生的原因归因于晶圆边缘存在两种不同界面：氧化膜(oxide)界面和Si界面。据科学分析，Ti/TiN薄膜沉积后，如果沉积在Si界面上，则会产生应力而导致剥离缺陷，如果沉积在氧化膜界面上，则由于应力较小而不会产生剥离缺陷。
在上述接触孔制备过程中，第一步所沉积的薄膜中，最上层为氧化膜，根据上述剥离原理分析，glue layer的剥离产生的原因是：在晶圆边缘区域处，该氧化膜的厚度不均匀甚至在某些地方无氧化膜。这样，就会造成晶圆边缘区域存在氧化膜界面的同时，也存在硅界面。
据研究表明，晶圆边缘区域的氧化膜厚度不均匀要追溯到有源区的制备工艺中。在这里，有源区制备工艺即是针对浅沟槽隔离结构的刻蚀工艺，包括采用光刻和刻蚀工艺，形成浅沟槽隔离结构，以及在浅沟槽隔离结构中填充氧化膜和平坦化氧化膜。请参阅图2，图2为传统的有源区制备方法的工艺流程示意图，通常有源区的制备方法包括以下步骤：
步骤L01：在器件衬底上进行薄膜沉积，包括沉积阻挡层、无定形碳膜(也作先进图案化膜，advanced patterning film，APF)、介电抗反射层(DARC)、氧化层(oxide)、底部抗反射层(Bottom anti-reflective coating，BARC)等；
步骤L02：在所沉积的薄膜表面涂覆光刻胶(Photo Resist,PR)，采用光刻工艺，图案化光刻胶；该步骤简称为光刻(AA photo，AA PH)；
步骤L03：以图案化的光刻胶为掩膜，经刻蚀，形成浅沟槽隔离结构，该步骤简称为浅沟槽隔离结构刻蚀(AA etch)；当然，在实际的刻蚀工艺中，具体还包括对BARC、oxide、APF等的刻蚀；
步骤L03：对衬底表面进行清洗(AA dry strip&wet)；这里的清洗过程，还包括对APF的去除、对衬底表面的颗粒的去除等；
步骤L04：扩大阻挡层的工艺窗口；刻蚀阻挡层的材料一般为氮化硅(SiN)，此过程具体为向外去掉一些氮化硅阻挡层的内壁部分，业内称为pull back；
步骤L05：向浅沟槽隔离结构中填充氧化物；通常采用高纵深比工艺(Highaspect ratio process，HARP)进行填充；
步骤L06：平坦化所填充的氧化物顶部(Chemical-mechanical polishing，CMP。
上述有源区制备工艺中，由于晶圆边缘的光刻胶残留和/或BARC残留(residue)的存在，则导致在浅沟槽隔离结构刻蚀过程中有些部分被这些残留所遮挡住，当浅沟槽隔离结构刻蚀过程结束后，该区域无法形成浅槽(shallow)，而没有这些残留覆盖的地方或者是这些残留的厚度比较薄的地方则形成了类似于STI的浅槽，并且这些浅槽深浅不一。这样，在后续的HARP(填充氧化物)和CMP工艺之后，晶圆边缘便有了厚度不同的氧化膜，有些边缘区域甚至没有氧化膜。在后续的接触孔刻蚀工艺中，由于需要足够的刻蚀工艺窗口，则会进一步造成晶圆边缘损失一部分氧化膜(oxide loss)，从而进一步加剧晶圆边缘氧化膜厚度不均匀的问题。由此，在后续的接触孔制备工艺中，glue layer沉积时，有些沉积在氧化膜上面，有些沉积在Si上面，从而造成glue layer的剥离(peeling)。
目前，业界减少glue layer剥离缺陷的主要方法为：在有源区制备工艺中，在APF沉积之后或者在浅沟槽隔离结构刻蚀后对晶圆边缘进行等离子体处理，以达到清除晶圆边缘光刻胶或BARC残留问题，然而，目前所采用的处理气体含F，无法控制对oxide、SiN、Si的刻蚀速率和选择比，从而无法保证晶圆边缘氧化膜厚度的一致性；并且，在后续的接触孔刻蚀中，在刻蚀窗口增大的条件下，很容易导致晶圆边缘氧化膜的进一步缺失，采用此方法，仍然会造成gluelayer剥离缺陷。
另外，还有一种减少glue layer剥离缺陷的方法，其在图案化光刻胶之后采用O2来处理晶圆边缘的光刻胶或BARC残留，这样虽然能将残留处理干净，但是，在对BARC刻蚀时，BARC相对于氧化膜的刻蚀选择比太小，由于BARC材质比较软，在晶圆的边缘的BARC会比较厚，容易导致在晶圆中心或有图案(pattern)区域已经刻蚀到下一层的氧化膜了，而在晶圆边缘区域仍在刻蚀BARC；这样，当图案区域刻蚀完成时，晶圆边缘区域很可能还有SiN残留，在后续工艺中，在SiN残留上沉积的薄膜中会出现一些缺陷，比如，TiN薄膜沉积在SiN残留上会出现剥离缺陷。同时，由于采用O2过程中，如果反应压力等工艺参数控制不当，很容易导致晶圆图案区域的关键尺寸缩小(shrink)。
因此，需要改进现有的有源区制备方法,以期有效减少glue layer剥离缺陷。
发明内容
为了克服上述问题，本发明旨在消除在后续接触孔制备工艺中glue layer的剥离问题，提高所制备的半导体器件的质量和性能；通过在有源区制备工艺中对晶圆边缘的光刻胶和底部抗反射层残留进行处理，以及改进对底部抗反射层刻蚀时的工艺条件，确保在制备浅沟槽隔离结构之后晶圆边缘区域和图案区域的薄膜厚度相同，进一步确保后续接触孔制备工艺中所沉积薄膜的厚度的一致性。
为达到上述目的，本发明提供了一种有源区制备方法，其包括以下步骤：
步骤S01：在所述晶圆上进行薄膜沉积；
步骤S02：在所述沉积的薄膜表面依次涂覆底部抗反射层和光刻胶，采用光刻工艺，图案化光刻胶；
步骤S03：对所述晶圆的边缘区域进行等离子体处理，去除所述边缘区域的光刻胶和/或底部抗反射层的残留；
步骤S04：以图案化的所述光刻胶为模版，采用所述底部抗反射层相对于其下层薄膜的刻蚀选择比高的气体来刻蚀所述底部抗反射层；
步骤S05：继续向下刻蚀，在所述晶圆中形成浅沟槽隔离结构；
步骤S06：在所述浅沟槽隔离结构中沉积氧化膜，并平坦化所述氧化膜顶部。
优选地，所述步骤S04中，所述刻蚀选择比高的气体为HBr和O2的混合气体。
进一步地，所述HBr和O2的比例为5:1至10:1。
优选地，所述边缘区域为所述晶圆的外边缘向中心偏移0.5-1.7mm的区域以及所述晶圆外边缘的侧面。
优选地，所述步骤S03中，所采用的等离子体为含O等离子体。
优选地，所述步骤S03中，所采用的反应气体为CO2。
优选地，所述步骤S03中，所采用的气体流量为100-200sccm，所采用的反应压强不大于1.9Torr，所采用的反应功率为300-400瓦，所采用的反应时间为10-15秒。
优选地，所述步骤S06中，采用化学机械抛光法对所述氧化膜顶部进行平坦化处理。
为了达到上述目的，本发明还提供了一种半导体器件的制备方法，其包括制备有源区和制备接触孔，其特点是，在制备有源区的过程中采用了上述任意一项所述的有源区制备方法。
本发明的有源区制备方法以及半导体器件的制备方法，通过在图案化光刻胶之后，对晶圆边缘区域进行等离子体处理，去除边缘区域的光刻胶和/或底部抗反射层残留，确保了后续工艺中沉积薄膜厚度的均匀性；然后，在浅沟槽隔离结构的刻蚀过程中，采用底部抗反射层相对其下层薄膜的刻蚀选择比高的气体进行刻蚀，以确保在刻蚀底部抗反射层的时候不会刻蚀到氧化膜或者极少刻蚀到氧化膜，这样，晶圆边缘和中间图案区域将保持同步刻蚀，确保了在后续的工艺中在晶圆边缘区域和图案区域所沉积的薄膜厚度的一致性，从而避免了传统刻蚀工艺中出现的薄膜边缘区域的氧化膜厚度不均匀的问题，大大减少了后续接触孔制备工艺中glue layer剥离缺陷，提高了所制备的半导体器件的质量和性能。并且，本发明还进一步改进了现有的边缘等离子体处理工艺，在图案化光刻胶之后，采用CO2对晶圆边缘进行等离子体清洗，消除了现有方法中采用O2作为反应气体在处理过程中容易造成晶圆图案区域的关键尺寸缩小的弊端，提高了工艺质量，进一步提高了所制备的半导体器件的质量和性能。
附图说明
图1为晶圆边缘的扫描电镜图片
图2为传统的有源区制备方法的工艺流程示意图
图3为本发明的实施例一的有源区制备方法的流程示意图
图4为本发明的实施例一的在晶圆上沉积薄膜后的截面结构示意图
图5为本发明的实施例一中在图案化光刻胶后的晶圆的截面结构示意图
图6为本发明的实施例一的浅沟槽隔离结构刻蚀后的截面结构示意图
图7为本发明的实施例二的有源区制备方法的流程示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下将结合具体实施例和附图3-7对本发明的有源区制备方法作进一步详细说明。其中，图3为本发明的实施例一的有源区制备方法的流程示意图，图7为本发明的实施例二的有源区制备方法的流程示意图。
如前所述，glue layer只有沉积在氧化膜上，才不会出现剥离问题，如果gluelayer下层的氧化膜不均匀，出现深浅不一的凹槽，甚至没有氧化物，将导致沉积于其上的glue layer出现严重的剥离缺陷；造成该问题的原因是有源区制备工艺中存在两点问题：一是，在图案化光刻胶之后，光刻胶和/或底部抗反射层残留在晶圆边缘区域，这些残留导致后续工艺所沉积的氧化物的厚度不一致，甚至在某些区域没有氧化物覆盖；二是，在对底部抗反射层的刻蚀过程中，所采用的气体对底部抗反射层的刻蚀速率接近对其下层薄膜的刻蚀速率，比如氧化膜，也即是底部抗反射层相对于其下层薄膜的刻蚀选择比较低，导致在刻蚀图案区域的底部抗反射层之后，很容易向下刻蚀到下层薄膜，比如氧化膜或介电抗反射层(DARC)，而边缘区域由于光刻胶厚度较大刻蚀速率相对于图案区域刻蚀速率较慢，从而导致边缘区域残留有SiN，也即是边缘区域的氧化膜厚度不均匀，这将导致glue layer沉积在SiN上之后(具有Si界面)产生剥离问题。
虽然现有工艺对减少glue layer剥离缺陷作了相应的改进工艺，一是：在图案化光刻胶之后进行晶圆边缘等离子体处理，虽然能够去除边缘的光刻胶或底部抗反射层残留，但是，所采用的处理气体含F，对oxide、SiN、Si的刻蚀速率和选择比无法控制，进而不能够有效控制晶圆图案区域和边缘区域的薄膜厚度一致，从而导致图案区域刻蚀完成后，边缘区域的氧化膜厚度不均匀；二是：仅在图案化光刻胶之后对晶圆边缘进行等离子体处理，采用氧气作为反应气体，虽然也能够去除边缘的光刻胶或底部抗反射层残留，但是，在后续的底部抗反射层的刻蚀过程中，依旧是采用现有的反应气体进行刻蚀，由于现有的反应气体对底部抗反射层和其下层薄膜之间的刻蚀选择比太小，比如氧化膜，容易造成晶圆图案区域和边缘区域的刻蚀深度不相同，从而导致在图案刻蚀完成后，在边缘区域仍然有氮化硅残留，造成边缘区域氧化膜厚度不均匀；并且，采用O2作为反应气体在处理过程中极容易造成晶圆图案区域的关键尺寸缩小。
因此，本发明在图案化光刻胶之后对晶圆边缘进行等离子体处理，确保了后续沉积的薄膜的厚度均匀性；然后在浅沟槽隔离结构刻蚀中，对刻蚀底部抗反射层所采用的反应气体作了改进，采用底部抗反射层相对于其下层薄膜比如氧化膜、介电抗反射层等的刻蚀选择比高的反应气体，这样，在刻蚀底部抗反射层的时候，不会刻蚀到其下层薄膜或者很少刻蚀到其下层薄膜，确保了浅沟槽隔离结构刻蚀之后，晶圆表面各处的薄膜厚度一致，并进一步确保了后续的填充和CMP之后，晶圆表面各处的薄膜厚度的一致性，从而确保了后续接触孔制备工艺中在边缘区域形成的氧化膜具有相同的厚度；
这里，在底部抗反射层刻蚀之后，可以用以下方式来简明表述保持厚度一致性的递推效应：底部抗反射层的下层薄膜厚度一致→填充和CMP之后的薄膜厚度一致→后续工艺中薄膜沉积的厚度一致→后续接触孔制备工艺中所沉积的氧化膜厚度一致。
并且，本发明还进一步对边缘等离子体处理工艺中所采用的反应气体作了改进，从而避免了现有工艺中采用O2作为反应气体进行边缘等离子体处理时，容易造成图案区域关键尺寸缩小的弊端。
需要说明的是，本发明中的晶圆边缘区域为晶圆STI图案区域和其它图案区域以外靠近晶圆最外边缘的区域以及最外边缘的侧面，具体的在一个较佳实施例中，边缘区域可以为将晶圆的外边缘向中心偏移0.5-1.7mm的区域以及最外边缘的侧面，然本发明中所指的边缘区域不仅局限于此数值范围中。
还需要说明的是，本发明中的接触孔的形状不仅限于圆孔，还可以为多边形孔、不规则图形孔等，本发明对接触孔的形状不作限制。
实施例一
请参阅图3，本实施例一中，有源区制备方法包括以下步骤：
步骤S01：在晶圆上进行薄膜沉积；
具体的，本领域的普通技术人员可以得知，有源区制备工艺的薄膜沉积工艺参数以及所沉积的薄膜成分，比如，沉积的薄膜均为无机介电材料等，本发明对此不再赘述。晶圆可以为硅晶圆，硅晶圆可以但不限于为单晶硅晶圆。
请参阅图4，图4为本发明的实施例一的在晶圆上沉积薄膜后的截面结构示意图。晶圆1上的薄膜从下往上依次包括：下氧化层2、SiN层3、APF层4、DARC层5和上氧化层6。当然，本发明中所沉积的薄膜不局限于此。
步骤S02：在沉积的薄膜表面依次涂覆底部抗反射层和光刻胶，采用光刻工艺，图案化光刻胶；
具体的，本发明中，所采用的光刻工艺为现有的成熟工艺，光刻工艺的过程可以包括：选择光刻版、曝光、显影、烘焙等工艺，从而实现光刻胶的图案化，本实施例中，请参阅图5，图5为本发明的实施例一中在图案化光刻胶后的晶圆的截面结构示意图。图中，8表示图案化的光刻胶层，7表示BARC层。要刻蚀的图案为浅沟槽隔离结构的图案，因此，在光刻胶中，光刻出浅沟槽隔离结构的图案。
需要说明的是，在涂覆光刻胶之前还可以先涂覆底部抗反射层，以保证光刻质量，因其已被现有工艺中广泛使用，本发明对此不再赘述。
步骤S03：对晶圆的边缘进行等离子体处理，去除边缘的光刻胶和/或底部抗反射层；
具体的，本领域的普通技术人员可以知晓常规的晶圆边缘等离子体处理工艺，本实施例中，采用含O等离子体进行处理，可以沿用现有的O2作为反应气体的边缘等离子体处理工艺，其具体的工艺参数包括反应压强、功率、气体流量、温度等可以根据实际工艺要求来设定，本发明对此不作限制。
步骤S04：以图案化的光刻胶为模版，采用底部抗反射层相对于其下层薄膜的刻蚀选择比高的气体来刻蚀底部抗反射层；
具体的，本实施例中，底部抗反射层下层的薄膜可以为氧化膜，在氧化膜下层还可以设有介电抗反射层(DARC)，本实施例中，要求所采用的气体对底部抗反射层的刻蚀速率远远大于对底部抗反射层的下层薄膜的刻蚀速率，也即是在此过程中，底部抗反射层相对于其下层薄膜具有较高的刻蚀选择比，其目的是在刻蚀底部抗反射层的时候，不会对下层的氧化膜造成刻蚀损伤，从而，在底部抗反射层刻蚀完成后，在晶圆的图案刻蚀区域和边缘区域具有相同厚度的薄膜，这样就确保了后续的工艺中图案刻蚀区域和边缘区域具有相同的薄膜厚度，比如，晶圆边缘区域的氧化膜的厚度与图案区域的氧化膜的厚度保持一致，这样，glue layer沉积在相同厚度的氧化膜上，避免了晶圆边缘因氧化膜不均匀或无氧化膜导致的剥离缺陷。
这里，所采用的刻蚀选择比高的气体可以为HBr和O2的混合气体，较佳的，HBr和O2的比例为5:1至10:1。其具体刻蚀工艺参数可以根据实际工艺要求来设定，在本实施例中，所采用的气体流量为100-200sccm，所采用的反应压强不大于1.9Torr，所采用的反应功率为300-400瓦，所采用的反应时间为10-15秒，但这不用于限制本发明的范围。
步骤S05：继续向下刻蚀，在晶圆中形成浅沟槽隔离结构；
具体的，请参阅图6，图6为本发明的实施例一的浅沟槽隔离结构形成后的截面结构示意图。本领域的普通技术人员可以知晓现有的刻蚀浅沟槽隔离结构的工艺过程，本发明对此不再赘述。
步骤S06：在浅沟槽隔离结构中填充氧化膜，并平坦化氧化膜顶部。
具体的，本实施例中，填充的氧化膜的成分可以但不限于为氧化硅，填充的方法可以但不限于为HARP工艺，然后，可以但不限于采用化学机械抛光法对氧化膜顶部进行平坦化处理。
实施例二
如前所述，实施例一中采用O2作为边缘等离子体处理的反应气体，并结合在浅沟槽隔离结构刻蚀时采用底部抗反射层相对于其下层薄膜的刻蚀选择比高的气体来进行刻蚀，可以达到去除边缘区域光刻胶和底部抗反射层残留的目的，并且避免后续对图案区域和边缘区域的刻蚀速率不同，造成边缘区域薄膜残留的问题，从而为形成厚度均匀的氧化膜提供了有利条件。
然而，采用O2作为反应气体存在一个弊端是：对反应过程中的比如反应压强等工艺参数需严格控制，否则，很容易造成晶圆图案区域的关键尺寸缩小，从而降低刻蚀工艺质量。
因此，本实施例中，在实施例一的有源区制备方法的基础上，还进一步对边缘等离子体处理的反应气体进行了改进，采用CO2作为反应气体。
请参阅图7，本实施例中的有源区制备方法包括：
步骤Y01：在晶圆上进行薄膜沉积；
步骤Y02：在沉积的薄膜表面依次涂覆底部抗反射层和光刻胶，采用光刻工艺，图案化光刻胶；
步骤Y03：采用CO2作为反应气体对晶圆的边缘进行等离子体处理，去除边缘的光刻胶和/或底部抗反射层；
具体的，本实施例中，具体的等离子体处理工艺参数可以根据实际工艺要求来设定，本发明对比不作限制。较佳的，本实施例中，等离子体处理的工艺参数可以为：所采用的CO2气体流量为100-200sccm，所采用的反应压强不大于1.9Torr，所采用的反应功率为300-400瓦，所采用的反应时间为10-15秒。
本实施例中，采用CO2作为反应气体，消除了采用O2作为反应气体的过程中对工艺参数控制不当容易造成的图案区域的关键尺寸缩小的弊端。
步骤Y04：以图案化的光刻胶为模版，采用底部抗反射层相对于其下层薄膜的刻蚀选择比高的气体来刻蚀底部抗反射层；
步骤Y05：继续向下刻蚀，在晶圆中形成浅沟槽隔离结构；
步骤Y06：在浅沟槽隔离结构中填充氧化膜，并平坦化氧化膜顶部。
需要说明的是，本实施例二与实施例一的区别在于在步骤Y03中，对边缘等离子体处理时采用的反应气体不同，其它可与实施例一相同，因此，在本实施例中，对步骤Y01-步骤Y06的具体工艺过程不再赘述。
此外，在本发明中，有源区的制备方法可以应用于制备半导体器件工艺中，由此，本发明还提供一种半导体器件的制备方法，包括：采用上述方法完成有源区的制备，然后，还可以对有源区进行离子注入、层间介质层沉积、接触孔制备工艺等步骤，从而形成半导体器件。由于完成有源区制备后所进行的半导体器件制备的工艺可以为本领域的普通技术人员所知晓，因此本发明对后续工艺不再赘述。
这里，半导体器件可以为任意有源器件，比如CMOS器件等，本发明对此不作限制。
由此看来，本发明的有源区制备方法，通过在图案化光刻胶之后对晶圆边缘区域进行等离子体处理，去除边缘区域的光刻胶或底部抗反射层残留；然后，在浅沟槽隔离结构刻蚀过程中，采用底部抗反射层相对于其下层薄膜(比如氧化膜)的刻蚀选择比高的气体进行刻蚀，以确保在刻蚀底部抗反射层的时候不会刻蚀到下层薄膜(比如氧化膜)，这样，在后续的浅沟槽隔离结构的刻蚀工艺中可以对晶圆各处同步刻蚀，如此，在经过后续的接触孔制备工艺中，在晶圆的边缘区域和图案区域所沉积的氧化膜则具有相同的厚度，以使glue layer可以沉积在厚度均匀的氧化膜上，从而避免了传统刻蚀工艺中出现的晶圆边缘区域的氧化膜厚度不均匀的问题，大大减少了glue layer剥离缺陷。本发明还进一步改进了现有的边缘等离子体处理工艺，在图案化光刻胶之后，采用CO2对晶圆边缘进行等离子体清洗，消除了现有方法中采用O2作为反应气体在处理过程中容易造成晶圆图案区域的关键尺寸缩小的弊端，提高了工艺质量，进一步提高了所制备的半导体器件的质量和性能。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (9)

1.一种有源区制备方法，其特征在于，其包括以下步骤：
步骤S01：在所述晶圆上进行薄膜沉积；
步骤S02：在所述沉积的薄膜表面依次涂覆底部抗反射层和光刻胶，采用光刻工艺，图案化光刻胶；
步骤S03：对所述晶圆的边缘区域进行等离子体处理，去除所述边缘区域的光刻胶和/或底部抗反射层的残留；
步骤S04：以图案化的所述光刻胶为模版，采用所述底部抗反射层相对于其下层薄膜的刻蚀选择比高的气体来刻蚀所述底部抗反射层；
步骤S05：继续向下刻蚀，在所述晶圆中形成浅沟槽隔离结构；
步骤S06：在所述浅沟槽隔离结构中沉积氧化膜，并平坦化所述氧化膜顶部。
2.根据权利要求1所述的有源区制备方法，其特征在于，所述步骤S04中，所述刻蚀选择比高的气体为HBr和O2的混合气体。
3.根据权利要求2所述的有源区制备方法，其特征在于，所述HBr和O2的比例为5:1至10:1。
4.根据权利要求1所述的有源区制备方法，其特征在于，所述边缘区域为所述晶圆的外边缘向中心偏移0.5-1.7mm的区域以及所述晶圆外边缘的侧面。
5.根据权利要求1所述的有源区制备方法，其特征在于，所述步骤S03中，所采用的等离子体为含O等离子体。
6.根据权利要求1所述的有源区制备方法，其特征在于，所述步骤S03中，所采用的反应气体为CO2。
7.根据权利要求1所述的有源区制备方法，其特征在于，所述步骤S03中，所采用的气体流量为100-200sccm，所采用的反应压强不大于1.9Torr，所采用的反应功率为300-400瓦，所采用的反应时间为10-15秒。
8.根据权利要求1所述的有源区制备方法，其特征在于，所述步骤S06中，采用化学机械抛光法对所述氧化膜顶部进行平坦化处理。
9.一种半导体器件的制备方法，其包括制备有源区和制备接触孔，其特征在于，包括采用权利要求1-8任意一项所述的方法来制备所述有源区。
CN201410174736.0A 2014-04-28 2014-04-28 一种有源区制备方法 Active CN103943555B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410174736.0A CN103943555B (zh) 2014-04-28 2014-04-28 一种有源区制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410174736.0A CN103943555B (zh) 2014-04-28 2014-04-28 一种有源区制备方法

Publications (2)

Publication Number Publication Date
CN103943555A true CN103943555A (zh) 2014-07-23
CN103943555B CN103943555B (zh) 2016-11-02

Family

ID=51191159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410174736.0A Active CN103943555B (zh) 2014-04-28 2014-04-28 一种有源区制备方法

Country Status (1)

Country Link
CN (1) CN103943555B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666203A (zh) * 2017-04-01 2018-10-16 中芯国际集成电路制造(上海)有限公司 改善晶圆边缘形貌的方法
CN115881628A (zh) * 2023-03-09 2023-03-31 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531056A (zh) * 2003-03-13 2004-09-22 矽统科技股份有限公司 浅沟隔离的制造方法
US20050042837A1 (en) * 2003-08-18 2005-02-24 Jun-Sik Hong Method of controlling depth of trench in shallow trench isolation and method of forming trench for isolation using the same
CN101238551A (zh) * 2005-08-03 2008-08-06 东京毅力科创株式会社 用于低k刻蚀后的无损灰化工艺和系统
US20090197388A1 (en) * 2006-10-11 2009-08-06 Min-Gon Lee Method of manufacturing semiconductor device
US20090246958A1 (en) * 2008-03-26 2009-10-01 International Business Machines Corporation Method for removing residues from a patterned substrate
CN102034843A (zh) * 2009-10-02 2011-04-27 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN102969265A (zh) * 2011-08-31 2013-03-13 上海华力微电子有限公司 浅沟槽隔离结构制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531056A (zh) * 2003-03-13 2004-09-22 矽统科技股份有限公司 浅沟隔离的制造方法
US20050042837A1 (en) * 2003-08-18 2005-02-24 Jun-Sik Hong Method of controlling depth of trench in shallow trench isolation and method of forming trench for isolation using the same
CN101238551A (zh) * 2005-08-03 2008-08-06 东京毅力科创株式会社 用于低k刻蚀后的无损灰化工艺和系统
US20090197388A1 (en) * 2006-10-11 2009-08-06 Min-Gon Lee Method of manufacturing semiconductor device
US20090246958A1 (en) * 2008-03-26 2009-10-01 International Business Machines Corporation Method for removing residues from a patterned substrate
CN102034843A (zh) * 2009-10-02 2011-04-27 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN102969265A (zh) * 2011-08-31 2013-03-13 上海华力微电子有限公司 浅沟槽隔离结构制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666203A (zh) * 2017-04-01 2018-10-16 中芯国际集成电路制造(上海)有限公司 改善晶圆边缘形貌的方法
CN115881628A (zh) * 2023-03-09 2023-03-31 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Also Published As

Publication number Publication date
CN103943555B (zh) 2016-11-02

Similar Documents

Publication Publication Date Title
JPH05206261A (ja) 集積回路製造において溝分離を行うための平坦化方法
CN103943555A (zh) 一种有源区制备方法
JPH11340317A (ja) 分離構造形成方法
JPH11330228A (ja) 分離トレンチを形成するための方法
JPH1083986A (ja) 半導体ウエハおよび半導体装置の製造方法
JPH11274299A (ja) 配線形成方法
CN111354675B (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
CN104299938B (zh) 浅沟槽隔离结构的形成方法
KR20040055346A (ko) 반도체 소자의 트렌치 형성 방법
JP2001319969A (ja) 絶縁領域の形成方法
US6613648B1 (en) Shallow trench isolation using TEOS cap and polysilicon pullback
KR101067863B1 (ko) 미세 패턴 형성 방법
US6897121B2 (en) Method of removing HDP oxide deposition
US6972242B2 (en) Methods to fabricate semiconductor devices
KR100798802B1 (ko) 반도체소자의 소자분리막 형성방법
KR20030059465A (ko) 반도체 소자의 소자분리막 형성방법
KR100561524B1 (ko) 소자 분리막 형성 방법
US20040009674A1 (en) Method for forming a filling film and method for forming shallow trench isolation of a semiconductor device using the same
CN102184886A (zh) 浅槽隔离结构的制备方法
KR100355865B1 (ko) 반도체 소자용 절연막의 평탄화 방법 및 이에 사용되는연마제
KR100721624B1 (ko) 반도체 장치의 얕은 트렌치 분리막 제조방법
KR100922074B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100596279B1 (ko) 반도체 소자의 엠아이엠 형성 방법
US7851362B2 (en) Method for reducing an unevenness of a surface and method for making a semiconductor device
KR20040056204A (ko) 폴리 실리콘 산화막을 이용한 에지 모트 방지방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant