CN1531056A - 浅沟隔离的制造方法 - Google Patents
浅沟隔离的制造方法 Download PDFInfo
- Publication number
- CN1531056A CN1531056A CNA031191797A CN03119179A CN1531056A CN 1531056 A CN1531056 A CN 1531056A CN A031191797 A CNA031191797 A CN A031191797A CN 03119179 A CN03119179 A CN 03119179A CN 1531056 A CN1531056 A CN 1531056A
- Authority
- CN
- China
- Prior art keywords
- absorption coefficient
- silicon
- manufacture method
- layer
- silicon oxynitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明揭示一种浅沟隔离的制造方法。在氮化硅膜上沉积一特定厚度的不同吸收系数的SiON，包含以下步骤：(a)于硅基板上沉积垫氧化硅膜/氮化硅膜作蚀刻的硬罩；(b)于氮化硅膜上先沉积一层高吸收系数的氮氧化硅层，再沉积一层低吸收系数的氮氧化硅层作抗反射层；(c)以浅沟槽图案的光罩曝光及显影光阻以形成浅沟槽的蚀刻罩幕；(d)蚀刻氮氧化硅、氮化硅、垫氧化层及硅基底，形成浅沟槽：(e)在浅沟槽侧壁及底部成长氧化层以除去损伤，减少漏电；(f)在浅沟槽内及氮氧化硅上沉积氧化硅层以填满沟槽；(g)以化学机械研磨使之平坦化。
Description
技术领域
本发明有关于半导体集成电路浅沟隔离的制造方法。特别是有关于一种沉积不同吸收系数的SiON反射层，以减少氮化硅膜厚对曝光的影响，并可控制STI开口宽度而控制活性区的尺寸并改善STI的填沟性能。
背景技术
集成电路制造技术随着摩尔定律而快速向微小化发展，晶片尺寸因集成度提高而不断缩小以增加晶片单位面积的元件数量。生产线上使用的线宽(critical dimension，CD)已由次微米(Sub-micron)进入纳米(nano-miter，nm)领域，使用的曝光光源大部份使用248nm，甚至193nm的波长，以增进解析度。无论元件尺寸如何缩小，元件间仍需适当地予以隔离或绝缘。隔离技术(isolation technology)已由局部氧化法(LOCOS)进步到浅沟槽隔离(shallow trench isolation，STI)。STI具有隔离区面积小及平坦性佳的优点，尤其配合化学机械研磨(CMP)技术，使平坦化更为理想。一般公知的STI技术如图1所示，图1为STI工艺的剖面的流程图。如图1(a)所示，先在硅基板101上先成长一层垫氧化层(pad oxide)102，于其上沉积一层氮化硅(Si3N4)103，再如图1(b)所示，沉积一层特定厚度的氮氧化硅(SiON)104。如图1(c)所示，利用STI光罩使光阻曝光以便蚀刻沟槽。但由于氮化硅层103在波长248nm或193nm的光源下，其吸收系数接近于0，致使SION层104的反射率易受底层的氮化硅层103的厚度变动所影响，易使光阻105曝光后的开口不足，导致显影后检查(after development inspection，ADI)的尺寸变动太大，因而不易控制活性区(active area，AA)的尺寸，影响元件的性能及合格率；于回填氧化层107至沟槽中时，亦因纵深比(aspect ratio)太大而不易平坦，并形成空洞108，使绝缘性能受影响。如图1(e)所示。
图2的曲线201显示氮化硅层103的厚度对沉积一般SiON层104的反射率的关系图。由图2曲线201可看出，反射率在氮化硅层103的厚度为930时SiON的反射率最小为0.025，氮化硅层103的厚度增加时反射率则成线性上升。故氮化硅层103的厚度影响反射率，使得一般SiON不能有效抗反射，使显影后检视的尺寸(ADI CD)产生变化，使蚀刻后的沟槽的宽度不一，甚至开口不足。图3的曲线301显示用不同的氮化硅层103的厚度所得ADI尺寸的关系图。由图3的曲线301可看出，氮化硅层103的厚度为910时，ADI的尺寸为0.146μm；950时，ADI尺寸为0.16μm，1030时ADI尺寸为0.18μm，1064时ADI尺寸为0.186μm。因此，若氮化硅层103的厚度在晶圆与晶圆之间(wafer to wafer)或在同一晶圆上(within wafer)有变化时，ADI的尺寸在晶圆上不同位置即不同，以致影响元件性能，或产晶的合格率。
发明内容
由于公知的浅沟槽的制造方法不能确实控制显影后沟槽的尺寸，致蚀刻的沟槽开口宽度不一，因此本发明的目的为提供一种浅沟槽隔离的制造方法，以控制活性区的尺寸(active area CD，AA CD)。
本发明的次一目的为提供一种浅沟槽隔离的制造方法，使硬罩(hard mask)分为二或三层。上层硬罩的蚀刻形成后退(Pull back)效果，浅沟槽的上层开口因而变大，使氧化硅的填沟性能获得改进。
为达成上述目的及其他目的，依据本发明的第一实施例，为一种浅沟隔离的制造方法，以减少氮化硅膜厚度对反射率的影响而控制电晶体活性区的尺寸，至少包含下列步骤：(a)于硅基板上沉积垫氧化硅膜/氮化硅膜作蚀刻的硬罩(hard mask)；(b)于氮化硅膜上先沉积一层高吸收系数的氮氧化硅层(SiON)，再沉积一层低吸收系数的氮氧化硅层作为抗反射层；(c)以浅沟槽图案的光罩曝光及显影光阻以形成浅沟槽的蚀刻罩幕；(d)蚀刻氮氧化硅、氮化硅、垫氧化层及硅基底，形成浅沟槽；(e)在浅沟槽侧壁及底部成长氧化层以除去损伤，减少漏电；(f)在浅沟槽内及氮氧化硅上沉积氧化硅层以填满沟槽；(g)以化学机械研磨使之平坦化。
依据本发明的第二实施例，至少包含下列步骤：(a)于硅基板上沉积垫氧化硅膜/氮化硅膜作蚀刻的硬罩：(b)于氮化硅膜上开始沉积高吸收系数的氮氧化硅层，于达到一定厚度后改变硅烷及笑气的流量，使氮氧化硅的吸收系数降低，继续沉积低吸收系数的氮氧化硅至一定厚度；(c)以浅沟槽图案的光罩曝光及显影光阻以形成浅沟槽的蚀刻罩幕；(d)蚀刻氮氧化硅、氮化硅、垫氧化层及硅基底，形成浅沟槽；(e)在浅沟槽侧壁及底部成长氧化层以除去损伤，减少漏电；(f)在浅沟槽内及氮氧化硅上沉积氧化硅层以填满沟槽；(g)以化学机械研磨使之平坦化。
附图说明
图1为STI艺的剖面的流程图。
图2显示氮化硅层的厚度对具有一般吸收系数的抗反射层SiON层的反射率的关系图。
图3显示氮化硅层的厚度所得ADI尺寸的关系图。
图4为本发明第一实施例的制造流程的剖面图。
101：基板 102：垫氧化层
103：氮化硅 104：氮氧化硅
105：光阻 106：沟槽
107：回填氧化层 108：空洞
201：氮化硅层厚度对具有一般吸收系数的抗反射层SiON层的反射率的关系曲线
202：氮化硅层其上具有高吸收系数的氮氧化硅层及低吸收系数的氮氧化硅层作为抗反射层时，氮化硅膜厚对反射率的关系曲线
301：不同的氮化硅层的厚度所得ADI尺寸的关系曲线
302：有高吸收系数的氮氧化硅层及低吸收系数的氮氧化硅层作抗反射层，氮化硅膜厚对反射率的关系曲线
401：高吸收系数的氮氧化硅抗反射层
402：低吸收系数的氮氧化硅抗反射层
403：光阻
405：衬氧化层
406：氧化硅层
具体实施方式
请参考图4。图4为本发明第一实施例的制造流程的剖面图。图4(a)显示于硅基底101上以干氧化法成长一层垫氧化层102，其厚度约为50至200以减少硅表面的缺陷，并减缓其后沉积的氮化硅层103的应力，再于垫氧化层102上以LPCVD或PECVD法沉积一层氮化硅层103，其厚度约为500至2000，作为蚀刻浅沟槽时的硬罩。
参考图4(b)，图4(b)显示于氮化硅层103上先沉积一层高吸收系数的氮氧化硅层401，再沉积一层低吸收系数的氮氧化硅层402作抗反射层。沉积高吸收系数的氮氧化硅层的方法例如利用等离子增强化学气相沉积(PECVD)法，使用的气体源例如为硅院(SiH4)笑气(N2O)温度维持300℃至450℃。沉积时的压力约为2Torr至3.5Torr。高介质常数的氮氧化硅的气体流量如硅烷约200sccm至250sccm，笑气约为50sccm至200sccm。通过调整硅烷及笑气的流量改变吸收系数值。低吸收系数的氮氧化硅的气体流量如硅烷约150sccm至250sccm，笑气约为350sccm至500sccm。
参考图4(c)，图4(c)显示在低介质常数的氮氧化硅层402上先涂上一层光阻，曝光及显影光阻以形成浅沟槽的蚀刻罩幕403。于使用248nm或193nm的光源曝光时，因为有高吸收系数的氮氧化硅层401及低吸收系数的氮氧化硅层402，即使吸收系数接近于0的氮化硅层103的厚度改变，亦不致使反射率改变。请参考图2，曲线202为氮化硅层103由900改变至1100时，氮化硅上沉积高吸收系数的氮氧化硅层401及低吸收系数的氮氧化硅层402的反射率随氮化硅膜厚变化关系图，可见其值固定为0.07而不变化。比较图2的曲线201，仅有一般吸收系数的氮氧化硅层104(参考图1)的反射率随氮化硅层103的厚度而改变。请参考图3，图3的曲线302是以高吸收系数的氮氧化硅层401及低吸收系数的氮氧化硅层402作抗反射层，STI曝光显影后对图案作检查时的开口尺寸在不同氮化硅层103厚度时STI的开口尺寸可维持一定值。比较图3的曲线301，仅有一般氮氧化硅层104(参考图1)作抗反射层，STI的开口尺寸随氮化硅层104的厚度的改变而改变，使开口尺寸失去控制。
回到图4，图4(d)显示蚀刻后的沟槽及抗反射层的开口。蚀刻例如利用干式蚀刻。于蚀刻进行中，抗反射层401、402的蚀刻率较氮化硅层103及硅基底101的蚀刻率快，故有后退(pull back)，使抗反射层401、402的开口较氮化层103的开口大，因而有助于填入氧化硅层406时不致形成空洞，增加合格率，减少漏电流。
参考图4(e)。图4(e)显示在沟槽内填入氧化硅406的结果。在浅沟槽开口内先以干氧化法成长一层衬氧化层405，以消除沟槽底部及侧壁上因蚀刻形成的损伤，再沉积氧化硅406于沟槽内。氧化硅406的沉积例如使用高密度等离子化学气相沉积(High DensityPlasma，HDPCVD)，使用氧气(O2)硅烷(SiH4)反应气体，并间歇性地以氩气(Argon，Ar)等离子溅击使之平坦化。浅沟槽隔离至此完成。
本发明第二实施例与第一实施例的差别在于沉积高吸收倍数的氮氧化硅层及低吸收系数的氮氧化硅层的方法不同。第一实施例为两次沉积高吸收系数的氮氧化硅层401及低吸收系数的氮氧化硅层402，而第二实施例采用一次沉积的方式。即晶圆进入沉积腔室后，先以高流量的硅院及低流量的笑气沉积高吸收系数的氮氧化硅，然后渐渐减少硅烷的流量并增如笑气的流量以逐渐增加氮氧化硅的氮含量，而成为低吸收系数的氮氧化硅。
Claims (19)
1.一种浅沟隔离的制造方法，其特征是，至少包含下列步骤：
(a)于硅基板上沉积垫氧化硅膜/氮化硅膜作蚀刻的硬罩；
(b)于氮化硅膜上先沉积一层高吸收系数的氮氧化硅层，再沉积一层低吸收系数的氮氧化硅层作抗反射层；
(c)以浅沟槽图案的光罩曝光及显影光阻以形成浅沟槽的蚀刻罩幕；
(d)蚀刻氮氧化硅、氮化硅、垫氧化层及硅基底，形成浅沟槽；
(e)在浅沟槽侧壁及底部成长氧化层以除去损伤，减少漏电；
(f)在浅沟槽内及氮氧化硅上沉积氧化硅层以填满沟槽；
(g)以化学机械研磨使之平坦化。
2.如权利要求1所述的制造方法，其特征是，该垫氧化膜的厚度为50至200。
3.如权利要求1所述的制造方法，其特征是，该氮化硅膜的厚度为500至2000。
4.如权利要求1所述的制造方法，其特征是，该高吸收系数的氮氧化硅层的沉积是利用PECVD法沉积，并控制其硅烷的气体流量为200sccm至350sccm，笑气的气体流量为50sccm至200sccm。
5.如权利要求1所述的制造方法，其特征是，该低吸收系数的氮氧化硅层的沉积是利用PECVD法沉积，并控制其硅烷的气体流量为150sccm至250sccm，笑气的气体流量为350sccm至500sccm。
6.如权利要求1所述的制造方法，其特征是，该高吸收系数的氮氧化硅层的吸收系数大于1.2，厚度为200至2000。
7.如权利要求1所述的制造方法，其特征是，该低吸收系数的氮氧化硅层的吸收系数为0.2至0.4，厚度为200至500。
8.如权利要求1所述的制造方法，其特征是，该浅沟槽的蚀刻深度为2500至5000。
9.如权利要求1所述的制造方法，其特征是，成长该浅沟槽侧壁及底部的氧化层为干氧化法。
10.如权利要求1所述的制造方法，其特征是，填入该浅沟槽的氧化硅层是利用高密度等离子化学气相沉积法，以氧气及硅烷作反应气体，并间歇性地以氩气等离子溅击使之平坦化。
11.一种浅沟隔离的制造方法，其特征是，至少包含下列步骤：
(a)于硅基板上沉积垫氧化硅膜/氮化硅膜作蚀刻的硬罩；
(b)于氮化硅膜上开始沉积高吸收系数的氮氧化硅层，于达到一定厚度后改变硅烷及笑气流量，使氮氧化硅的吸收系数降低，至吸收系数达0.3时，维持硅烷及笑气的流量，继续沉积低吸收系数氮氧化硅至一定厚度；
(c)以浅沟槽图案的光罩曝光及显影光阻以形成浅沟槽的蚀刻罩幕；
(d)蚀刻氮氧化硅、氮化硅、垫氧化层及硅基底，形成浅沟槽；
(e)在浅沟槽侧壁及底部成长氧化层以除去损伤，减少漏电；
(f)在浅沟槽内及氮氧化硅上沉积氧化硅层以填满沟槽；
(g)以化学机械研磨使之平坦化。
12.如权利要求11所述的制造方法，其特征是，该垫氧化膜的厚度为50至200。
13.如权利要求11所述的制造方法，其特征是，该氮化硅膜的厚度为500至2000。
14.如权利要求11所述的制造方法，其特征是，该高吸收系数的氮氧化硅层及低吸收系数的氮氧化硅层的沉积是利用PECVD法沉积，控制其气体流量自硅烷的气体流量200sccm至350sccm，笑气的气体流量50sccm至200sccm，渐变至硅烷的气体流量150sccm至250sccm，笑气的气体流量350sccm至500sccm。
15.如权利要求11所述的制造方法，其特征是，该高吸收系数的氮氧化硅层的吸收系数大于1.2，厚度为200至2000。
16.如权利要求11所述的制造方法，其特征是，该低吸收系数的氮氧化硅层的吸收系数为0.2至0.4，厚度为200至500。
17.如权利要求11所述的制造方法，其特征是，该浅沟槽的蚀刻深度为2500至5000。
18.如权利要求11所述的制造方法，其特征是，成长该浅沟槽侧壁及底部的氧化层为干氧化法。
19.如权利要求11所述的制造方法，其特征是，填入该浅沟槽的氧化硅层是利用高密度等离子化学气相沉积法，以氧气及硅烷作反应气体，并间歇性地以氩气等离子溅击使之平坦化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA031191797A CN1531056A (zh) | 2003-03-13 | 2003-03-13 | 浅沟隔离的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA031191797A CN1531056A (zh) | 2003-03-13 | 2003-03-13 | 浅沟隔离的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1531056A true CN1531056A (zh) | 2004-09-22 |
Family
ID=34285008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA031191797A Pending CN1531056A (zh) | 2003-03-13 | 2003-03-13 | 浅沟隔离的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1531056A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407407C (zh) * | 2005-04-29 | 2008-07-30 | 海力士半导体有限公司 | 用于制造半导体装置的晶体管的方法 |
| CN103943555A (zh) * | 2014-04-28 | 2014-07-23 | 上海华力微电子有限公司 | 一种有源区制备方法 |
-
2003
- 2003-03-13 CN CNA031191797A patent/CN1531056A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407407C (zh) * | 2005-04-29 | 2008-07-30 | 海力士半导体有限公司 | 用于制造半导体装置的晶体管的方法 |
| CN103943555A (zh) * | 2014-04-28 | 2014-07-23 | 上海华力微电子有限公司 | 一种有源区制备方法 |
| CN103943555B (zh) * | 2014-04-28 | 2016-11-02 | 上海华力微电子有限公司 | 一种有源区制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279396B2 (en) | Methods of forming trench isolation regions with nitride liner | |
| US10177222B2 (en) | Semiconductor device and method of fabricating the same | |
| KR100650226B1 (ko) | 낮은 κ 실리콘 카바이드 배리어층, 에칭 정지층, 및다마신 적용을 위한 반사방지 코팅층의 동일 현장 증착 | |
| US20030073321A1 (en) | Etch process for dielectric materials comprising oxidized organo silane materials | |
| US20040092113A1 (en) | Process for forming a dual damascene structure | |
| JP2022521232A (ja) | リソグラフィ応用のための膜積層体 | |
| US7175966B2 (en) | Water and aqueous base soluble antireflective coating/hardmask materials | |
| US6147005A (en) | Method of forming dual damascene structures | |
| US6329261B1 (en) | Method for forming a shallow trench isolation structure | |
| US6255717B1 (en) | Shallow trench isolation using antireflection layer | |
| US6864150B2 (en) | Manufacturing method of shallow trench isolation | |
| US20060128114A1 (en) | Trench isolation type semiconductor device and method of fabricating the same | |
| CN1531056A (zh) | 浅沟隔离的制造方法 | |
| US7938973B2 (en) | Arc layer having a reduced flaking tendency and a method of manufacturing the same | |
| US7425494B2 (en) | Method for forming void-free trench isolation layer | |
| US7678661B2 (en) | Method of forming an insulating layer in a semiconductor device | |
| JPH1140669A (ja) | 多層配線構造とその製造方法 | |
| KR100318461B1 (ko) | 반도체소자의분리방법 | |
| US6861333B2 (en) | Method of reducing trench aspect ratio | |
| US6821883B1 (en) | Shallow trench isolation using antireflection layer | |
| KR100756864B1 (ko) | 반도체 소자의 절연막 형성 방법 | |
| US20050255704A1 (en) | Stacked dielectric layer suppressing electrostatic charge buildup and method of fabricating the same | |
| JP2002526804A (ja) | 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積 | |
| US7061075B1 (en) | Shallow trench isolation using antireflection layer | |
| KR19980077556A (ko) | 반도체소자의 미세패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |