JP2002526804A - 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積 - Google Patents

低誘電率反射防止被膜に用いるシリコンカーバイドの堆積

Info

Publication number
JP2002526804A
JP2002526804A JP2000574964A JP2000574964A JP2002526804A JP 2002526804 A JP2002526804 A JP 2002526804A JP 2000574964 A JP2000574964 A JP 2000574964A JP 2000574964 A JP2000574964 A JP 2000574964A JP 2002526804 A JP2002526804 A JP 2002526804A
Authority
JP
Japan
Prior art keywords
substrate
dielectric layer
silicon carbide
reflective coating
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000574964A
Other languages
English (en)
Other versions
JP4763131B2 (ja
Inventor
クリストファー ベンチャー，
ジョー フェン，
メイ−イー シェク，
クリス ヌガイ，
ジュディ ファン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/165,248 external-priority patent/US20030089992A1/en
Priority claimed from US09/219,945 external-priority patent/US6635583B2/en
Priority claimed from US09/270,039 external-priority patent/US6974766B1/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002526804A publication Critical patent/JP2002526804A/ja
Application granted granted Critical
Publication of JP4763131B2 publication Critical patent/JP4763131B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Surface Treatment Of Optical Elements (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 シランベースの材料を用いて、IC用途に適したARCを形成するのに有用な、シリコンカーバイドを堆積するプロセス。 【解決手段】 バリア層やエッチングストップとしても利用でき、導電性物質として銅のような高拡散性導電体を用いる複雑なダマシン構造にも利用できる。一定のプロセスパラメーターのもとでは、様々な厚さの下部層の上に一定の厚さのシリコンカーバイドを用いてもよい。通常は所定の反射率を得るために、各下部層の厚さに対してシリコンカーバイドARCの厚さの調整が必要であるのに対して、該シリコンカーバイドARCでは所定の反射率を得るために、その厚さは下部層の厚さにほとんどに依存しない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的には、基板上の集積回路の形成に関する。本発明は特に一定の
プロセス形態のもと、有機シラン類を用いて低誘電率（低κ）である低κ反射防
止膜として用いられるシリコンカーバイドフィルムを生成するための低温法に関
する。
【０００２】
【従来の技術】
集積回路の設計と製造において、堅実な、またほぼ予想通りの進歩が過去１０
年にわたって見られてきた。この成功の進展の一つのキーは、集積回路（IC）装
置のデバイス間を連結する導電路を与える多層間接続技術である。形態の寸法縮
小は、現在は１/４サブミクロンあるいはより小さい範囲であり、超大規模集積
（VLSI）や極超大規模集積（ULSI）技術における、水平相互接続（通常、ライン
と呼ぶ）と垂直相互接続（通常、コンタクトあるいはバイアと呼ばれ、コンタク
トは下部層基板上のデバイスに伸び、一方バイアはM１,M２などの下部金属層に
伸びる）により、特に相互連結線の間の静電結合の減少という重要性が増してき
た。更に集積回路における半導体デバイスのスピードを更にあげるために、低抵
抗を有する導電性材料、及び近接する金属線間の静電容量を減らすために低κ（
誘電率７.０未満）の絶縁体を用いることが必要となってきた。低κ材料の必要
性はフォトリソグラフィに用いられるバリア層、エッチストップ、反射防止被膜
へと拡張している。しかし、通常のバリア層、エッチストップ、反射防止被膜材
料は、７.０よりかなり高い誘電率を有し、このため、殆ど誘電率を減少させる
ことのない結合絶縁体となっている。このように、低κ基板におけるバリア層、
エッチストップ、反射防止被膜のためのより良い材料が必要とされている。
【０００３】 回路密度の変化とともに、さらなるプロセスの変化が必要になっている。たと
えば、より精密度の高いパターンエッチングのためのフォトリソグラフィプロセ
スの改良への努力がなされている。フォトリソグラフィは光パターニングと、通
常は有機ポリマー（フォトレジスト材料）を用い、基板表面に精細規模のパター
ンを現像して集積回路を作る技術である。通常フォトレジスト材料には、たとえ
ば、ナフトキノンジアジド類がある。大抵の場合、基板をフォトリソグラフィに
より適切に加工するために、また不必要なパターンニングを避けるために、パタ
ーニングされる層の高い反射率は、光線の反射を減らすように改善されねばなら
ない。反射率は普通、公知の基準のパーセンテージとして表示される。たとえば
、生のシリコンは１００％の数値を有する。下部層からの不要な反射は反射され
てフォトレジストに到り、望ましくない部分でフォトレジストを露光する。あら
ゆる、不必要な露光により形成するよう意図したライン、バイア及びその他の形
状が歪んでしまう。ダマシン構造における反射率によって、以下に論じるように
、よりよいフォトリソグラフィプロセスに対する必要性が増してきている。
【０００４】 多層構造、誘電体の使用の増加に伴って、反射率の増加によってエッチングは
不正確となってしまっている。誘電層はフォトレジストを露光するために用いる
紫外線に対して勿論透明である。このように、ダマシン構造における誘電体の多
層レベルでの利用は、不必要な反射を増加することになる。そのため、反射防止
被膜（ARC）がエッチングされる層の上に堆積される。ここでARCは薄い犠牲層で
あって、下置層より小さい反射率を持ち、下部層をエッチングするために用いる
化学薬品と同一あるいは類似の化学薬品によってエッチングされる。このARCはU
LSI回路に望まれる増加した電流密度を導くように、より向上した形状寸法と精
度がより緻密なスペースに入るように、不要な反射を減らすか除去している。
【０００５】 ARC材料は、本明細書で参照として包含される、米国特許番号5,710,067に記さ
れているように、有機物でも無機物でもよい。有機ARCは薄膜化ポリイミド、ポ
リスルホン、その他材料であり、一般に無機材料より高価であり、より複雑な加
工を要する。無機ARC類には、窒化シリコン、酸窒化シリコン、α-炭素、窒化チ
タニウム、シリコンカーバイド、非晶性シリコンなどがある。本発明より以前は
、無機ARC類は通常高いκ値を特徴としていて、低κ構造とは適合しないもので
あった。高κARCの使用は、別の低κ層の積み重ねに高κ材料を付け加えている
際の低κ材料への変化の利点を部分的に否定している。ある用途においては、高
κARCは基板から除くことが出来るが、その除去のために処理が複雑になってし
まう。有機ARC類を用いることは可能であるが一般にかなり高価であり、追加の
加工工程を要する。
【０００６】 第１図は、フォトリソグラフィプロセスの一部として、誘電体上に堆積したポ
ジティブフォトレジストを有する基板の代表例を示している。ポジティブフォト
レジストは光に露光した部分に現像され、一方ネガティブフォトレジストは光露
光されない部分に現像される。集積回路１０は、コンタクト、バイア、ライン、
トレンチのような形状１１を有する下部基板１２を含んでいる。本発明では、「
基板」の語を一つの下部材料を意味するものとして使用する。そして、バリア層
のようなその時問題とされる層の下に置かれた一連の下部層を示すときにも用い
る。バリア層１３はこの基板の上に堆積されてもよい、ついでそれに誘電層１４
が堆積される。この誘電層は非ドープシリコンガラス（USG）として知られる非
ドープニ酸化シリコン、フッ素ドープシリコンガラス（FSG）あるいはその他低
κ材料でもよい。本実施例では、ARC15を誘電体上に堆積し、ついで、フォトレ
ジスト層１９を堆積した。
【０００７】 このARCの目的は、通常ARC材料の3つの特性、屈折率（n）,吸収率（ｋ）、（
ｋは低κ誘電体のκと区別すること），及び該ARCの厚さ（ｔ）を調整すること
によっていかなる反射光波長をも減少あるいは除去することであり、すなわち、
位相相殺と反射光吸収を作り出すことであるである。通常要求されるn,k,tの値
は、下部層の厚さと性質に依存し、それぞれの特別な用途に応じて調整する必要
がある。正/負レジスト光学リソグラフィモデルv.4.05のようなコンピューター
シミュレーションプログラムでは、n,k,tの値の効果、特定の層の反射率がシミ
ュレートされている。その結果を分析し、実際に試験を行い、走査型電子顕微鏡
（SEM）技術で結果を再検討する。様々な、n,k,tの値の組み合わせが選択され、
その用途における反射光が減少する。これらn,k,tの値はそれぞれの用途、それ
ぞれの基板の厚さに依存するので、適切な選択は時間のかかることであるし、厄
介なことである。更に、その選択は下部層の狭い厚さ範囲にのみにしか適用でき
ない可能性があり、基板から基板への堆積プロセスの繰り返しにおけるさらなる
問題の原因となり得る。第２図は、リソグラフィプロセスの模式図であり、公言
２３が紫外線光などの光を光のパターンを決定するパターンニングされたテンプ
レート（マスク）２１を通して放射し、そのパターンがフォトレジスト層19に投
影され、最後にはパターンニングされた基板が得られる。通常この光によって、
例えば紫外線が露光されたとき、その露光部分２５内のフォトレジスト層が、有
機溶媒への溶解する。こうして、未露光部分を失わずに、露光部分はその露光部
分を浸漬、あるいはその他の除去方法によって除去される。
【０００８】 第3図は、エッチングプロセスによって、その上に形成された形状２７を有す
る基板の模式的図示である。フォトレジストの残り部分は除去され、その形状は
適切なレベルにエッチングされ、その基板は、ライナー、誘電体、導電体あるい
はその他の層の堆積などの、次のプロセスのために準備される。
【０００９】 相互接続を形成するための従来の堆積/エッチングプロセスは、より高い回路
密度を持ち、より精度の高いパターンエッチングが得られるように改善されてい
る。このように、現在いろいろな新しいプロセスが開発されている。たとえば、
回路形成の従来方法では、導電体の被覆層を堆積し、形状をパターンニングする
ようにその導電体をエッチングし、ついで誘電体材料でその形状を充填していた
。増加した回路密度で強調すべきことは、誘電体層を堆積したり、形状を形成す
るために誘電体層をエッチングすることや、バイア、ライナー、その他の形状を
形成するために、形状を導電体で充填することによって、そのプロセスが幾分逆
戻りしたということである。時流は、ダマシン構造を用いる方向である。デュア
ルダマシン構造では、誘電層は多層基板におけるコンタクト/バイア及び相互接
続ラインのいずれをも決定するようにエッチングされる。ついで、決定されたパ
ターンに金属が充填され、余分な金属はすべて、化学機械研磨（CMP）のような
平面化プロセスでその構造の表面から除去される。
【００１０】 第4図は、デュアルダマシン構造の一例を示す。現在用いられている二つの有
力なスキームが、ダマシン構造を現像するために用いられ、そこでは、ライン/
トレンチがバイア/コンタクトと、同時に充填される。「カウンタボア」スキー
ムでは、集積回路１０は、一つの下部基板１２を含み、これはその上に堆積され
た一連の層を含んでもよいし、その中に形状１１が形成されていてもよい。バリ
ア層１３は該基板の上に堆積され、ついで誘電層１４が堆積される。通常Ta、Ta
N、Ti、TiNあるいはその他の材料であるライナー22は必要なこともある。誘電層
は非ドープシリコンガラス（USG）として知られている非ドープニ酸化シリコン
、また、フッ素ドープシリコンガラス（FSG）あるいはその他低κ材料でもよい
。α―C、α−FC、パリレン、AF4、BCB、PAE、酸窒化物、あるいはシリコンカー
バイドなどの低κエッチストップ１６は、該誘電層１４上に、約２００Åから約
１０００Åの厚さに堆積される。各エッチストップ材料は通常、エッチングされ
る誘電層にくらべて、遅いエッチングレートを有し、エッチングプロセスにおい
て、あらかじめ決定した深さに達することを保証できる、幾分かの自由度を持つ
ものである。ある優れた特徴を有するエッチングプロセスでは、こういったエッ
チストップ材は不要である。他の誘電層１８は、エッチストップ１６の上に、約
５、０００Åから約１０、０００Åの厚さに堆積される。ARC１５は第1図のARC
１５のように、誘電層１８の上に堆積され、ついでフォトレジスト層（図示せず
）が第1図に示したフォトレジスト層１９のよう堆積される。フォトレジスト層
は露光され、在来のフォトリソグラフィにより、バイア/コンタクト２０a用のパ
ターンを形成する。これらの層はフッ素、炭素、酸素イオンを用いるような在来
のエッチプロセスを用いて、エッチングされ、バイア/コンタクト２０aが形成さ
れる、ついでフォトレジスト層が除去される。その他のフォトレジスト層が堆積
され、ライン/トレンチ２０ｂをパターニングするように露光され、その層がエ
ッチングされ、ライン/トレンチ２０ｂが形成される、ついでフォトレジスト層
が除去される。更に導電性材料２０が、バイア/コンタクト２０aとライン/トレン
チ２０ｂの両方に同時に堆積される。一度導電性材料２０がその形状に充填た時
に、次の一連の層を形成するときに、銅のような導電体の拡散を防ぐように、も
う１つのバリア層２４を堆積してもよい。
【００１１】 デュアルダマシン構造を作るための、その他の有力なスキームはセルフアライ
メントコンタクト(SAC)である。このSAC法は、誘電層１８の堆積の前に、エッチ
ストップ１６の上にフォトレジスト層を堆積する以外はカウンタボアスキームと
同様である。エッチストップ１６はエッチングされて、バイア/コンタクト２０a
用のパターンが作られる。フォトレジスト層は除去され、ついで誘電層１８とAR
C１５がエッチ層の上に堆積され、ついで、ARC１５の上に他のフォトレジスト層
が堆積される。フォトレジストは露光され、ライン/トレンチ２０ｂ用のパター
ンを形成し、バイア/コンタクト２０aとライン/トレンチ２０ｂの両方が同時に
エッチングされ、フォトレジスト層は除去される。導電性材料２０、必要なら次
いで別のバリア層２４が堆積される。これらの構造はデュアルダマシン構造の典
型的なものであって、特殊な用途のためには、以下に述べるような他のものがよ
り適切であるかも知れない。
【００１２】 ダマシン構造のような多層構造の反射率により、ARC材料の性能レベルを向上
させる要求が高まってきた。このような構造の以前は、エッチングされる層は典
型的には、露光する光に対して不透明な単一金属層上にあった。従って、下部層
からの不必要なフォトレジスト露光はフォトレジストの下の単一金属層にほぼ限
られていた。しかし、ダマシン構造やその他の構造に対しては、導電層の上に多
数の層が用いられ、多階層パターンニングが行われている。誘電層と導電層付近
のその他の層は露光する光を比較的透し、従ってより高いレベルからの反射によ
って上層のフォトリソグラフィプロセスが妨げられることになる。たとえば、ラ
インやバイア/コンタクトは基板において、異なったレベルにわたっている。異
なったレベルにある、異なった形状のからの反射光は、異なった反射光パターン
をフォトレジスト層に戻す結果となり、修正しない限り、上記のようなフォトレ
ジスト上に不必要な露光を引き起こすかもしれない。
【００１３】 したがって、形状サイズが小さくなるに従って、低κ層の積層の重要性、銅の
使用、複雑なデュアルダマシン構造、新方法、新材料などが、向上したARC特性
を与えるために要求されている。窒化シリコン、酸窒化シリコンはARCのための
典型的材料であったが、比較的高い誘電率（７．０以上の誘電率）を持ち、相互
接続ラインの間で著しく電気静電結合を増加させる。電気静電結合はクロストー
ク及び/又は抵抗−容量（RC）遅延、すなわち貯蔵エネルギーを発散するに要す
る時間をもたらし、そしてこれはデバイス全体の性能を低下させる。更に、窒化
シリコン、酸窒化シリコンは本発明の材料に比較して、かなり拡散抵抗が低い。
【００１４】
【発明が解決しようとする課題】
新しい材料の調査にあたって、ある用途に対してシリコンカーバイドの持つ能
力を認めているものもいた。しかし、本発明者の知見では、SiCを用いる適切なAR
C、バリア層、エッチストップを考え、開発したという資料は全くなかった。Foo
teらの米国特許番号5,710,067などには、ARCの形成についてシリコンカーバイド
に着目あるいは示唆している資料もある。本発明者の知見では、従来方法を用い
て製造されたシリコンカーバイドは、低κ構造における、新しいプロセスの要求
に効果的にマッチするものではなかった。たとえば、Ogawaらの米国特許番号5,5
91,566で開示された化学方法は、本発明に参考資料として包含されているが、シ
リコン、炭素、水素を原料として使用している。この、かなり従来的方法ではUL
SI目的、特にダマシン構造において重要であり、望まれる低いκよりも、高いκ
を与えるている。他の例としては、Careyらの米国特許番号5,360,491は本発明に
参考資料として包含されているが、β-SiCと呼ばれる結晶性シリコンカーバイド
への転換を要求している。
【００１５】 SiCに関するこの他の例には、本発明に参考資料として引用されているEndoら
の米国特許番号4,532,150では、Endoは特殊な組成のSixC1-xについて言及してい
る、ここでxは基板表面上に製造されるSiCに対するもので０.２ないし０.９の正
の数である。Endoはバリア層、エッチストップあるいはARCとしてのSiCを開示し
ていない。その実施例におけるプロセスパラメーターは本発明の好適な、最も好
適なパラメーターを下回っている。本発明に参考資料として包含されているLabo
daの米国特許番号5,465,680は、CVDチャンバ内におけるSiCフィルムを開示して
いるが、約６００℃以下の低温での製造には失敗している。他の例としては、本
発明に参考資料として包含されているBolzらの米国特許番号5,238,866では、メ
タン、シラン、ホスフィンを用い、血液となじみのよい医療分野用の水素化シリ
コンカーバイド被膜を創った。しかし、これらの引用例には、以下のプロセス形
態を有するSiCのバリア層、エッチストップあるいは低κARCとしての利用はまっ
たく含まれていない。
【００１６】 したがって、IC向けの低κARCとしてシリコンカーバイドを用いる、特にダマ
シン構造や、それぞれの用途に適切な数値のための実験を必要としないでn,k,値
及びSiC層の厚さを設定されたSiC材料、のためのシリコンカーバイドを用いる改
良されたプロセスが必要とされている。
【００１７】
【課題を解決するための手段】
本発明は概して、一定のプロセスパラメータを有するシランベースの材料を用
いて、IC用途に適したARCを形成するのに有用な、シリコンカーバイドを堆積す
るプロセスを提供するものである。本材料は更に、バリア層、あるいはエッチン
グストップとしても利用でき、銅のような高拡散性導電体を用いる、複雑なダマ
シン構造にも利用できる。一定のプロセスパラメーターのもとでは、様々な厚さ
の下部層の上に一定の厚さのシリコンカーバイドを用いてもよい。通常は所定の
反射率を得るために、各下部層の厚さに対してシリコンカーバイドARCの厚さの
調整が必要であるのに対して、該シリコンカーバイドARCでは所定の反射率を得
るために、その厚さは下部層の厚さにほとんどに依存しない。基板の上にシリコ
ンカーバイド反射防止被膜を形成するための、好適なプロセスの手順は、シリコ
ン、炭素、希ガスをプロセスチャンバの反応域に導入し、反応域にプラズマを発
生させ、該シリコンと該炭素をプラズマの存在下に反応させシリコンカーバイド
を形成し、チャンバ内の基板上にシリコンカーバイド反射防止被膜を堆積させる
ことを備える。本発明の他の態様は、基板上に堆積された誘電層、及び約７．０
より小さい、より好ましくは６．０あるいはそれ以下の誘電率を有するシリコン
カーバイド反射防止被膜を備えるシリコンカーバイド反射防止被膜を有する基板
を含む。
【００１８】
【発明の実施の形態】
上記に引用した特徴、利点と目的が本発明により達成された方法を詳細に理解
できるように、上記に簡単に要約した本発明のより特別な説明が、付帯した図面
に例示したような実施例を参照することによって与えられる。
【００１９】 しかし、付帯する図面は本発明の典型的例を示すのみであって、したがって、
その範囲を制限するものとは考えないるべきではない、というのは、本発明はそ
の他の同等に有効な実施を含むものであるからである。
【００２０】 本発明はIC用のARCとして有用な、一定のプロセス形態に従って形成されたあ
るSiC材料を提供する。この材料は、バリア層及び/又は、エッチストップとして
用いられ、特に導電材料として高拡散性の銅を用いるIC用のバリア層及び/又は
、エッチストップとしても用いられる。本発明はSiCの製造に必要ないかなるそ
の他の炭素源、あるいは水素源とは無関係であり、酸素が実質的量に存在しない
状態でシリコンとしての有機シランと炭素源を用いることを含むプロセス形態を
提供する。このプロセス形態は、また、ヘリウムあるいはアルゴンのような希ガ
スの存在を含み、一定の温度、圧力、本発明のSiCを製造するためのプラズマ励
起気相堆積チャンバにおける出力を含む。この特殊なSiC材料は特にダマシン構
造のような複雑な構造に有用だろう。
【００２１】 下記第１表はARCに対するいくつかの一般的要求を示している。このSiCは以下
に説明するように、多くの目的に用いられる得る。第１表は本発明のSiCの少な
くともARC、バリア層、エッチストップなどの３種の利用の望ましい態様を示し
た。
【００２２】
【表１】
【００２３】 もし、このSiCがARCとして用いられるなら、本発明以前には必然的に必要とさ
れた用途ごとの調整や変更を必要としないでこの被膜が多目的用途に用いられる
ための望ましい性質には、その他の数値は選択できるにせよ、このARCが約５％
以下の低い反射率を得るための、吸収率「ｋ」とARCの厚さ「ｔ」とが結合した
適切な屈折率「ｎ」とともに、上記のような低κ範囲が含まれるだろう。 この
SiCを製造するプロセスは工業生産の一貫性のための安定性と再現性がなければ
ならない。
【００２４】 このARCはその低いκの属性のために基板上に残るだろうから、たとえば下置
き誘電体と銅のような導電体の間でバリア層としても機能し得る。このように、
バリア特性は、そのような場面で重要であろう。層間の接着は、層間剥離を抑え
、ある場合には、層間の容量や抵抗を減少させるために重要である。このARCが
バリアとして用いられるとき、その材料はアニ−ル温度、たとえば４００℃−４
５０℃で、基板での実質的な拡散があってはならない。「実質的にない」拡散の
語は機能的用語であって、その層への実際の拡散が、バリア層やエッチストップ
として機能する層の能力に影響するよりも小さいということを意味している。た
とえば、本発明の該SiCはその拡散を約２５０Åに抑えている。銅の拡散は望ま
しい電流、電圧通路を阻害し、クロストークの一因となる。形状の縮小のために
、上述のように、誘電率が低いほど、好ましくは７．０より小さいと、クロスト
ークや、デバイスの全体的性能を低下させるRC遅延の可能性は低くなる。
【００２５】 低κ材料とはここでは、従来バリア層材料として使用されてきた窒化シリコン
（誘電率は７．０に等しいかあるいはそれより大きい）、のそれより低い誘電率
を有する材料であると定義する。低誘電率値に関してはその「有効」誘電率をい
い、これは多階層の基板の合成誘電率である。有効誘電率は層の厚さ、層の誘電
率、形状間の空間、形状の寸法のような因子に基づいている。Avant社の「Rafae
l」のような、市販のソフトウエアは、予測有効誘電率を計算するのに使用でき
る。たとえば、低κ誘電層の数値は通常約２.７である。あるSiNは約７．０のκ
値を持つ。このSiN材料を低κ材料とともに用いると、その合成物の有効κ値は
増加し、低κ誘電材料を用いることによるいくつかの利点は帳消しになる。これ
にくらべて、本発明のκ値が５より小さい、好ましくは約４．２のSiCの使用に
よって、すでに得られている低κ材料を用いて得られた以上の利益が得られる。
合成物の構造に対して、望ましい有効誘電率値は約５．０あるいはそれ以下、最
も好ましくは３．０あるいはそれ以下である。
【００２６】 該SiCは、下記の１実施例中で述べられるように、ダマシン構造で用いられ、
２つの用途を持つARCやエッチストップとして機能するので、USG、FSG、あるい
は他の低κ誘電材料に比較して、２０対１、あるいはそれより大きいエッチ選択
率を有し、適切なエッチストップ性能をも持つことは有利なことである。更に、
該材料はすなわち分子崩壊が電流の有害な通過を引き起こす電圧傾斜である２MV
のあるいはそれ以上の高い破壊電圧を持つべきである。このSiCは更に、その層
を通る低い漏電性能をも持つべきで、すなわち、この材料に容量的に流れる低い
漂遊直流を有する。
【００２７】 別の商業的見地からすると、中間体汚染環境に材料を曝露することのないプラ
ズマチャンバのような所定のチャンバ内、あるいは集積クラスターツールアレン
ジメントのようなある系中で、この材料の堆積がその場で実行出来るということ
が望ましい特徴である。この点は、酸化に対して迅速に反応する銅導電体につい
ては重要なことである。
【００２８】 第２表はARCだけでなく、バリア層やエッチストップとしても用いられる該SiC
材料を得る２００ｍｍウエハ堆積反応器で用いられた、本発明のプロセスパラメ
ーターを示す。好適な実施例では、シリコンと炭素はシラン系化合物のような普
通の化合物から誘導された。しかし炭素はメタンのような、その他の化合物で補
うことも出来た。制限する訳ではないが、適切なシラン系化合物にはメチルシラ
ン（CH3SiH3）,ヂメチルシラン((CH3) 2 SiH2 )、トリメチルシラン ((CH3 ) 3
SiH)、ジエチルシラン ((C2H5) 2 SiH2)、プロピルシラン (C3H8SiH3)、ビニル
メチルシラン ((CH2=CH)CH3SiH2)、１，１，２，２−テトラメチルジシラン(HSi
(CH3) 2-Si(CH3) 2H)、ヘキサメチルジシラン((CH3) 3Si-Si(CH3) 3)、１，１，
２，２，３、３−ヘキサメチルトリシラン (H(CH3) 2Si-Si(CH3) 2-SiH(CH3) 2)
、１，１，２，３，３−ペンタメチルトリシラン(H(CH3)2Si-SiH(CH3) -SiH(CH3 ) 2)、 その他のシラン関連化合物が含まれ得る。本発明の目的に対する、ここ
で用いる「有機シラン」の語はほかに指示しない限り、先のリストに含まれるよ
うな、少なくとも結合した１個の炭素原子を有するいかなるシランベース化合物
をも含む。第２表で用いられた化合物は、トリメチルシランとメチルシランであ
った。他のガスも用い得たが、ヘリウムあるいはアルゴンといった希ガスの存在
が、そのプロセスの安定化の助けになったようである。
【００２９】 本発明者らは以下に示すプロセス形態により、バリア材料、及び又はエッチス
トップと同様ARCの第１表の性質の少なくともいくつかに適合するSiC材料を提供
し得ることを発見した。このプロセス形態を用いた、該SiCは約７．０未満、好
ましくは６．０未満の低い誘電率を持つ。ここに記述した該SiCの性質で重要な
ことは、より薄い層を堆積させることができることである。本発明の有効基体誘
電率は約５．０あるいはそれ以下であろう。この有効誘電率は、上述した窒化シ
リコンとは対照的に、好適な銅ベースのICの要求に適合している。ARCの上部層
として、一実施例における該SiCは、SiCのARC厚さを調整する必要なく、下置き
誘電体層の厚さの幅広い範囲で使用可能である。また、ダマシン構造において、
本発明の該SiCは、通常のフォトリソグラフィにおいて、上層ARC層なしに、エッ
チストップとARCの組み合わせとして用いられる得る。この特殊なSiC材料はまた
、低κ、エッチストップ材料として使用するのに好適である。低κ材料はここで
は、窒化シリコンの誘電率（７．０あるいはそれ以上の誘電率）より低い誘電率
を有する材料として定義される。低κエッチストップ材料はここでは窒化シリコ
ンより低い誘電率を有し、かつ誘電材料に対しての相対的酸素対エッチ選択率が
２０対１あるいはそれ以上である材料として定義される。この比率によりエッチ
ングプロセスを通して、高度のコントロールが可能となり、ダマシン構造のよう
な特に複雑な構造をエッチングする際に特に有用である。更に、本発明の該SiC
材料は銅に対する高い拡散抵抗を有し、試験データは銅拡散限度は約２００ない
し２５０Åであることを示している。ある実施例では、第１５図、第１６図に示
すように、このARCは、エッチストップなしでARCとしての機能を果たすバリア層
であってもよい。
【００３０】
【表２】
【００３１】 プロセス？ARC/バリア層/エッチストップ バリア層として、及び/又はエッチストップとして機能するARCを作り出すため
に、トリメチルシランやメチルシランのようなシリコン源を、プラズマ反応器へ
、すなわちトリメチルシランやメチルシランをこの技術の当業者にとっては公知
の「シャワーヘッド」であるガス分散要素と基板の間の、そのチャンバ内の反応
域に供給する。 代表的市販品であるSanta Clara, California のApplied Mater
ials社によって製造されたようなプラズマ励起化学気相堆積（PECVD）チャンバ
に対し、約３０ないし５００基準立方センチメーター（ｓｃｃm）のシリコン源
の流量が用いられた。この市販のPECVDチャンバの構造と操作はよく知られてい
て、本発明のプロセス形態にとって説明は不要である。この炭素はトリメチルシ
ランやメチルシランから誘導され、その他炭素源とは無関係である。反応は反応
域に導入される実質的酸素源なしに起こる。シリコン源及び炭素源とともに、ヘ
リウムやアルゴンのような希ガスが約１００ないし２０００ｓｃｃｍの流量でチ
ャンバ内へと流される。チャンバ内圧力は約３ないし１０Torrに保たれる。単一
の１３．５６MHz RF電源が出力密度約０.６７−１.５５watt/ cm2で約３００な
いし７００ワットを、シランべ−スガスの入ったチャンバ内にプラズマを形成す
るよう陽極、陰極へ印加する。基板表面温度は、SiCの堆積の間中、約２００−
４００℃に維持される。「シャワーヘッド」などのガス分散要素からのガス分散
は約３００ないし６００milsの間の空間距離で基板に対して分散される。
【００３２】 より最適な、「最も好適な」というプロセス形態では、第２表に示したように
、トリメチルシランやメチルシランの流量は、約５０〜２００ｓｃｃｍに調整さ
れ、ヘリウムやアルゴン流量は約２００〜１０００ｓｃｃｍに、室内圧力は約６
〜１０Torr、そのRF電力は、出力密度約０.８８〜１.３３watts/cm2で約４００
〜６００ワットに、基板表面温度は約３００〜４００℃に、シャワーヘッドと基
体間隔は約３００〜４００milsに調整される。
【００３３】 好適な、及び最も好適なプロセス形態によって発現された特性は、一般に受け
容れられているシリコンカーバイドの特性と異なっている。これらのパラメータ
ーにおいては、以下に述べるように、また第５図に示したように、第６図に示し
た従前のSiCとは別のある種の異なった結合構造が、本発明の該SiCには起こって
いる。チャートはフーリエ変換赤外分光チャート（FTIR）であるが、結合構造を
示す標準的実験室試験の一つであって、この技術の当業者にとっては公知のもの
であろうから説明は不要だろう。各波数における各種ピークは構造特有のもので
、このグラフは、特別な格子間結合構造を示すものである。
【００３４】 第５図は本発明の該SiCのFTIRを示している。第２表の最も好適なプロセスパ
ラメーター範囲で、トリメチルシランを用いた堆積によって、CH2/CH3,SiH, SiC
H3 ,Si-(CH2)n 及びSiCを含む結合構造が得られた。第６図はシランとメタンを用
いた、従来のSiC材料についての比較結果を示している。そこには、見れば判る
ようにSi-(CH2)nに対応するピークがなく、SiCH3のピークすらも顕著に現れてい
ない。本発明の該SiCは、従来公知のSiC堆積より、よりよいARC/バリア層/エッ
チストップ性能をもたらすといった、予期しなかったような結果を得てきた。こ
れら特性によって、このSiCはここに開示するような多様な機能に用いられ得る
。
【００３５】 図７〜図２０は本発明の該SiCのARCの種々の特性を示している。図７は試験結
果の一つのグラフであり、標準的な６３３ｎｍ波長の光の露光を与えて、異なる
材料でのそれらの屈折率と誘電率の関係を比較している。このｘ軸は上記したよ
うな屈折率ｎを示している。ｘ軸の低い数値は好ましく、よりよい光学的性質と
透光性を与える。ｙ軸は誘電率を示している。ｙ軸の低い数値は「低κ」基板積
層を作るのにふさわしい。たとえば、典型的SiN は約２．０のｎ値を有し、７
．３の誘電率を有し、低κ用途には向いていない。現状での最先端技術のARCはD
ARCTMであって、酸窒化シリコンの一つのタイプであるが、その誘電率は約８.５
〜９.０、２４８ｎｍ波長の露光で約２.２のｎ値を持つ。本発明の好適なSiCは約
４．２の誘電率を有する。
【００３６】 Ogawaの米国特許番号5,591,566に開示されたようなSiCの製造用の化学薬品を
用いた試験結果に対応するSiC＃１は、上述のように、メタン/エタン/プロパン
を別々に、それと２原子水素をシランとともに用いている。このSiCは約２.４の
ｎ値を有し、誘電率は約７．８であり、低κ装置の堆積には望ましいものではな
い。この従来型SiCのプロセスパラメーターを変化させて得た内部試験結果では
、ここに述べたような本発明の薬品に変えて得られたような結果を得ることはつ
いに出来なかった。
【００３７】 SiC#2は本発明の化学薬品を用いて堆積させたSiCである。そのｎ値は約２．３
、誘電率は約５．１で、これは上記従来プロセスで製造されたSiC#1よりはるか
によい。上述の第２表に記した最適パラメーターを用いて作ったSiC#３はよりよ
い光学的性能を与え、すなわち、第６図の６３３ｎｍの露光波長で約１．９のｎ
値、約４．２の誘電率を生み出す。従って、光学的性質と抵抗率的に、本発明の
該SiCは低κ構造について現在強調されているものに好適であり、バリア層、エ
ッチストップと同様ARCとして利用出来る。重要なことは、本発明の該SiCは従来
の高κSiCとくらべて、層の堆積の低κ性能を保つためにフォトレジストが露光
され、エッチングされた基板の層から除去する必要がないので、より少ないプロ
セスステップですむことである。
【００３８】 第８図は二つの材料について、フォトリソグラフィに通常用いられる波長２４
８ｎｍの露光を用い吸収率ｋと屈折率ｎとを対比させたグラフで、本発明の該Si
Cのｎ及びｋ値は酸窒化シリコンARCに比べて調整できることを示している。酸窒
化シリコンARCは約７０oの急な傾斜を持ち、約９の高い誘電率や、ｎの僅かな変
化に対してｋの急速な増加のために、ｎ、ｋのいずれもコントロールすることが
困難になっている。比較のために本発明の約４.５の誘電率を持つSiCはグラフ上
約３５°のより平坦な上向きの傾斜の曲線を示し、これはグラフ上ｎの増加は、
それに応じた僅かなｋの増加を生むもので、よりコントロールしやすいプロセス
であることを示している。高い吸収率は不要な反射をよりよく吸収することから
好適なものであるが、高い吸収率を得るためには、上向きの線の傾斜が示すよう
に、誘電率は増加する。 このように、特に望ましい実施のためには、好適な光
学的特性と誘電率との間には, 一定のバランスがある。 実験を通して、本発明
者らは、本発明の該SiCについて適切な数値は、すなわち相対的に低い誘電率を
持ち、安定なプロセス形態であり、第８図の露光波長２４８ｎｍでｎが約２.２
、ｋが約０．４であるこのSiCは最適なものの１つであると確信している。この
グラフにおいて、この露光波長２４８ｎｍでのｎとｋの間の関係は直線的に見え
る。そして、ここに開示したプロセスパラメーターを用いた下記の式によって近
似される。
【００３９】 k/0.65 + 1.57 = n 市販のフォトリソグラフィに使用する場合、吸収率ｋは約０.２〜約１．０の範
囲で変化し、一般には約０.３〜約１．０の範囲である。上式は本発明の該SiCの
ｎとｋの特性を代表するもので、他の露光波長に対する変換は容易である。第８
図のｘ軸の値のところから始まる該SiCのn,k関係の傾斜は、約２０°〜約６０°
で変化し、ここでは傾斜は約３５°として示している。
【００４０】 重要なことは、酸窒化シリコンARCの誘電率は該SiCの約２倍であり、その上該
SiCはほぼ同じn,k値を有することである。別の言い方をすれば、本発明の該SiC
を使用すれば、酸窒化シリコンARCの光学的性質に近く、かつ誘電率を５０％減
らせるということである。低κ堆積層において、その差は重要である。
【００４１】 第９図は本発明のSiCをバリア層、エッチストップ、ARCとして用いた層の堆積
の模式図である。誘電層６０はコンタクト６２を有し、それは銅材料でもよい。
約５００Åの厚さのSiCのバリア層６４はコンタクト６２及び、誘電層６０の上
に堆積される。厚さ約５０００ÅのUSG層などの誘電層６６は、バリア層の上に
堆積される。エッチストップ６８もまた約５００Åの厚さのSiC材料であり、誘
電USG層の上に堆積され、更にもう1つの誘電層７０を堆積させる、これは厚さ約
７０００ÅのUSG材料でよい。この実施例では、厚さ約６００ÅのSiCのARC７２
を、先のUSG層の上に堆積する。ついで、フォトレジスト層７４を堆積する。図１
から図３に示したように、フォトレジストはマスクを通して露光され、不要な部
分を洗い落とす。層はエッチングされて、形状が作られ、更に、ライナー、バリ
ア、導電層などの層が堆積される。その厚さ、層の数、配置は変えることができ
、本実施例は一例である。
【００４２】 第１０図は、「正/負レジスト光学リソグラフィモデル」v. 4.05というコンピ
ュータシミュレーションプログラムを用い、層の厚さの異なった組み合わせに対
して目的の反射率値を示した反射率等高線のシミュレーショングラフである。
【００４３】 このシミュレーショングラフは基板反射率を増分率で予測するのに用いられ、
隣接する層の厚さに対する一つの層の厚さの反射率への影響を描いた反射率地形
図となる。第１０図は、各等高線は最低２％反射率、最高１６％反射率までを、
２％の増分ごとに描いたものである。この図で、ｘ軸は下部層の厚さ、すなわち
第９図の誘電層７０の厚さである。y軸はARCとして用いたSiCの厚さであり、第
９図のARC７２に対応する。低誘電率を得る目的は、この例ではフォトレジスト
層とARC間の、フォトレジスト界面での、基板からの不要な反射を最小限とする
ことである。理想的反射率の値は０％であるが、技術者はフォトリソグラフィプ
ロセスの再現性を保証するのに好適である、約５％以下の目標値に対し約７％以
下の反射率が商業的に受け入れられる結論である事がわかった。いくつかの実施
例では１０％反射率が許容される一方、１０％反射率は基板における現行の形状
寸法、密度について、典型的には現実的限界である。このように、もし下部層の
厚さが判っていてx軸上に選択されるならば、それに対応するy軸上の好適なARC
の厚さは、５％以下といった選ばれた反射率より低い反射率のARCを定めること
によって予測することが出来る。例えば、第１０図の範囲７６に示した厚さ約６
５００Åないし約６７５０Åの誘電層が５％以下の反射率基準に合致するには約
２００ÅのARCが必要と予測されるだろう。しかし、そのような狭い範囲の誘電
体堆積は、安定した生産をするには困難かもしれないし、層間回路の電気的絶縁
にたいするデバイス要求には適合しないかも知れない。更にその２００Å層は、
もしたとえば、銅がエッチング後にARCに堆積されるとすれば、銅に対するバリ
ア層としては不十分かもしれない。このように光学的には、ARC層は充分なもの
であるが、上記したようなその他の特徴も考慮する必要があるかもしれない。こ
のような形状で、５００Å厚いARCはこのグラフの誘電層厚さの範囲に亘って５
％未満の反射率となる。逆に、もし誘電層厚さが注意深く制御されるならば、そ
のARC層の厚さは更に可変又は最小化され得る。たとえば、誘電層厚さ約６６０
０Åプラスマイナス１００Å、あるいは１．５％ならARCの厚さ５０Å以上が得
られるだろうし、５％以下の反射率の光学パラメーターに適合できる。そして、
本発明のARCは、バリア層、エッチストップ、ARCを提供する多目的材料としての
要求を満たし、また単一ARC厚さが一定の反射率のための多層誘電層の厚さに関
する光学的要求に適合し得るものである。
【００４４】 好適な実施例では、このグラフの７８の値に示したように、好適な約６００Å
の厚さを有する層は、誘電層厚さの全スペクトルに亘って最低の反射率の一つを
示す。重要なことには、本発明者らは本発明のSiCの独自な特性により、下部層
の厚さとは実質的無関係にARCが堆積できるということを発見したということが
ある。その範囲は、約５００Åから約１０００Å又はそれ以上、好適な厚さは約
６００Åであり、予測反射率は約２％以下で、好適とされる５％範囲を下回る。
この発見は、ARC層のｎ、ｋ及びｔ特性を、用途ごとに下部層の特定な厚さに対
し通常調整を要することと対照的である。すなわち、本発明のSiCの使用すれば
、ARCはその下部層の厚さに関係なく単に約６００Åの一定の堆積でよいという
ことである。このグラフは、特殊な用途において有用であるとされた際に、その
他の適当な範囲についても有用に分析されるだろう。
【００４５】 本発明のこのSiCのARC７２はまたポリッシュストップとしても使用できる。堆
積がエッチングされ、その形状が導電性材料で充填されると、ある種のプロセス
方法では、基板表面の上層を研磨して、過剰な導電性材料を除去し、上層を平面
化し、もし次の堆積を行うのならそれに備える。この分野ではよく知られらてい
るように通常、基板は化学機械研磨（ケミカルメカニカルポリシング：CMP）プ
ロセスによりポリシングされる。このCMPプロセスは、たとえばCMPプロセスが下
置き研磨抵抗層にぶつかるように、異なった材料における研磨速度の差を利用し
て研磨の限界を定める。本発明で、SiCのARC７２はポリッシュストップとして使
用できる。このSiCのARCの低κ値のゆえに、ARCが通常は基板上に残り有効低κ
基板を維持するために除去する必要はない。このように、導電性材料が、このAR
Cの上に堆積されその形状を充填する。CMPプロセスはまた、SiC上の余分な導電
性材料あるいはその他材料を除去するのに用いられる。プロセスがSiCのARCにぶ
つかり、CMPプロセスが研磨速度の差を決定すると、CMPプロセスは停止される。
【００４６】 更に、このSiC材料は吸湿防止剤としても使用し得る。CMPプロセスは通常湿式
プロセスである。湿分は基板の回路を腐食するので、ある層には湿分抵抗性が必
要である。たとえば、もしSiCのARCをポリッシュストップとして使用し、更に上
部層として使用するのなら、SiCのARCは吸湿防止剤として機能するのが望ましい
。
【００４７】 第１１図はある走査型電子顕微鏡写真の線図であり、本発明のSiCのARC72上に
堆積した、パターンニングされたフォトレジスト層７４の断面を示している。第
１１図は第９図に示した実施例のフォトリソグラフィの結果を示し、ARCはこの
フォトレジスト層堆積やフォトリソグラフィ処理に先立つ、基板の最上層として
考えられる。フォトレジスト層７４中の線８０の幅は約1/4ミクロンで、形状の
現状寸法を表している。本発明のSiCのARC７２では、フォトレジスト層７４のフ
ォトリソグラフィパターンニングが水平な直線８２を形成したのであり、これは
ＵＬＳＩにおける縮小された形状寸法に対して重要である。形状におけるフォト
リソグラフィパターンニングは均一で、直線的な、四角な側８４を持っていた。
すなわち不要な光反射からの定常波効果のない、完全に露光された底部８６と隅
に於ける丸い「基礎」が実質的にない四角な隅８８であった。線間のフォトレジ
ストの幅９０の最小、最大値の変化は５％以下であり、処理に対する標準的な許
容範囲内である。線から線への再現性も示してある。このパターンニングされた
フォトレジスト層の均一性は、上述の酸窒化シリコンARCなど、その他のARC材料
と異なり、本発明のSiCのARCが小型形状で低κ値を維持したフォトリソグラフィ
処理された基板を製造できることを示している。
【００４８】 第１２図は沸騰水に３０分間曝露した該SiC材料の湿度試験のFTIR結果を示し
ている。グラフをみれば、湿度試験結果の上の線は露光前のもので、露光後の湿
度試験結果の下方線から離れていることがわかる。この試験結果は、本発明のSi
CはCMPプロセスを通じて、吸湿防止剤として作用すること、そしてこれは吸湿防
止剤の様態を充分に満たしていることを示している。湿分レベルは特に、H-OHピ
ークである波数１６４０において注目され、これは実質的にまったく湿分を吸収
していないものと同じである。
【００４９】 第１3図は第９図の代わりの実施例であり、独立したARCを使用しないで、隣接
する層間の本発明の該SiCの特性におけるARCとしての作用、ここでは誘電層６６
と７０の間のエッチストップ６８に依存して行ったものである。その層と数は第
９図に示した配置に対応するが、違いはフォトレジスト層７４の下にARC７２が
ないことである。この実施例では、SiCエッチストップ６８上の誘電層７０の厚
さは、誘電層６６と７０の間のSiCエッチストップ６８の厚さと関連して、目標
とされる反射率となるよう調整される。誘電層６６の厚さは一定に保たれる。フ
ォトレジスト層７４は上記のように露光される。バリア層６４は約５００Åでよ
い。しかし、基板は上部誘電層７０の下にあるSiCエッチストップ６８の反射及
び吸収性に依存する。このように、この二つの層の厚さは一定の目標とする反射
率に対して相互依存する。第１４図に示したようにこのSiCエッチストップの厚
さの適切な選択によりこの配置は適正なものとなる。第１４図は第１３図の実施
例の反射率地図であり、エッチストップ６８に対比した、上層誘電層７０の厚さ
を示している。ｙ軸は誘電層７０の厚さであり、ｘ軸はSiCエッチストップ６８
の厚さである。これらの軸は第１０図の反射率地図に比べると逆になっている。
それはこの実施例で、最上部層が誘電層７０であるからである。第１０図の議論
と同様に、その適切な厚さはたとえば約５％未満など所定の反射率比に対して選
べる。たとえば、エッチストップの厚さ約１５０Åプラスマイナス５０Åは、第
１４図にグラフで示した誘電層７０に対するすべての要求を光学的に満足させ、
約５％未満の反射率を有する。しかし、１５０ÅのSiC層は銅のバリア層として
機能するには薄く、望ましくない。そのような、エッチング処理での制御因子、
バリア特性などの各因子は最終的にはエッチストップに対する適正な厚さや反射
防止被膜の光学的特性のために、別の厚さが必要かどうかを決めてもよい。
【００５０】 また、約７２０Å厚さのSICエッチストップは約６５００Å厚さあるいは約７
３００Å厚さの最上部誘電層とともに使用することができる。この帯域では反射
率パターンは繰り返すので、図示されなかった他の厚さの層が用いられ、第１４
図及び他の類似した図に示した厚さは商業的実施例で用いられる典型的なもので
ある。もし、例えば６％といったより高いレベルの反射率が許容されるなら、約
７２０Å厚さのエッチストップは第１４図におけるグラフ化した厚さのすべてに
ついての反射率に対する光学的要求を満たすだろう。逆に、もし誘電層厚さが最
初に選ばれ、その結果としてエッチストップ厚さが決められたら、たとえば僅か
な許容範囲で、約６６００Å厚さあるいは約７４００Å厚さの誘電層は、反射率
が約５％以下の、厚さが約１００Åないし約３５０Åのエッチストップとなるだ
ろう。形状の等高線を使い,他の値を決定してもよい。重要なことは、これらの
例は、エッチストップの厚さ、及びエッチストップに隣接する誘電層の厚さは、
SiCがARCとして機能するとき、目的の、あるいは選択された反射率に対する誘電
層の間にあるとき、互いに関連して考慮さるべきであるということである。
【００５１】 第１５図は第１3図の実施例の別の反射率地図であり、エッチストップの下方
の誘電層の厚さに比較した、エッチストップの厚さを示している。ここでは、エ
ッチストップ６８の下にある誘電層６６は、目的の反射率のために、エッチスト
ップ６８の厚さに関連して調整されている。ここで、誘電層７０は、７０００Å
といった厚さであり、一方、エッチストップ６８と誘電層６６の厚さは、特定の
反射率に対して決定される。第１５図には、エッチストップ６８は誘電層６６に
対して上方層であるから、そのエッチストップ厚さはｙ軸上に表わされ、誘電層
６６の厚さはｘ軸上に表わされる。たとえば、５００ÅのSiCエッチストップに
ついては、反射率約５％以下を維持するには誘電層６６の厚さは約４６００Åな
いし約５４００Åになるはずである。しかし誘電層６６の厚さは、誘電層７０の
異なる厚さに対して変えることができる。このように、種々のプロセス要求を満
たし、しかも約５％以下の、目標とする反射率を総合的に満足させる各誘電層の
厚さを見出すためには、反復解が必要となるかもしれない。
【００５２】 第１６図はエッチストップのない第９図、第１３図の代替実施例であり、バリ
ア層６４をARCとして用いている。あるプロセスにおいては、第９図の実施例の
上層ARC７２は第１３図に示したように使用しなくてもよい。更にその他のプロ
セスでは、第１３図のエッチストップ６８も第１６図に示すように、使用しなく
てもよい。もし、エッチストップがなくなれば、基板処理はステップが少なくな
るため、そのスループットは増加し、基板のより低い有効誘電率が得られるだろ
う。エッチストップをなくす困難さは、通常の誘電層に、望ましくないエッチン
グを起さないようにするための、エッチングプロセスの再現性と、エッチングの
タイミングである。しかし、もしプロセスがうまく特性化され、充分に制御でき
るならば、エッチストップは不要となるだろう。層とその数は第９図及び第１３
図に示した配列に対応するがフォトレジスト７４の下にARC７２がなく、エッチ
ストップ６８もない、という違いがある。この実施例では、誘電層６６の厚さは
、第２の誘電層のないことを補って増加し、回路は電気的に絶縁されるように約
１０，０００Åないし約１２，０００Åになるだろう。誘電層６６の厚さは誘電
層６６と誘電層６０の間のＳｉＣバリア層６４の厚さとの関連で、目標とする反
射率に対して調整される。フォトレジスト７４は上述のように露光される。しか
し、基板は誘電層６６の下のＳｉＣバリア層６４の反射及び吸収特性に依存し、
二つの層の厚さは、選ばれた厚さ及び所望の反射率に、相互依存、無関係、付随
的などである。このＳｉＣバリア層の厚さを適正に選択すると、第１７図に示し
たように、この配列は適切なものとなる。
【００５３】 第１７図は第１６図の実施例の反射率地図であり、ＡＲＣとしてバリア層を用
いた、ＳｉＣバリア層６４に対比した誘電層６６の厚さを示している。第１７図
には誘電層６６がこのバリア層の上にあるので、ｙ軸は誘電層の厚さを、ｘ軸は
バリア層の厚さを示している。回路を電気的に絶縁する誘電層の能力などのその
他パラメーターを考慮するので、誘電層の厚さは最初に選択され、バリア層の厚
さは、定められた反射率に対してこのグラフから決定される。ＡＲＣとして用い
られるＳｉＣバリア層の好適な厚さは、本実施例では、エッチストップを挟まず
、約７００Åないし約８００Åである。この好適な厚さは、誘電層のグラフ化し
た厚さのすべてについて、予測した約５％あるいはそれ以下の、反射率を生む。
このように、本実施例においても、本発明の該ＳｉＣは誘電層の厚さに事実上無
関係なＡＲＣ光学的結果を与える。
【００５４】 第１８図は第１６図の実施例に類似した別の実施例であり、フォトレジスト層
７４の下にＳｉＣＡＲＣ７２を付加したものである。第９図のエッチストップ６
８は第１８図の実施例では用いられていない。そして、誘電層６６は通常第９図
の分離誘電層より厚い。このＳｉＣバリア層６４は約５００Åの厚さであるが、
その厚さは可変である。下記第１９図に示すように、ＳｉＣのＡＲＣ７２の厚さ
が適切に選択されている時は、誘電層６６の厚さはフォトレジスト層７４の反射
率に大きな影響を与えることなく、変化させられ得る。しかし、誘電層６６通常
約１０，０００Åないし約１２，０００Åの厚さとなる。
【００５５】 第１９図は第１８図の実施例の反射率地図であり、目的の反射率に対するＡＲ
Ｃの下の誘電層の厚さに比較した、ARCの厚さを示している。第１９図には、こ
のARC７２の厚さがx軸上に示され、誘電層６６の厚さがy軸上に示されている。
この反射率地図は、約５２０Åあるいはそれ以上の厚さのARCについては、グラ
フ化された誘電層６６のいかなる厚さにおいても、約５％あるいはそれ以下の反
射率となることを示している。このSiCのARCの好適な厚さは約６００Åである。
このパターンは他の反射率地図におけるように繰り返し、他の酸化物、及び/又
はSiC層の厚さが外挿によって決定される。ここで論議したその他の実施例と同
様に、本発明者らは本発明の該SiCの独自の性質について、特に目標とされる反射
率を得るために、隣接する層の厚さに事実上無関係に、ARCは堆積できるという
ことを見出した。ここで、本発明の該SiCを用いることで、約５％あるいはそれ
以下の目標の反射率を得るために、ARCは下部層の厚さに無関係に約６００Åの
堆積厚さである。このグラフは、特殊な用途において有用であるとされた際に、
その他の適当な範囲について解析されるだろう。
【００５６】 本発明の該SiCは銅のような、導電性材料に近接して用いられる得るので、隣
接層から拡散を受けやすいく、該SiCはできるだけ拡散抵抗性でもあることが好
ましい。第２０図は試験片の拡散試験の結果を示し、その下側の曲線は銅含量を
示し、本発明の該SiCのARCの銅への拡散抵抗を示している。この試験片は銅の２
００Åの層を持つある基板で、その銅の上にSiCの８００Åの層が堆積されてい
て、そのSiCの上に酸化物の１０００Åの層が堆積されている。y軸から見てみる
と、第２０図は、酸化物の１０００Å層の表面から０Åで、１立方センチメート
ルあたり原子約３×１０17個（atoms/cc）の数値４６をとり、この値は、銅の拡
散が著しくなる前の酸化層を通り、８００ÅSiC層へ至るまでの合計深さ約１５
７０Åの間で約１×１０16（atoms/cc）の値４８にまで低下する。この銅の拡散
レベルは続く２３０Åの間に対数的に上昇し、銅から銅バリア界面までの間に約
３×１０21（atoms/c）の値５０になる。界面から２００Åから約２５０Å内で
、銅の濃度はほぼ４桁、すなわち1/10,000にまで減少する。銅の拡散におけるこ
の減少は、本発明の該SiC材料の有効性を示すものである。
【００５７】 本発明は更にチャンバを備えるプラズマ反応器、チャンバ内の反応域、反応域
内で基板の位置決めをする基板ホルダ、及び真空システムを有する基板加工シス
テムを提供する。この加工システムは、真空チャンバの反応域に連結し、シラン
ベースの化合物、不活性ガスを供給するガス/液体供給システム、反応域でプラ
ズマを発生するためのガス供給システムに結合したRF発生器等を更に備える。加
工システムは、プラズマ反応器をコントロールするためのコンピュータ、ガス配
給システム、RF発生器、コントローラーに結合したメモリーを更に備え、該メモ
リは、シランベース化合物のプラズマで低誘電率のフィルムを堆積させるための
プロセスステップを選択する、コンピュータで読み取り可能なプログラムコード
などの媒体を備える。
【００５８】 この加工システムは1実施例ではシランベース化合物のバリア層、及び/又はエ
ッチストップを堆積すること、別の誘電層を堆積すること、シランベース化合物
のキャッピングパッシベーション層を任意に堆積することといったプロセスステ
ップを選択するための、コンピュータで読み取り可能なプログラムコードを更に
備える。
【００５９】 ここまで本発明の好適な実施例に関して述べてきたが、特許請求の範囲によっ
て決定される本発明の基本的範囲を離れることなくその他の具体例や更なる具体
例を案出することができる。更に、特に特許請求の範囲を含めたこの明細書にお
いて、「備える」、「該」等の文言又はこれらの変形の文言の使用については、
言及された事項が列挙事項を少なくとも含んでいるという意味であり、特に別途
指摘しない限り列挙事項のうち複数の事項を含み得るという意味である。また、
方法については請求項を含めてあらゆる開示において論理的順序を示しているが
、特に別途指摘しない限り開示の論理的順序には制約されないものである。
【図面の簡単な説明】
【図１】 基板内のARC上のフォトレジストの模式図である。
【図２】 第１図のフォトレジストを露光する光の模式図である。
【図３】 第１図、第２図の基板の模式図であり、エッチされ、次の堆積の準備がされた
様子を示す。
【図４】 ある典型的なダマシン構造の模式図である。
【図５】 本発明のSiCのFTIRであり、特殊な結合構造を示している。
【図６】 在来のSiCのFTIRであり、本発明のSiCとは異なる結合構造を示している。
【図７】 様々な材料の屈折率に対する誘電率のグラフである。
【図８】 2種の材料について、吸収率に対比した誘電率のグラフであり、本発明のSiCが
いろいろな指数値に調整できることを示している。
【図９】 本発明のSiCをバリア層、エッチストップ、及びARCとして用いた層の積層の模
式図である。
【図１０】 第９図の実施例の反射率の等高線シミュレーショングラフである。
【図１１】 走査電子顕微鏡写真による線図であり、上層に本発明のARCを用いたパターン
ニングされたフォトレジスト層を示している。
【図１２】 該SiCのARCを防湿層として用いたときの、本発明のSiCの吸湿試験のFTIR結果
である。
【図１３】 ARC上層を用いないでARCのエッチストップを用いた第９図の代替例である。
【図１４】 第１３図の実施例の反射率地図であり、エッチストップと比較した、上層誘電
体層の厚さを示している。
【図１５】 第１３図の実施例の反射率地図であり、エッチストップの下の低誘電率層の厚
さと比較した、エッチストップの厚さを示している。
【図１６】 エッチストップを用いず、ARCとしてバリア層を用いた第９図、第１３図の代
替例である。
【図１７】 第１６図の実施例の反射率地図であり、ARCとしてバリア層を用い、バリア層
に比較した、バリア層の上方にある誘電層の厚さを示している。
【図１８】 第１６図の実施例に類似の反射率地図であり、フォトレジスト層の下にSiCのA
RCを付加したものである。
【図１９】 第１８図の実施例の反射率地図であり、ARCの下の誘電層の厚さに比較した、A
RCの厚さを示している
【図２０】 本発明のSiC材料に入ってくる銅の拡散のグラフである。
【符号の説明】
１０…集積回路、１１…形状、１２…下部基板、１３…バリア層、１４…誘電層
。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/314 Ｈ０１Ｌ 21/30 ５７４ (31)優先権主張番号 ０９／２７０，０３９ (32)優先日 平成11年３月16日(1999．3．16) (33)優先権主張国 米国（ＵＳ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ，ＫＲ (72)発明者 フェン， ジョー アメリカ合衆国， カリフォルニア州， サンタ クララ， サラトガ アヴェニュ ー 444 ナンバー17エル (72)発明者 シェク， メイ−イー アメリカ合衆国， カリフォルニア州， バーリンゲイム， スタンレー ロード 33 (72)発明者 ヌガイ， クリス アメリカ合衆国， カリフォルニア州， バーリンゲイム， サミット ドライヴ 2606 (72)発明者 ファン， ジュディ アメリカ合衆国， カリフォルニア州， ロス ガトス， レロイ アヴェニュー 16788 Ｆターム(参考） 2H025 AA00 AB16 DA34 2K009 AA04 AA15 CC01 CC02 CC42 DD04 EE00 4K030 AA06 AA09 AA16 BA37 CA12 JA01 JA05 JA09 JA10 JA16 LA15 5F046 PA11 PA13 5F058 BA20 BC20 BF04

Claims (66)

    【特許請求の範囲】
  1. 【請求項１】 シリコンカーバイド反射防止被膜を有する基板であって、 （ａ）該基板上に堆積された誘電層と、 （ｂ）７．０より小さい誘電率を有する該シリコンカーバイド反射防止被膜と を備える基板。
  2. 【請求項 ２】 該基板が約５以下の有効誘電率を有する請求項１に記載の
    基板。
  3. 【請求項３】 該シリコンカーバイド反射防止被膜が、銅との界面からの銅
    の拡散を界面から約３００Å以下の範囲で約３桁まで抑えるものである請求項１
    に記載の基板。
  4. 【請求項４】 シリコン源及び炭素源としての有機シランの流量を約３０〜
    約５００ｓｃｃｍ、希ガスの流量を約１００〜約２０００ｓｃｃｍで与えるステ
    ップと、チャンバ内温度と基板表面温度が約２００〜約４００℃、約３〜約１０
    Ｔｏｒｒの内部圧力にあるチャンバ内で、ＲＦ電源で約０．６７〜約１．５５ワ
    ット／ｃｍ2の電力密度を該チャンバ内の陽極と陰極に供給して該シリコンと炭
    素を反応させるステップとを備えるプロセスにより、該シリコンカーバイド反射
    防止被膜が該チャンバを有するプラズマ反応器内で生成される請求項1に記載の
    基板。
  5. 【請求項５】 該シリコンカーバイド反射防止被膜が吸収率と、屈折率と、
    膜厚とを有し、更に、該率の組み合わせと該膜厚の組み合わせにより、該反射防
    止被膜に隣接する誘電層の厚さに実質的に依存しない、約７％あるいはそれ以下
    の反射率を有する反射防止被膜が基板に与えられる請求項１に記載の基板。
  6. 【請求項６】 （ａ）基板上に堆積された１つのバリア層と、 （ｂ）該バリア層上に堆積された第１の誘電層と、 （ｃ）該第１の誘電層上に堆積された１つのエッチストップと、 （ｄ）該エッチストップに上に堆積された第２の誘電層と を更に備え、該シリコンカーバイド反射防止被膜は第２の誘電層上に堆積されて
    いる請求項１に記載の基板。
  7. 【請求項７】 該シリコンカーバイド反射防止被膜の厚さは、反射率が約７
    ％以下になるように選択される請求項６に記載の基板。
  8. 【請求項８】 第２の誘電層が約５０００〜約１０，０００Åの厚さの場合
    に該シリコンカーバイド反射防止被膜の厚さが約７％以下の反射率を生ずるよう
    に選択された厚さにある請求項７に記載の基板。
  9. 【請求項９】 該バリア層と、エッチストップと、反射防止被膜とが、７．
    ０より小さい誘電率を有するシリコンカーバイドを含む請求項８に記載の基板。
  10. 【請求項１０】 （ａ）該基板上に堆積された１つのバリア層と、 （ｂ）該バリア層上に堆積された第１の誘電層と、 （ｃ）該第１の誘電層上に堆積された該シリコンカーバイド反射防止被膜と、 （ｄ）該シリコンカーバイド反射防止被膜上に堆積された第２の誘電層と を更に備える請求項１に記載の基板。
  11. 【請求項１１】 約７％以下の反射率になる厚さを有するように該反射防止
    被膜が選択される請求項１０に記載の基板。
  12. 【請求項１２】 反射防止被膜を有する基板であって、 （ａ）上に堆積された１つのバリア層と、 （ｂ）ア層上に堆積された第１の誘電層と、 （ｃ）の誘電層上に堆積された１つのエッチストップと、 （ｄ）エッチストップに上に堆積された第２の誘電層と、 （ｅ）誘電層の厚さが約５０００Å〜１０，０００Åである場合に、約７％以下
    の反射率を生ずるように厚さが選択される反射防止被膜と を備える基板。
  13. 【請求項１３】 該反射防止被膜が７．０より小さい誘電率を有する請求項 １２に記載の基板。
  14. 【請求項１４】 該反射防止被膜がシリコンカーバイドを含む請求項１２に
    記載の基板。
  15. 【請求項１５】 該シリコンカーバイドが、有機シランから得られ、該有機
    シランとは別の炭素あるいは水素源には依存しない請求項１４に記載の基板。
  16. 【請求項１６】 シリコン源及び炭素源としての有機シランの流量を約３０
    〜約５００ｓｃｃｍ、希ガスの流量を約１００〜約２０００ｓｃｃｍで与えるス
    テップと、チャンバ内温度と基板表面温度が約２００〜約４００℃、約３〜約１
    ０Ｔｏｒｒの内部圧力にあるチャンバ内で、ＲＦ電源により約０．６７〜約１．
    ５５ワット／ｃｍ2の電力密度を該チャンバ内の陽極と陰極に供給し、該シリコ
    ンと炭素を反応させるステップとを備えるプロセスにより、該シリコンカーバイ
    ドを含む反射防止被膜が、該チャンバを有するプラズマ反応器で生成される請求
    項１４に記載の基板。
  17. 【請求項１７】 該基板が５以下の有効誘電率を有する請求項１２に記載の
    基板。
  18. 【請求項１８】 反射防止被膜を有する基板であって、 （ａ）該バリア層上に堆積された第１の誘電層と、 （ｂ）該第１の誘電層上に堆積されたシリコンカーバイド反射防止被膜と、 （ｃ）該シリコンカーバイド反射防止被膜上に堆積された第２の誘電層と を備える基板。
  19. 【請求項１９】 該シリコンカーバイド反射防止被膜が７．０より小さい誘
    電率を有する請求項１８に記載の基板。
  20. 【請求項２０】 該第２の誘電層の下の該シリコンカーバイド反射防止被膜
    が、第２の誘電層を通して約７％以下の反射率を生じる請求項１９に記載の基板
    。
  21. 【請求項２１】 該シリコンカーバイドが有機シランから得られ、該有機シ
    ランとは別の炭素あるいは水素源には依存しない請求項１８に記載の基板。
  22. 【請求項２２】 該シリコンカーバイドが有機シランから得られ、該有機シ
    ランとは別の水素源には依存しない請求項２１に記載の基板。
  23. 【請求項２３】 シリコン源及び炭素源としての有機シランの流量を約３０
    〜約５００ｓｃｃｍ、希ガスの流量を約１００〜約２０００ｓｃｃｍの間で与え
    るステップと、チャンバ内温度と基板表面温度が約２００〜約４００℃、約３〜
    約１０Ｔｏｒｒの内部圧力にあるチャンバ内で、ＲＦ電源が約０．６７〜約１．
    ５５ワット／ｃｍ2の電力密度を該チャンバ内の陽極と陰極に供給し、該シリコ
    ンと炭素を反応させるステップとを備えるプロセスにより、該シリコンカーバイ
    ドが、該チャンバを有するプラズマ反応器内で生成される請求項１８に記載の基
    板。
  24. 【請求項２４】 基板上にシリコンカーバイド反射防止被膜を形成する方法
    であって、 （ａ）シリコン、炭素、希ガスをチャンバ内に導入することと、 （ｂ）該チャンバ内にプラズマを発生させることと、 （ｃ）該シリコンと該炭素を該プラズマの存在下に反応させてシリコンカーバイ
    ドを形成することと、 （ｄ）チャンバ内の該基板上に低誘電率のシリコンカーバイド反射防止被膜を堆
    積させることと を備える方法。
  25. 【請求項２５】 該シリコンが、シランを備える請求項２４に記載の方法。
  26. 【請求項２６】 該シリコンと炭素が共通の有機シランから誘導され、他の
    炭素源には依存しない請求項２４に記載の方法。
  27. 【請求項２７】 該シリコンと炭素が共通の有機シランから誘導され、該プ
    ラズマの存在下に該シリコンと該炭素を反応させて他の水素源の存在に依存せず
    にシリコンカーバイドを形成させる請求項２４に記載の方法。
  28. 【請求項２８】 該シリコンと炭素が共通の有機シランから誘導され、該プ
    ラズマの存在下に該シリコンと該炭素を反応させ、他の炭素源の存在には依存せ
    ずにシリコンカーバイドを形成させる請求項２４の方法。
  29. 【請求項２９】 該シリコンカーバイド反射防止被膜が、吸収率、屈折率、
    及び膜厚を有し、更に該率の組み合わせと膜厚により、該反射防止被膜に隣接す
    る１つの誘電層の層厚さに実質的に依存しない、約７％以下の反射率を有する反
    射防止被膜が基板に与えられる請求項２４に記載の方法。
  30. 【請求項３０】 該基板がダマシン構造を備える請求項２９に記載の方法。
  31. 【請求項３１】 約７％以下の該反射率が、該誘電層の厚さが約５０００Å
    〜約１０，０００Åである場合に生じる請求項２９に記載の方法。
  32. 【請求項３２】 該低誘電率が、７．０より小さい請求項２４に記載の方法
    。
  33. 【請求項３３】 該シリコンカーバイド反射防止被膜の下の下部層が約５０
    ００Å〜約１０，０００Åの厚さである場合に約７％以下の反射率を生ずるよう
    に選択された厚さの反射防止被膜を選択することを更に備える請求項２４に記載
    の方法。
  34. 【請求項３４】 （ａ）該基板上にバリア層を堆積することと、 （ｂ）該バリア層上に第１の誘電層を堆積することと、 （ｃ）該第１の誘電層上にエッチストップを堆積することと、 （ｄ）該エッチストップ上に第２の誘電層を堆積することと、 （ｅ）該第２の誘電層上にシリコンカーバイド反射防止被膜を堆積することと を更に備える請求項２４に記載の方法。
  35. 【請求項３５】 反射率が７％以下となるように反射防止被膜を選択するこ
    とを更に備える請求項３４に記載の方法。
  36. 【請求項３６】 該第２の誘電層が約５０００Å〜約１０，０００Åの厚さ
    の場合に約７％以下の反射率となるように選択された厚さの反射防止被膜を選択
    することを更に備える請求項３５に記載の方法。
  37. 【請求項３７】 該第２の誘電層がシリコンガラス材料を備える請求項３６
    に記載の方法。
  38. 【請求項３８】 該バリア層、エッチストップ、及び反射防止被膜が７．０
    より小さい誘電率を有するシリコンカーバイドを備える請求項３４に記載の方法
    。
  39. 【請求項３９】 （ｂ）該基板上にバリア層を堆積することと、 （ｃ）該バリア層上に第１の誘電層を堆積することと、 （ｄ）該第１の誘電層上にシリコンカーバイド反射防止被膜を堆積することと、 （ｅ）該シリコンカーバイド反射防止被膜上に第２の誘電層を堆積する ことと を更に備える請求項２４に記載の方法。
  40. 【請求項４０】 ７％以下の反射率を有する反射防止被膜を選択することを
    更に備える請求項３９に記載の方法。
  41. 【請求項４１】 該反射防止被膜が７．０より小さい誘電率を有する請求項
    ４０に記載の方法。
  42. 【請求項４２】 該シリコンカーバイド反射防止被膜を約1００〜４５０℃
    の間の温度で堆積することを更に備える請求項２４に記載の方法。
  43. 【請求項４３】 該シリコンカーバイド反射防止被膜を約３００〜４００℃
    の間の温度で堆積することを更に備える請求項２４に記載の方法。
  44. 【請求項４４】 約５より大きくない有効誘電率を有する基板を生成するこ
    とを更に備える請求項２４に記載の方法。
  45. 【請求項４５】 銅界面からの銅の拡散を、界面から約３００Å以下の範囲
    で約３桁まで抑えるシリコンカーバイド反射防止被膜を生成することを更に備え
    る請求項２４に記載の方法。
  46. 【請求項４６】 該シリコンと該炭素を反応させることが、約６〜１０Ｔｏ
    ｒｒの間のチャンバ内圧を維持しつつ該シリコンと該炭素を反応させることを備
    える請求項２４に記載の方法。
  47. 【請求項４７】 該シリコンと該炭素を反応させることが、約０.６７〜約
    １.５５ワット／ｃｍ2の電力密度を該チャンバ内の陽極と陰極に供給するＲＦ電
    源を用いて該シリコンと該炭素を反応させることを含む請求項２４に記載の方法
    。
  48. 【請求項４８】 該シリコン供給することが、シラン流量を約１０〜約１０
    ００sccmにすることを含み、更に、希ガスを供給することが、ヘリウム又はアル
    ゴンを約５０〜約５０００sccmの流量で供給することを含む請求項２４に記載の
    方法。
  49. 【請求項４９】 該シリコン、該炭素、該希ガス供給することが、該シリコ
    ン、炭素源としての有機シリコンを約３０〜約５００sccmの間の流量で、希ガス
    を約１００〜約２０００sccmの間の流量で、それぞれ供給することを含み、また
    、チャンバ内温度と基板表面温度が約２００〜約４００℃、約３〜約１０Ｔｏｒ
    ｒの内部圧力範囲のチャンバ内で、ＲＦ電源で約０．６７〜約１．５５ワット／
    ｃｍ2の電力密度を該チャンバ内の陽極と陰極に供給し、該シリコンと炭素を反
    応させることを更に含む請求項２４に記載の方法。
  50. 【請求項５０】 目的の反射率のために、該第２の誘電層の厚さが、第１と
    第２の誘電層の間のシリコンカーバイド反射防止被膜の厚さに関連して決められ
    る請求項１８に記載の基板。
  51. 【請求項５１】 目的の反射率のために、該第１の誘電層の厚さが、第１と
    第２の誘電層の間のシリコンカーバイド反射防止被膜の厚さに関連して決められ
    る請求項１８に記載の基板。
  52. 【請求項５２】 目的の反射率のために、該第１の誘電層の厚さと、該第１
    と第２の誘電層の間の該シリコンカーバイド反射防止被膜の厚さとを調整するこ
    とを更に備える請求項３９に記載の方法。
  53. 【請求項５３】 目的の反射率のために、該第２の誘電層の厚さ、及び該第
    １と第２の誘電層の間の該シリコンカーバイド反射防止被膜の厚さを調整するこ
    とを更に備える請求項３９に記載の方法。
  54. 【請求項５４】 該反射防止被膜がバリア層を備える請求項２４に記載の方
    法。
  55. 【請求項５５】 シリコンカーバイド反射防止被膜を有する基板であって、
    （ａ）該基板上に堆積された誘電層と、 （ｂ）４８ｎｍの露光波長に対して、ｋを吸収率、ｎを屈折率として、式ｋ/０
    ．６５＋１．５７＝ｎの関係となるような、屈折率に関連する吸収率を有するシ
    リコンカーバイド反射防止被膜と を備える基板。
  56. 【請求項５６】 該ｋが約０．３〜１．０にある請求項５５に記載の基板。
  57. 【請求項５７】 該シリコンカーバイド反射防止被膜が７．０より小さい誘
    電率を有する請求項５５に記載の基板。
  58. 【請求項５８】 該基板が約５以下の電率を有する請求項５５に記載の基板
    。
  59. 【請求項５９】 有機シランを約３０〜５００sccmの間の流量でシリコン源
    及び炭素源として供給し、また希ガスを約１００〜２０００sccmの間の流量で供
    給するプロセスにより、該シリコンカーバイド反射防止被膜が生成される請求項
    ５５に記載の基板。
  60. 【請求項６０】 該シリコンカーバイド反射防止被膜が膜厚を有し、吸収率
    及び屈折率の組み合わせと膜厚によって、該反射防止被膜に隣接する１つの誘電
    層の厚さに実質的に依存せず、約７％以下の反射率を有する反射防止被膜が基板
    に提供される請求項５５に記載の基板。
  61. 【請求項６１】 （ａ）上に堆積された１つのバリア層と、 （ｂ）バリア層上に堆積された第１の誘電層と、 （ｃ）第１の誘電層上に堆積された１つのエッチストップと、 （ｄ）エッチストップに上に堆積された第２の誘電層と を更に備え、該シリコンカーバイド反射防止被膜は第２の誘電層上に堆積される
    請求項５５に記載の基板。
  62. 【請求項６２】 （ａ）上に堆積された１つのバリア層と、 （ｂ）バリア層上に堆積された第１の誘電層と、 （ｃ）該第１の誘電層上に堆積された該シリコンカーバイド反射防止被膜と、 （ｄ）該シリコンカーバイド反射防止被膜に上に堆積された第２の誘電層と を更に備える請求項５５に記載の基板。
  63. 【請求項６３】 （ａ）該基板上に堆積された１つのバリア層と、 （ｂ）該バリア層上に堆積された第１の誘電層と を備え、該シリコンカーバイド反射防止被膜は該バリア層を更に備える請求項５
    ５に記載の基板。
  64. 【請求項６４】 （ａ）該基板上に堆積された１つのバリア層と、 （ｂ）該バリア層上に堆積された第１の誘電層と を更に備え、該シリコンカーバイド反射防止被膜は第１の誘電層上に堆積される
    請求項５５に記載の基板。
  65. 【請求項６５】 （ａ）反射防止被膜を備えるバリア層を、基板に隣接して堆積すことと、 （ｂ）該バリア層上に第１の誘電層を堆積することと、 （ｃ）該第１の誘電層に隣接してフォトレジスト層を堆積することと を更に備える請求項２４に記載の方法。
  66. 【請求項６６】 （ａ）該基板に隣接してバリア層を堆積することと、 （ｂ）該バリア層に隣接して第１の誘電層を堆積することと、 （ｃ）該第１の誘電層に隣接して該反射防止被膜を堆積することと、 （ｄ）該反射防止被膜に隣接してフォトレジスト層を堆積することと を更に備える請求項２４に記載の方法。
JP2000574964A 1998-10-01 1999-09-27 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積 Expired - Lifetime JP4763131B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US09/165,248 US20030089992A1 (en) 1998-10-01 1998-10-01 Silicon carbide deposition for use as a barrier layer and an etch stop
US09/165,248 1998-10-01
US09/219,945 US6635583B2 (en) 1998-10-01 1998-12-23 Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating
US09/219,945 1998-12-23
US09/270,039 1999-03-16
US09/270,039 US6974766B1 (en) 1998-10-01 1999-03-16 In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
PCT/US1999/022317 WO2000020900A2 (en) 1998-10-01 1999-09-27 Silicon carbide for use as a low dielectric constant anti-reflective coating and its deposition method

Publications (2)

Publication Number Publication Date
JP2002526804A true JP2002526804A (ja) 2002-08-20
JP4763131B2 JP4763131B2 (ja) 2011-08-31

Family

ID=44597280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000574964A Expired - Lifetime JP4763131B2 (ja) 1998-10-01 1999-09-27 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積

Country Status (1)

Country Link
JP (1) JP4763131B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110644A (ja) * 2000-09-28 2002-04-12 Nec Corp エッチング方法
JPWO2009153857A1 (ja) * 2008-06-17 2011-11-24 富士通株式会社 半導体装置及びその製造方法
WO2017057233A1 (ja) * 2015-09-30 2017-04-06 株式会社ニコン 光学部材、チャンバ、及び光源装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851072A (ja) * 1991-12-30 1996-02-20 Sony Corp レジストパターン形成方法および反射防止膜形成方法
JPH08250594A (ja) * 1995-02-02 1996-09-27 Dow Corning Corp 炭化ケイ素の金属拡散障壁層
JPH08316233A (ja) * 1994-06-21 1996-11-29 Toshiba Corp 半導体装置の製造方法
JPH10261707A (ja) * 1997-03-18 1998-09-29 Sony Corp 半導体装置の製造方法
EP0880166A2 (en) * 1997-05-07 1998-11-25 Applied Materials, Inc. Method and apparatus for depositing an etch stop layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3309572B2 (ja) * 1994-05-31 2002-07-29 ソニー株式会社 多層配線形成方法
JP3750231B2 (ja) * 1996-11-20 2006-03-01 ソニー株式会社 積層配線の形成方法
JP3150095B2 (ja) * 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851072A (ja) * 1991-12-30 1996-02-20 Sony Corp レジストパターン形成方法および反射防止膜形成方法
JPH08316233A (ja) * 1994-06-21 1996-11-29 Toshiba Corp 半導体装置の製造方法
JPH08250594A (ja) * 1995-02-02 1996-09-27 Dow Corning Corp 炭化ケイ素の金属拡散障壁層
JPH10261707A (ja) * 1997-03-18 1998-09-29 Sony Corp 半導体装置の製造方法
EP0880166A2 (en) * 1997-05-07 1998-11-25 Applied Materials, Inc. Method and apparatus for depositing an etch stop layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110644A (ja) * 2000-09-28 2002-04-12 Nec Corp エッチング方法
JPWO2009153857A1 (ja) * 2008-06-17 2011-11-24 富士通株式会社 半導体装置及びその製造方法
WO2017057233A1 (ja) * 2015-09-30 2017-04-06 株式会社ニコン 光学部材、チャンバ、及び光源装置

Also Published As

Publication number Publication date
JP4763131B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
KR100716622B1 (ko) 유전상수가 낮은 반사 방지막으로 사용되는 규소 탄화물 및그 증착방법
US6951826B2 (en) Silicon carbide deposition for use as a low dielectric constant anti-reflective coating
US6927178B2 (en) Nitrogen-free dielectric anti-reflective coating and hardmask
US6855484B2 (en) Method of depositing low dielectric constant silicon carbide layers
US7332262B2 (en) Photolithography scheme using a silicon containing resist
US7223526B2 (en) Method of depositing an amorphous carbon layer
US6465366B1 (en) Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
US7115534B2 (en) Dielectric materials to prevent photoresist poisoning
US6500773B1 (en) Method of depositing organosilicate layers
US7776516B2 (en) Graded ARC for high NA and immersion lithography
US7105460B2 (en) Nitrogen-free dielectric anti-reflective coating and hardmask
TW200416881A (en) Method of forming a cap layer having anti-reflective characteristics on top of a low-k dielectric
JP2002526804A (ja) 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積
KR101106425B1 (ko) 질소-비함유 유전성 반사방지 코팅부 및 하드마스크

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100928

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101105

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4763131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term