KR100756864B1 - 반도체 소자의 절연막 형성 방법 - Google Patents
반도체 소자의 절연막 형성 방법 Download PDFInfo
- Publication number
- KR100756864B1 KR100756864B1 KR1020050132509A KR20050132509A KR100756864B1 KR 100756864 B1 KR100756864 B1 KR 100756864B1 KR 1020050132509 A KR1020050132509 A KR 1020050132509A KR 20050132509 A KR20050132509 A KR 20050132509A KR 100756864 B1 KR100756864 B1 KR 100756864B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- hdp
- gas
- cvd
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 239000012212 insulator Substances 0.000 title 1
- 239000000126 substance Substances 0.000 claims abstract description 11
- 238000007517 polishing process Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 11
- 239000001307 helium Substances 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000008096 xylene Substances 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 3
- 238000005498 polishing Methods 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 16
- 238000002955 isolation Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 241000219289 Silene Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052918 calcium silicate Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 용이하게 층간 절연막을 평탄화시킬 수 있는 반도체 소자의 절연막 형성 방법에 관한 것이다.
본 발명에 따르면, 반도체 소자의 제조 공정에서 HDP-CVD를 이용하여 절연막을 형성한 후 HDP-CVD 챔버에서 후처리를 함으로써 상기 절연막의 웨이브 패턴의 뾰족한 형상을 다소 평탄화시킬 수 있다.
따라서, 상기 절연막을 화학적 기계적 연마 공정시 스크래치 등에 의한 소자 불량을 방지할 수 있으므로 반도체 소자의 신뢰성을 향상시킬 수 있다.
화학적기계적연마, HDP-CVD, 스크래치
Description
도 1a 내지 도 1b는 종래 기술에 의한 반도체 소자의 절연막 형성 과정을 도시한 공정 단면도.
도 2는 본 발명에 따른 반도체 소자의 절연막 형성 방법을 보여주는 공정 순서도.
도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 제조 공정을 보여주는 순서도.
도 4는 도 3의 반도체 소자의 결과물을 보여주는 사진.
<도면의 주요부분에 대한 부호 설명>
200 : 반도체 기판 210a : 절연막
210b : 소자 분리막
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 용이하게 층간 절연막을 평탄화시킬 수 있는 반도체 소자의 절연막 형성 방법에 관한 것이다.
최근에는 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력과 정보 처리 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 급발전되고 있다.
이와 같이, 고집적화된 반도체 소자의 제조기술에 따라 반도체 소자의 미세화가 진행되고 있다. 반도체 소자의 미세화 기술에 있어서, 소자를 집적화하기 위하여 소자 사이를 분리하는 소자분리막의 축소 기술과 금속 배선의 축소 기술이 중요한 항목중의 하나로 대두되었다.
현재, 반도체 소자가 미세화됨에 따라 소자 사이를 분리하는 소자분리막이 축소되며 이로 인하여 소자분리막 상부의 절연막과 반도체 기판 상부의 절연막의 높이가 달라져 후속 공정의 난이도를 높이는 원인이 된다. 이와 같이, 공정의 난이도를 낮추기 위하여 화학적 기계적 연마(CMP)를 실시한다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 절연막 형성 방법을 설명한다. 도 1a 내지 도 1b는 종래 기술에 의한 반도체 소자의 절연막 형성 과정을 도시한 공정 단면도이다.
도 1a를 참조하면, 반도체 기판(100) 상에 소자의 분리를 위한 트렌치(trench; T)가 형성되어 있다.
또는, 반도체 기판(100) 상에 소정 간격을 가지고 금속 배선이 형성될 수도 있다.
도 1b에 도시된 바와 같이, 상기 트렌치(T)를 형성한 후에 반도체 기판(100)의 상부에 갭필(gap-fill) 능력이 뛰어난 HDP-CVD를 이용하여 절연막(110)을 형성한다.
상기 HDP-CVD는 종래의 PECVD 보다 높은 이온화 효율을 갖도록 전기장과 자기장을 인가하여 높은 밀도의 플라즈마 이온을 형성, 소스 가스를 분해하여 웨이퍼 상에 절연막을 증착하는 방식으로, 플라즈마를 발생시키는 소스 전원과 함께 웨이퍼 상에 증착된 절연막을 에칭시키는 바이어스 전원을 절연막이 증착되는 중에 인가함으로써, 절연막의 증착과 절연막의 스퍼터 에칭을 동시에 진행한다.
상기 절연막(100)이 금속 배선층의 상부면에 증착되는 중에 절연막(100)의 에칭이 진행되면 상술한 종래의 방법보다 용이하게 금속배선들 간의 갭을 보이드 (void)없이 채울 수 있다.
이때, 상기 트렌치(T)와 같은 홀 영역과 반도체 기판 상부 영역 상에 증착된 절연막은 웨이브(wave)를 형성하며, 상기 웨이브의 골과 마루의 차이가 심해지고 마루의 형상이 뾰족해진다.
이후, 상기 절연막(100)에 형성된 웨이브를 평탄화하기 위하여 화학적기계적연마(CMP) 공정을 실시하여 절연막(100)을 평탄화시키는데, 이때, 상기 절연막(100) 웨이브의 뾰족한 마루는 스크래치(scratch) 등의 원인이 될 수 있다.
이와 같이, 상기 절연막(100) 상부에 스크래치 등이 발생하게 되면 후속 공정에서 금속 배선 또는 게이트 패턴 형성시에 금속 배선간 또는 소자 간에 쇼트(short)를 발생시키는 문제점이 있다.
이를 해결하기 위하여, 상기 웨이브진 절연막을 두껍게 형성할 수도 있으나, 이는 화학적 기계적 연마 공정의 시간을 증가시켜 수율을 저하시키는 원인이 된다.
본 발명은 반도체 소자의 제조 공정에서 HDP-CVD를 이용하여 절연막을 형성한 후 HDP-CVD 챔버에서 후처리를 함으로써 상기 절연막의 웨이브 패턴의 뾰족한 형상을 다소 평탄화시킬 수 있는 반도체 소자의 절연막 형성 방법을 제공하는 데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 절연막 형성 방법은, 소정의 구조물이 형성된 기판을 준비하는 단계와; 상기 기판 상에 절연 물질을 형성하는 제 1 HDP-CVD 공정 단계와; 상기 절연 물질을 상부 굴곡을 식각하여 평탄화하는 제 2 HDP-CVD 공정 단계와; 상기 절연 물질을 화학적 기계적 연마 공정으로 평탄화하는 단계를 포함하는 것을 특징으로 한다.
상기 소정의 구조물이 형성된 기판은 상부층이 금속 배선인 기판인 것을 특징으로 한다.
상기 소정의 구조물이 형성된 기판은 트렌치가 식각 형성된 기판인 것을 특징으로 한다.
상기 제 1 HDP-CVD 공정에서, 상기 절연 물질의 증착용 가스는 사일렌(SiH4), 산소(O2), SiF4 가스 중 어느 하나 이상을 포함하는 것을 특징으로 한다.
상기 제 1 HDP-CVD 공정에서, 상기 절연 물질의 식각용 가스는 아르곤(Ar), 헬륨(He)의 불활성 기체를 포함하는 것을 특징으로 한다.
상기 제 2 HDP-CVD 공정에서, 상기 절연 물질의 식각용 가스는 헬륨(He), 수소(H2) 중에서 선택된 적어도 하나 이상의 불활성 기체를 포함하는 것을 특징으로 한다.
상기 제 2 HDP-CVD 공정에서, 상기 절연 물질의 증착률보다 식각률이 더 높은 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 반도체 소자의 절연막 형성 공정에 대해서 설명한다.
도 2는 본 발명에 따른 반도체 소자의 절연막 형성 방법을 보여주는 공정 순서도이다.
먼저, 반도체 기판 상에 트렌치를 형성한다(S100). 또는, 상기 반도체 기판 상에 금속 배선 등의 하부 패턴을 형성할 수도 있다.
이후, 상기 트렌치가 형성된 반도체 기판 상에 제 1 HDP-CVD 공정으로 절연막을 소정 두께로 형성한다(S110).
이때, 상기 제 1 HDP-CVD 공정은 절연막을 형성하기 위한 메인 공정으로서 HDP-CVD 챔버에서 이루어진다.
상기 제 1 HDP-CVD는 사일렌 가스(SiH4)와 산소(O)가스 또는 SiF4 가스를 사용하여 절연막의 증착(deposition)이 이루어지며, 아르곤(Ar) 가스를 사용하여 절 연막의 스퍼터링 식각(sputtering etching)이 이루어진다.
이때, 상기 절연막의 증착률과 스퍼터링 식각률의 비율은 D/S 수치로 결정되는데, {D/S=(순수 증착률 + 총 식각률)/총 식각률}의 관계식으로 정의된다.
따라서, 상기 D/S의 수치가 높다는 것은 HDP-CVD에 의한 절연막의 식각률에 비해 절연막의 증착률이 더 높다는 것이고, D/S의 수치가 낮다는 것은 HDP-CVD에 의한 절연막의 증착률에 비해 절연막의 식각률이 더 높다는 것이다.
상기 제 1 HDP-CVD를 이용하여 상기 반도체 기판 상에 절연막을 증착하며, 상기 트렌치와 같은 홀 영역과 반도체 기판 상부 영역 상에 증착된 절연막은 웨이브(wave)를 형성하며, 상기 웨이브의 골과 마루의 차이가 심해지고 마루의 형상이 뾰족해진다.
이후, 상기 제 1 HDP-CVD 공정의 포스트 공정(post process)으로서, 제 2 HDP-CVD 공정을 진행한다(S120).
상기 제 2 HDP-CVD 공정은 D/S수치가 작은, 증착률보다 식각률이 더 높도록 가스 비율 및 성분을 조정하여 진행한다.
이때, 상기 제 2 HDP-CVD 공정에서는 식각 가스로서 아르곤(Ar)보다 원자반경이 작은 헬륨(He), 수소(H2) 등을 이용한다.
상기 식각 가스는 챔버내에서 전기장과 자기장을 인가하여 높은 밀도의 플라즈마 이온을 형성하여 소스 전원과 바이어스 전원에 의해 반도체 기판 상에 증착된 절연막을 식각한다.
이때, 상기 절연막 상부의 웨이브에서 뾰족한 마루 부분이 식각되어 평탄화되므로 이후 화학적 기계적 연마 공정(S130)에서 스크래치 등에 의한 소자 불량을 방지할 수 있으므로 반도체 소자의 신뢰성을 향상시킬 수 있다.
도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 제조 공정을 보여주는 순서도이고, 도 4는 그 결과물을 보여주는 사진이다.
도 3a에 도시된 바와 같이, 반도체 기판(200) 상에 소자의 분리를 위한 트렌치(trench)(T)가 형성되어 있다. 또는, 반도체 기판(200) 상에 소정 간격을 가지고 금속 배선이 형성될 수도 있다.
이후, 도 3b에 도시된 바와 같이, 상기 트렌치(T)를 형성한 후에 반도체 기판(200)의 상부에 갭필 능력이 뛰어난 제 1 HDP-CVD를 이용하여 절연막(210a)을 형성한다.
이때, 상기 절연막(210a)은 실리콘 산화막(SiO2)으로 이루어진다.
상기 제 1 HDP-CVD는 사일렌 가스(SiH4)와 산소(O)가스를 사용하여 절연막(210a)의 증착(deposition)이 이루어지며, 아르곤(Ar) 가스를 사용하여 절연막(210a)의 스퍼터링 식각(sputtering etching)이 이루어지며, 제 1 HDP-CVD는 절연막(210a)의 증착률이 더 높으므로 갭필되면서 절연막(210a)이 형성된다.
이와 같이, 상기 제 1 HDP-CVD를 이용하여 상기 반도체 기판(200) 상에 절연막(210a)을 증착하며, 상기 트렌치(T)와 같은 홀 영역과 반도체 기판(200) 상부 영역 상에 증착된 절연막(210a)은 웨이브(wave)를 형성하며, 상기 웨이브의 골과 마 루의 차이가 심해지고 마루의 형상이 뾰족해진다.
이후, 도 3c 및 도 4에 도시된 바와 같이, 상기 제 1 HDP-CVD 공정의 후처리 공정으로서, 제 2 HDP-CVD 공정을 수행하는데, 이때, 식각 가스로서 아르곤(Ar)보다 원자반경이 작은 헬륨(He) 및 수소(H2 ) 중 적어도 하나를 스퍼터링 소스로 이용하여 상기 절연막을 스퍼터링함으로써 상기 절연막(210a) 상부의 웨이브에서 뾰족한 마루 부분이 상기 스퍼터링된 헬륨 및 수소 중 적어도 하나에 의해 식각되어 평탄화되도록 한다.
도 3d에 도시된 바와 같이, 이후 화학적 기계적 연마 공정으로 상기 절연막(210a) 상부를 식각하여 그 표면을 평탄화함으로써 소자 분리막(210b)을 완성할 수 있다.
이때, 상기 화학적 기계적 연마 공정에 의해 식각되는 절연막의 상부는 스크래치 등을 유발시킬 수 있는 뾰족한 마루를 가지는 웨이브가 제 2 HDP-CVD 공정에서 대략 평탄화가 진행되었으므로 평탄화 공정이 용이하며, 스크래치 등에 의한 소자 불량을 방지할 수 있으므로 반도체 소자의 신뢰성을 향상시킬 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 소자의 절연막 형성 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 반도체 소자의 제조 공정에서 절연막 상부의 웨이브를 별도의 절연막 증착 또는 별도의 식각 공정 없이 용이하게 평탄화함으로써 반도체 수율 및 신뢰도를 향상시키는 효과가 있다.
Claims (8)
- 소정의 구조물이 형성된 기판을 준비하는 단계와;HDP-CVD 챔버에서 증착률이 식각률보다 높도록 하여 상기 기판 상에 절연 물질을 증착하여 절연막을 형성하는 제 1 HDP-CVD 공정 단계와;상기 HDP-CVD 챔버에서 식각률이 증착률보다 높도록 하여 상기 절연막 상부 굴곡의 마루가 스퍼터링되는 헬륨(He) 가스에 의해 식각되는 제 2 HDP-CVD 공정 단계와;상기 절연막을 화학적 기계적 연마 공정으로 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 1항에 있어서,상기 소정의 구조물은 기판 상에 형성된 금속 배선인 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 1항에 있어서,상기 소정의 구조물이 형성된 기판은 트렌치가 식각 형성된 기판인 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 1항에 있어서,상기 제 1 HDP-CVD 공정에서, 상기 절연 물질의 증착용 가스는 사일렌(SiH4), 산소(O2), SiF4 가스 중 어느 하나 이상을 포함하고,상기 절연 물질의 식각용 가스는 아르곤(Ar) 가스 및 헬륨(He) 가스 중 적어도 어느 하나를 포함하는 것을 특징으로 반도체 소자의 절연막 형성 방법.
- 소정의 구조물이 형성된 기판을 준비하는 단계와;HDP-CVD 챔버에서 증착률이 식각률보다 높도록 하여 상기 기판 상에 절연 물질을 증착하여 절연막을 형성하는 제 1 HDP-CVD 공정 단계와;상기 HDP-CVD 챔버에서 식각률이 증착률보다 높도록 하여 상기 절연막 상부 굴곡의 마루가 스퍼터링되는 수소(H2) 가스에 의해 식각되는 제 2 HDP-CVD 공정 단계와;상기 절연막을 화학적 기계적 연마 공정으로 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 5항에 있어서,상기 소정의 구조물은 기판 상에 형성된 금속 배선인 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 5항에 있어서,상기 소정의 구조물이 형성된 기판은 트렌치가 식각 형성된 기판인 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 5항에 있어서,상기 제 1 HDP-CVD 공정에서, 상기 절연 물질의 증착용 가스는 사일렌(SiH4), 산소(O2), SiF4 가스 중 어느 하나 이상을 포함하고,상기 절연 물질의 식각용 가스는 아르곤(Ar) 가스 및 헬륨(He) 가스 중 적어도 어느 하나를 포함하는 것을 특징으로 반도체 소자의 절연막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132509A KR100756864B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 절연막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132509A KR100756864B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 절연막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070069893A KR20070069893A (ko) | 2007-07-03 |
| KR100756864B1 true KR100756864B1 (ko) | 2007-09-07 |
Family
ID=38505456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132509A KR100756864B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 절연막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100756864B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003506A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 반도체 소자의 화학적 기계적 연마 방법 |
| JP2002246387A (ja) | 2001-02-19 | 2002-08-30 | Sharp Corp | 半導体装置の製造方法 |
| KR20030049584A (ko) * | 2001-12-15 | 2003-06-25 | 주식회사 하이닉스반도체 | 절연막 형성방법 |
| KR20050003011A (ko) * | 2003-06-30 | 2005-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치 소자분리막 형성방법 |
| KR20050005964A (ko) * | 2003-07-08 | 2005-01-15 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자분리방법 |
-
2005
- 2005-12-28 KR KR1020050132509A patent/KR100756864B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003506A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 반도체 소자의 화학적 기계적 연마 방법 |
| JP2002246387A (ja) | 2001-02-19 | 2002-08-30 | Sharp Corp | 半導体装置の製造方法 |
| KR20030049584A (ko) * | 2001-12-15 | 2003-06-25 | 주식회사 하이닉스반도체 | 절연막 형성방법 |
| KR20050003011A (ko) * | 2003-06-30 | 2005-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치 소자분리막 형성방법 |
| KR20050005964A (ko) * | 2003-07-08 | 2005-01-15 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자분리방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070069893A (ko) | 2007-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6867141B2 (en) | Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma | |
| US6133144A (en) | Self aligned dual damascene process and structure with low parasitic capacitance | |
| US6503827B1 (en) | Method of reducing planarization defects | |
| US6908863B2 (en) | Sacrificial dielectric planarization layer | |
| US6645863B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JPH08148563A (ja) | 半導体装置の多層配線構造体の形成方法 | |
| JPH11204645A (ja) | 半導体素子の層間絶縁膜及びその製造方法 | |
| US6027994A (en) | Method to fabricate a dual metal-damascene structure in a substrate | |
| US6429119B1 (en) | Dual damascene process to reduce etch barrier thickness | |
| US9385086B2 (en) | Bi-layer hard mask for robust metallization profile | |
| US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
| JP2000332106A (ja) | 半導体装置およびその製造方法 | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| KR100756864B1 (ko) | 반도체 소자의 절연막 형성 방법 | |
| US7678661B2 (en) | Method of forming an insulating layer in a semiconductor device | |
| JPH1140669A (ja) | 多層配線構造とその製造方法 | |
| US7205209B2 (en) | Fabrication of stacked dielectric layer for suppressing electrostatic charge buildup | |
| TWI240360B (en) | Forming method of trench isolation region | |
| US20220270916A1 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| CN113270394B (zh) | 半导体器件的形成方法 | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| KR20060058583A (ko) | 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
| US20050186796A1 (en) | Method for gap filling between metal-metal lines | |
| KR19980040624A (ko) | 보이드 없는 층간 절연막 형성방법 | |
| KR100571404B1 (ko) | 반도체 소자의 금속 플러그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| LAPS | Lapse due to unpaid annual fee |