KR20000003506A - 반도체 소자의 화학적 기계적 연마 방법 - Google Patents

반도체 소자의 화학적 기계적 연마 방법 Download PDF

Info

Publication number
KR20000003506A
KR20000003506A KR1019980024748A KR19980024748A KR20000003506A KR 20000003506 A KR20000003506 A KR 20000003506A KR 1019980024748 A KR1019980024748 A KR 1019980024748A KR 19980024748 A KR19980024748 A KR 19980024748A KR 20000003506 A KR20000003506 A KR 20000003506A
Authority
KR
South Korea
Prior art keywords
polishing
oxide film
chemical mechanical
mechanical polishing
film
Prior art date
Application number
KR1019980024748A
Other languages
English (en)
Inventor
김재홍
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980024748A priority Critical patent/KR20000003506A/ko
Publication of KR20000003506A publication Critical patent/KR20000003506A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 HDP 산화막을 금속 패턴 단차에 대하여 120% 내지 150%정도로 과다하게 갭필링하고난 다음 바로 Ar 가스를 이용하여 20% 내지 50% 과다하게 증착된 것을 식각해 내면 100% 갭필링을 이루면서 피치가 작거나 패턴 밀도가 높은 곳에서는 국부적으로 평탄화가 이루어질 뿐만 아니라 큰 패턴 위에서의 단차의 넓이와 높이를 감소시켜 HDP 산화막만을 증착할 때처럼 연마 효율을 향상시킬 수 있다. 한편, 본 발명은 PE-SiH4산화막을 증착할 때처럼 연마불균일도 향상시킬 수 있어 후속 공정을 용이하게 하고 소자의 수율을 증진시킬 수 있다.

Description

반도체 소자의 화학적 기계적 연마 방법
본 발명은 반도체 소자의 평탄화 방법에 관한 것으로, 특히 평탄도 및 균일도를 향상 시킬 수 있는 화학적 기계적 연마 방법에 관한 것이다.
일반적으로, 반도체 소자 공정에서 소자가 다양해지고 고집적화 됨에 따라 다층 배선이 필수적으로 요구되어, 층간절연막을 배선 사이에 갭필링(gap-filling)시키는 문제와 함께 셀 지역과 주변회로 지역 간의 단차가 심해지는 문제가 발생된다. 이러한 구조적 문제점을 극복하고 포토리쏘그래피 후속 공정에서 디포커스를 감소시키기 위하여, HDP(high density plasma) 산화막을 증착하고 이를 화학적 기계적 연마하는 평탄화 공정을 수행하고 있다.
HDP 산화막을 충분한 두께로 증착하면 증착특성상 패턴 크기가 작거나 패턴 밀도가 높은 곳은 국부적으로 평탄화가 이루어진다. 한편, 큰 패턴에 기인된 단차는 PE(plasma enhanced)-SiH4산화막을 증착하여 제거한다. 즉, HDP산화막을 이용하여 100% 갭필링하고 연마희생막으로 PE-SiH4산화막 사용하여 연마 불균일도를 개선시키고 있다.
도 1a 및 도 1b를 참조하여 종래의 화학적 기계적 연마 방법을 설명하면 다음과 같다.
먼저, 도 1a도에 도시된 바와 같이, 단차와 단차비가 큰 금속 패턴(11)위에 갭필링 막으로 HDP 산화막(12)을 형성한 후 연마희생막(13)으로 PE-SiH4산화막을 증착한다. 도시된 바와 같이, HDP 산화막(12)을 100% 갭필링하면 증착 특성상 금속 패턴사이의 공간만 채워지면서 패턴의 크기에 따라 다시 각기 다른 단차를 형성하게 되는데, 그 위에 다시 연마희생막을 증착하면 패턴이 작고 밀도가 큰 지역에서는 막 차체의 층덮힘(stepcoverage)이 불량해져 틈새(seam)(14)를 생성하게 된다.
제 1b도는 도 1a에서 만든 소자를 화학적 기계적 연마법(연마 타겟선 A-A')으로 연마하였을 때 연마 대상막인 연마희생막(13)의 표면 형상을 나타낸 것으로, 연마 후에도 PE-SiH4산화막을 증착하면서 생긴 틈새가 연마 후에도 그대로 남아 있고, 패턴의 크기가 작고 밀도가 큰 지역에서 패턴의 단차가 완전히 제거됐음에도 불구하고 크고 넓은 패턴 위에는 아직도 잔여 단차가 남아 있게 되다(H는 연마 후에도 제거되지 않고 남아있는 잔여 단차).
따라서, PE-SiH4산화막을 연마희생막으로 사용할 경우, 평탄화 시켜야할 영역이 HDP 산화막만을 증착할 때 보다 상대적으로 많아 연마의 생산성이 저하될 뿐만 아니라, 막 자체의 층덮힘이 불량하여 피치(pitch)가 작은 곳에 증착되는 동안 틈새가 발생하고 연마 후에도 제거되지 않아 소자에 그대로 적용할 경우 후속 금속 배선에서 합선을 일으키거나 결함(defect) 공급원으로 작용하여 소자의 수율을 떨어뜨린다.
따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은 연마 효율을 높이고 그 평탄화 균일도를 증진시킬 수 있는 반도체 소자의 화학적 기계적 연마 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 단순화된 평탄화 공정을 시용하여 연마 효율을 높일 수 있는 반도체 소자의 화학적 기계적 연마 방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 종래의 화학적 기계적 연마 방법을 설명한 도면,
도 2a 내지 도 2f는 본 발명에 따른 화학적 기계적 연마 방법을 설명한 도면.
*도면의 주요 부분에 대한 부호의 설명
11, 21: 패턴 12,22: HDP 산화막
13, 23: 연마희생막
14: 틈새
상기 목적을 달성하기 위하여 본 발명은, 다수의 금속패턴이 형성된 반도체 기판의 표면을 평탄화 하는 방법에 있어서, HDP 산화막을 상기 금속 패턴 높이 보다 더 높게 과도 증착하는 단계; 상기 HDP 산화막을 아르곤(Ar) 스퍼터링하여 에치백하는 단계; 연마희생막을 도포하는 단계; 및 상기 연마희생막을 폴리싱하는 단계를 포함한다.
또한, 본 발명은 HDP 산화막을 금속 패턴 단차에 대하여 120% 내지 150%정도로 과다하게 갭필링하고난 다음 바로 Ar 가스를 이용하여 20% 내지 50% 과다하게 증착된 것을 식각해 내면 100% 갭필링을 이루면서 피치가 작거나 패턴 밀도가 높은 곳에서는 국부적으로 평탄화가 이루어질 뿐만 아니라 큰 패턴 위에서의 단차의 넓이와 높이를 감소시켜 HDP 산화막만을 증착할 때처럼 연마 효율을 향상시킬 수 있다.
한편, 본 발명은 PE-SiH4산화막을 증착할 때처럼 연마불균일도 향상시킬 수 있어 후속 공정을 용이하게 하고 소자의 수율을 증진시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 도 2a는 내지 도 2d는 본 발명에서 제시한 방법으로 연마 대상막의 연마 평탄도와 연마 부균일도를 개선하는 방법을 도시하고 있다.
먼저, 도 2a와 도 2c는 단차와 단차비가 큰 금속 패턴(11)위에 갭필링막으로 HDP 산화막(12)을 증착하는데, 금속 패턴 높이에 대하여 약 120% 내지 150%정도 더 과다하게 증착한 도면이다. HDP 산화막(12)은 층덮힘이 우수하여 모든 금속 패턴의 공간(space)을 완벽하게 갭필링할 수 있고 증착량이 두꺼우면 두꺼울수록 패턴이 작고 밀도가 큰 지역을 국부적으로 평탄 화시키면서 큰 패턴 위에서는 증착량(120% 또는 150%)만큼 그대로 올라간다.
도 2b와 도 2d는 상기 도 2a와 도 2c 각각에서 금속 패턴 단차에 대하여 120% 또는 150% 과다하게 증착한 소자에 아르곤(Ar) 가스로 HDP 산화막(12)을 다시 20% 또는 50% 스퍼터링하여 HDP 산화막(12)을 금속 패턴 높이만큼만 남긴 후, PE-SiH4산화막, PE-TEOS 산화막 또는 Si-rich 산화막과 같은 연마희생막(23)을 8,000∼12,000Å 도포한 상태를 나타낸다. 이때, 패턴이 작고 밀도가 큰 지역에서는 원래 100%만 갭필링한 경우보다 개선된 평탄도를 얻을 수 있고, 큰 패턴 위에서는 금속 패턴 높이에 120% 또는 150% 증착된 양을 100%로 낮출 수 있을 뿐만 아니라 HDP 산화막(12)이 증착되면서 생기는 경사면의 길이도 늘려주어 결국 원래의 금속 패턴 크기를 증착 과정동안 줄어들게 하여 연마 효율과 연마 불균일도를 향상시킬 수 있음을 보여주고 있다. 이때, 상기 Ar 스퍼터링이 수행되는 상기 HDP 산화막(12)의 균일도를 고려하여 12.56∼14.56MHz의 고주파 RF 전압이 웨이퍼 하부에 인가되고, 250∼400 KHz의 저주파 RF 전압이 반응실 상부에 인가된다.
한편, 상기 도 2a 내지 도 2d에서, K는 금속 패턴 단차에 대하여 HDP산화막을 120%정도 과도하게 증착할 경우 큰 금속 패턴 위에서 그 두께만큼 그대로 올라간 두께, L은 아르곤(Ar) 스퍼터링으로 약 20%만큼 식각하고난 후 두께, M은 금속 패턴 단차에 대하여 HDP 산화막을 150% 정도 과도하게 증착할 경우 큰 금속 패턴 위에서 그 두께만큼 그대로 올라간 두께, N은 아르곤(Ar) 스퍼터링으로 약 50%만큼 식각하고난 후 두께, W는 금속 패턴 단차에 대하여 120% HDP 산화막을 증착하였을 때 큰 패턴위에 나타난 경사면의 길이, X는 아르곤(Ar) 스퍼터링으로 약 20%만큼 식각하고난 후 경사면의 길이, Y는 금속 패턴 단차에 대하여 150% HDP 산화막을 증착하였을 때 큰 패턴위에 나타난 경사면의 길이, Z는 아르곤(Ar) 스퍼터링으로 약 50%만큼 식각하고난 후 경사면의 길이를 각각 나타낸다.
도 2e 및 도 2f는 도 2b 및 도 2d에 도시된 연마 타겟선 (B-B')까지 화학적기계적연마하여 얻어진 최종적인 소자의 표면을 나타내고 있다. 즉, PE-SiH4산화막(23)의 증착과정에서 틈새(seam)가 발생되는 것을 방지하면서 우수한 증착 균일도(uniformity)를 확보하여 연마 불균일도를 개선시키면서 연마 효율도 향상시킬 수 있다.
상기 화학적기계적연마에서, 연마 평탄도와 연마 불균일도를 고려하여 연마압력을 3∼9psi, 스핀들 속도를 20∼70rpm, 연마테이블 속도를 20∼100rpm으로하여 실시할수 있고, 상기 화학적기계적연마에서, 9∼11pH 및 100∼500ml의 슬러리를 사용할수 있고, 상기 화학적기계적연마시 사용되는 슬러리의 연마제는 연마 불균일도가 우수한 실리카(SiO2) 계열을 사용할수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아니다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은 금속 패턴이 작고 밀도가 높은 곳에서도 완전한 평탄화를 이룸으로써 패턴 사이에서 발생되는 틈새를 제거하고 연마효율을 향상 시켜 소자의 수율을 증대시킬 수 있는 효과가 있다.

Claims (9)

  1. 다수의 금속패턴이 형성된 반도체 기판의 표면을 평탄화 하는 방법에 있어서,
    HDP 산화막을 상기 금속 패턴 높이 보다 더 높게 과도 증착하는 단계;
    상기 고밀도플라즈마 산화막을 아르곤(Ar) 스퍼터링하여 에치백하는 단계;
    연마희생막을 도포하는 단계; 및
    상기 연마희생막을 화학적기계적연마하는 단계
    를 포함하여 이루어지는 방법.
  2. 제 1 항에 있어서,
    상기 고밀도플라즈마 산화막의 증착 높이는 상기 금속패턴 높이에 대하여 120∼150%인 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서,
    상기 고밀도플라즈마 산화막의 에치백은 과도 증착량만큼 진행되는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서,
    상기 12.56∼14.56MHz MHz의 고주파 RF 전압이 웨이퍼 하부에 인가되고, 250∼400 KHz의 저주파 RF 전압이 반응실 상부에 인가되는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서,
    상기 연마희생막은 PE-SiH4산화막, PE-TEOS 산화막 또는 Si-rich 산화막 중 어느 하나인 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서,
    상기 연마희생막의 두께는 8,000∼12,000Å인 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서,
    상기 화학적기계적연마에서, 연마 평탄도와 연마 불균일도를 고려하여 연마압력을 3∼9psi, 스핀들 속도를 20∼70rpm, 연마테이블 속도를 20∼100rpm으로하여 실시하는 것을 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서,
    상기 화학적기계적연마에서, 9∼11pH 및 100∼500ml의 슬러리를 사용하는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서,
    상기 화학적기계적연마시 사용되는 슬러리의 연마제는 연마 불균일도가 우수한 실리카(SiO2) 계열을 사용하는 것을 특징으로 하는 방법.
KR1019980024748A 1998-06-29 1998-06-29 반도체 소자의 화학적 기계적 연마 방법 KR20000003506A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024748A KR20000003506A (ko) 1998-06-29 1998-06-29 반도체 소자의 화학적 기계적 연마 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024748A KR20000003506A (ko) 1998-06-29 1998-06-29 반도체 소자의 화학적 기계적 연마 방법

Publications (1)

Publication Number Publication Date
KR20000003506A true KR20000003506A (ko) 2000-01-15

Family

ID=19541277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024748A KR20000003506A (ko) 1998-06-29 1998-06-29 반도체 소자의 화학적 기계적 연마 방법

Country Status (1)

Country Link
KR (1) KR20000003506A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756864B1 (ko) * 2005-12-28 2007-09-07 동부일렉트로닉스 주식회사 반도체 소자의 절연막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756864B1 (ko) * 2005-12-28 2007-09-07 동부일렉트로닉스 주식회사 반도체 소자의 절연막 형성 방법

Similar Documents

Publication Publication Date Title
US5494854A (en) Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5851899A (en) Gapfill and planarization process for shallow trench isolation
US5302233A (en) Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
JPH06310478A (ja) 表面平坦化法
JPH10135211A (ja) 半導体ウェハを平坦化する方法
CN105931982A (zh) 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构
CA2456225A1 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
JP4540847B2 (ja) 高密度プラズマシステムを用いた半導体デバイスの平坦化方法
US5575886A (en) Method for fabricating semiconductor device with chemical-mechanical polishing process for planarization of interlayer insulation films
KR20000003506A (ko) 반도체 소자의 화학적 기계적 연마 방법
US6214735B1 (en) Method for planarizing a semiconductor substrate
US5840623A (en) Efficient and economical method of planarization of multilevel metallization structures in integrated circuits using CMP
KR100618802B1 (ko) 세리아 슬러리를 사용하는 반도체 소자의 평탄화 방법
JPH1140669A (ja) 多層配線構造とその製造方法
KR100226728B1 (ko) 격리영역 형성방법
KR100444310B1 (ko) 반도체소자의소자분리막제조방법
KR20080042274A (ko) 반도체 소자의 소자 분리막 제조 방법
US7482278B1 (en) Key-hole free process for high aspect ratio gap filling with reentrant spacer
KR19990057862A (ko) 반도체 소자의 평탄화 개선 방법
KR20040001922A (ko) 반도체소자의 평탄화방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR100312647B1 (ko) 반도체 소자의 평탄화방법
KR20010095310A (ko) 고밀도 플라즈마-플루오르화 실리콘 글라스 처리 스택 및그 제조 방법
KR20040059928A (ko) 반도체소자 제조시의 갭 매립방법
KR20030049584A (ko) 절연막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination