JP2002246387A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002246387A
JP2002246387A JP2001042037A JP2001042037A JP2002246387A JP 2002246387 A JP2002246387 A JP 2002246387A JP 2001042037 A JP2001042037 A JP 2001042037A JP 2001042037 A JP2001042037 A JP 2001042037A JP 2002246387 A JP2002246387 A JP 2002246387A
Authority
JP
Japan
Prior art keywords
insulating film
gas
interlayer insulating
semiconductor device
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001042037A
Other languages
English (en)
Inventor
Shunji Abe
俊二 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001042037A priority Critical patent/JP2002246387A/ja
Publication of JP2002246387A publication Critical patent/JP2002246387A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 ボイドを発生させることなく、均一な層間絶
縁膜が得られる半導体装置の製造方法を提供することを
課題とする。 【解決手段】 基板、絶縁膜、メタル配線及び層間絶縁
膜をこの順で構成してなる半導体装置を製造するにあた
り、高密度プラズマCVD法により、あらかじめ絶縁膜
及びメタル配線が所望のパターンに形成された基板上
に、ケイ素を有するガスと、酸素原子を有するガスと、
不活性ガスとを用いてバイアスエッチを行いながら層間
絶縁膜を形成し、不活性ガスを用いて層間絶縁膜をスパ
ッタエッチングし、層間絶縁膜上に、ケイ素を有するガ
スと、酸素原子を有するガスと、不活性ガスとを用いて
さらにバイアスエッチを行いながら層間絶縁膜を形成す
る工程と、化学機械研磨により層間絶縁膜を平坦化する
工程とを含むことを特徴とする半導体装置の製造方法に
より、上記の課題を解決する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に多層配線を有する層間絶縁膜の形成方
法に特徴を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】従来より、層間絶縁膜上にメタル配線を
形成する場合にメタル配線の断線を防止するためや、層
間絶縁膜に接続孔を形成してメタル配線を形成する場合
に、フォトリソ工程において塗布するフォトレジストの
膜厚を均一にして、露光、現像後のレジストパターンの
精度を向上させるために、層間絶縁膜の平坦化が必要で
ある。
【0003】
【発明が解決しようとする課題】層間絶縁膜を平坦化す
る方法としては、例えば、特開平5−226327号公
報では、ECRプラズマCVD装置を用いて、メタル配
線上に平坦化された層間絶縁膜を形成する方法が記載さ
れている。具体的には、図2(a)に示すように、予め
素子が形成されたシリコン基板(図示せず)上に絶縁膜
10が形成され、この絶縁膜10上に様々な幅を有する
複数のメタル配線11を様々な間隔に形成する。次に、
メタル配線11上及び絶縁膜10上に、ECRプラズマ
CVD装置により、原料ガスとしてSiH4ガス及びO2
ガスを用いて層間絶縁膜12を形成する。次に、図2
(b)に示すように、層間絶縁膜12をスパッタエッチ
ングする。次に、図2(c)に示すように、基板全面に
原料ガスとしてSiH4ガス及びO2ガスを用いて、さら
に層間絶縁膜12を積層した後、層間絶縁膜12を化学
機械研磨(CMP)で平坦化するという方法である。
【0004】この方法によれば、原料ガスとしてSiH
4ガス及びO2ガスを用いて層間絶縁膜12を形成するた
め、配線間隔の狭いところに空間(ボイド)13が形成
されてしまう。そのため、CMPで平坦化した後、空間
(ボイド)13の位置に相当する部分の層間絶縁膜に凹
部14が形成されるため、その上に配線を形成すると、
配線が断線してしまうという不具合が生じる。
【0005】また、層間絶縁膜を平坦化する他の方法と
して、図3(a)に示すように、絶縁間10上に、様々
な幅を有する複数のメタル配線11を様々な間隔に形成
し、メタル配線11上及び絶縁間10上に、ECRプラ
ズマCVD装置により、原料ガスとしてSiH4ガス、
2ガス及びArガスを用いて層間絶縁膜12を形成
し、Arガスにより層間絶縁膜12全面をスパッタエッ
チングし、次に、図3(b)に示すように、ECRプラ
ズマCVD装置により、原料ガスとしてSiH4ガス及
びO2ガスを用いて、さらに層間絶縁膜12を積層した
後、層間絶縁膜12をCMPで平坦化する方法がある。
【0006】この方法によれば、スパッタエッチングの
後、原料ガスとしてSiH4ガス及びO2ガスを用いて層
間絶縁膜を形成するために、線幅の広いメタル配線上で
は、図3(b)のpとして示されるように、層間絶縁膜
12の横方向への幅が増大する。このため、後工程のC
MPにおいて、層間絶縁膜12の研磨量を制御する時間
にバラツキが生じてしまい、層間絶縁膜12の膜厚が不
均一になるという不具合を生じる。
【0007】
【課題を解決するための手段】本発明者は、高密度プラ
ズマCVD法により、原料ガスとしてケイ素を有するガ
ス、酸素原子を有するガス及び不活性ガスを用いてバイ
アスエッチを行いながら層間絶縁膜を成膜すること、層
間絶縁膜を不活性ガスを用いてスパッタエッチングする
こと、原料ガスとしてケイ素を有するガス、酸素原子を
有するガス及び不活性ガスを用いてバイアスエッチを行
いながら層間絶縁膜を成膜することで、上記のような問
題を解決することを見出し、本発明を完成するに至っ
た。
【0008】かくして発明によれば、基板、絶縁膜、メ
タル配線及び層間絶縁膜をこの順で構成してなる半導体
装置を製造するにあたり、高密度プラズマCVD法によ
り、あらかじめ絶縁膜及びメタル配線が所望のパターン
に形成された基板上に、ケイ素を有するガスと、酸素原
子を有するガスと、不活性ガスとを用いてバイアスエッ
チを行いながら層間絶縁膜を形成し、不活性ガスを用い
て層間絶縁膜をスパッタエッチングし、層間絶縁膜上
に、ケイ素を有するガスと、酸素原子を有するガスと、
不活性ガスとを用いてさらにバイアスエッチを行いなが
ら層間絶縁膜を形成する工程と、化学機械研磨により層
間絶縁膜を平坦化する工程とを含むことを特徴とする半
導体装置の製造方法が提供される。
【0009】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法を、実施の態様を挙げてさらに詳しく説明するが、
本発明はこの実施の態様により限定されるものではな
い。図1に本発明の半導体装置の製造方法の一実施態様
を示す。
【0010】図1(a)に示すように、予め素子及び絶
縁膜100が形成されたシリコン基板(図示せず)の絶
縁膜100上に、フォト工程・エッチング工程により、
膜厚750nm程度、幅0.25〜100μm程度、配
線間隔(スペース幅)0.25μm以上の複数のメタル
配線101を所望のパターンに形成する。本発明の方法
で用いられる基板としては、シリコン基板に限定され
ず、例えばGe、Sn、Se等の元素半導体や、GaA
s、GaP、AlGaAs等の化合物半導体、Sn
2、ZnO等の酸化物半導体等が挙げられる。中でも
シリコン基板が好ましい。
【0011】また、絶縁膜としては、酸化膜や窒化膜、
及び酸化窒化膜が挙げられる。また、メタル配線を構成
する材料としては、アルミニウム、チタン又はそれらの
合金等が挙げられる。合金の具体例としては、AlC
u、AlSi、AlSiCu、TiN、TiW等が挙げ
られる。次に、図1(b)に示すように、高密度プラズ
マCVD法により、ケイ素を有するガスとしてSiH4
ガスを、酸素原子を含むガスとしてO2ガス(酸素ガ
ス)を、及び不活性ガスとしてArガスを用いて基板全
面に第1の層間絶縁膜102を膜厚950nm程度に形
成する。これにより、メタル配線101は第1の層間絶
縁膜102で覆われる。
【0012】高密度プラズマCVD法に用いられる装置
としては、例えば、ECRまたはICP(誘導結合型)
等が挙げられる。中でも本発明の効果が顕著であるとい
う点でICPプラズマCVD装置が好ましい。第1の層
間絶縁膜102の形成条件としては、例えば、RFパワ
ーを1000〜1200W程度、バイアス電位を通常1
000V、SiH4ガスの流量を20cc/分程度、O2
ガスの流量を50cc/分程度、Arガスの流量を20
cc/分程度、雰囲気圧力を30mTorr程度に設定
することができる。
【0013】本発明の方法に用いられるケイ素を有する
ガスとしては、SiH4ガス以外にも、例えば、Si2
6ガスや、テトラエトキシシランガス、テトラメトキシ
シランガス、シロキサン等の有機シランガスが挙げられ
る。また、酸素原子を有するガスとしては、酸素ガス以
外に、亜酸化窒素(N2O)ガスが挙げられる。なお、
酸素原子を有するガスは、成膜工程及びエッチング工程
においてプラズマを発生しやすくするため、並びに成膜
される層間絶縁膜の膜厚の均一性を向上させるので好ま
しい。
【0014】また、不活性ガスとしては、Arガス以外
に、Xeガス、Heガス等が挙げられる。本発明の方法
により成膜される層間絶縁膜としては、例えばシリコン
酸化膜、シリコン窒化膜、シリコン酸化窒化膜等が挙げ
られる。なお、層間絶縁膜として、フッ素を含むSiO
F膜を形成する場合は、前記の第1の層間絶縁膜102
を形成する同様の条件下で、原料ガス中にドーピングガ
スとしてフッ素生成用のSiF4ガスを流量10〜20
cc/分程度に添加してもよい。
【0015】本発明の方法による層間絶縁膜の成膜にお
いては、原料ガスにエッチング要素のある不活性ガス
(例えばArガス)が含まれるので、層間絶縁膜が成膜
されるとともに、Arガス及びO2ガスによるバイアス
スパッタエッチングが行われる。成膜と、バイアススパ
ッタエッチングとの比率は、成膜を1とすればバイアス
スパッタエッチングは通常3〜3.5程度に調整され
る。これにより、メタル配線間のスペース幅が0.25
μm程度の狭いところにおいても、空間(ボイド)を形
成することなく層間絶縁膜を埋め込むことができる。
【0016】成膜される第1の層間絶縁膜102は、メ
タル配線101上において、メタル配線幅やメタル配線
間のスペース幅に依存して断面が略三角形状又は台形状
に堆積される。具体的には、図1(b)に示すように、
配線幅の広い(例えば1500nm以上)メタル配線1
01上には、第1の層間絶縁膜102の堆積膜厚(95
0nm程度)とほぼ同じ厚さの層間絶縁膜が台形状に堆
積される。この層間絶縁膜の上部は平坦に形成される。
【0017】また、メタル配線幅が1500nmより小
さい場合、メタル配線101のパターンの疎密にかかわ
らず、メタル配線101上には、厚さ10〜500nm
程度の層間絶縁膜が略三角形状に堆積される。
【0018】次に、図1(c)に示すように、SiH4
ガスあるいはSiH4ガス及びドーピングガスの供給を
停止し、不活性ガスとしてのArガスにより、メタル配
線101の肩部が露出しない程度(10〜100nm程
度)、具体的には50nm程度に第1の層間絶縁膜10
2をスパッタエッチングする。
【0019】このエッチングにより、メタル配線101
上に堆積された厚さ40nmより薄い略三角形状の層間
絶縁膜は消滅し、厚さ40nm以上の略三角形状の層間
絶縁膜は、厚さが減少して三角形の辺が裾を引いたよう
な穏やかな曲線を帯びた形状になる。また、配線幅15
00nm以上のメタル配線上に堆積した台形状の層間絶
縁膜については、図1(c)に示すように、両方の角部
が曲線になるため、その後さらに層間絶縁膜を積層して
も、当該部分において層間絶縁膜は曲線になり、配線の
断線を防止することができる。
【0020】次に、図1(d)に示すように、ケイ素を
有するガスとしてSiH4ガスを、酸素を有するガスと
してO2ガスを、及び不活性ガスとしてArガスを用い
て、上記と同様の方法で、成膜と、バイアススパッタエ
ッチングとを同時に行いながら、第2の層間絶縁膜10
3を、第1の層間絶縁膜とのトータル膜厚が2000n
m程度になるように形成する。
【0021】図1(d)のqとして示されるように、配
線幅1500nm以上のメタル配線101上に堆積する
層間絶縁膜は、横方向への幅が狭くなっている。以上の
第1の層間絶縁膜を形成する工程と、層間絶縁膜をスパ
ッタエッチする工程と、第2の層間絶縁膜を形成する工
程は、高密度プラズマCVD装置の同一チャンバー内で
行うことができる。これらの工程は、複数回繰り返し行
われてもよい。次に、図1(e)に示すように、試料全
面を化学機械研磨(CMP)で処理し、層間絶縁膜を平
坦化する。
【0022】以上のような方法によれば、幅の細いメタ
ル配線上に形成された略三角形状の層間絶縁膜は無くな
るか、厚さが減少し、幅の広いメタル配線上に形成され
た台形状の層間絶縁膜は横方向への幅が狭く形成され
る。その結果、CMP時の研磨レートのバラツキが減少
するため、CMPを行うことにより層間絶縁膜の膜厚を
より均一にすることが可能となる。これにより、後述す
るメタル配線を接続するスルーホールの形成が容易にな
り、層間絶縁膜の上下に形成されるメタル配線の電気的
な接続抵抗のバラツキを減少できる。
【0023】また、本発明の方法においては、プラズマ
CVD法により第1の層間絶縁膜102を堆積した後、
配線幅1500nm以上のメタル配線101上に堆積し
た台形状の層間絶縁膜を、選択的にフォト、エッチする
ことや、基板全面をフッ酸などでのウエットエッチ処理
を行うことにより、層間絶縁膜の膜厚をさらに均一にす
ることができる。
【0024】以上の方法で層間絶縁膜を形成した後、フ
ォトリソグラフィー工程等の公知の方法により層間絶縁
膜にスルーホールが形成され、次いで、層間絶縁膜上
に、スパッタ法や蒸着法などの公知の方法により別のメ
タル配線が形成されること等によりLSI等の多層配線
を有する半導体装置が製造される。
【0025】
【発明の効果】本発明の方法によれば、多層配線を有す
る半導体装置において、原料ガスにケイ素を有するガス
と、酸素原子を有するガスと、不活性ガスとを用いバイ
アスエッチを行いながら成膜するので、空間(ボイド)
を発生させることなく層間絶縁膜を形成することができ
る。また、層間絶縁膜を高密度プラズマCVD法で堆積
する際に生じるメタル配線上の三角形状及び台形状の層
間絶縁膜を、スパッタエッチングすることにより、消滅
させ、あるいは厚さを減少させ、あるいは横方向の幅を
狭め、さらにバイアスエッチを行いながら成膜すること
により、後の工程の化学的機械研磨の制御性を向上させ
る。その結果、平坦かつ膜厚の均一な層間絶縁膜を得る
ことができる。
【図面の簡単な説明】
【図1】本発明の実施例を説明するための半導体装置の
工程断面図である。
【図2】従来例を説明するための半導体装置の工程断面
図である。
【図3】従来例を説明するための半導体装置の工程断面
図である。
【符号の説明】
10、100 絶縁膜 11、101 メタル配線 12 層間絶縁膜 13 空間(ボイド) 14 凹部 102 第1層間絶縁膜 103 第2層間絶縁膜 p 層間絶縁膜の横方向の幅 q 層間絶縁膜の横方向の幅
フロントページの続き Fターム(参考) 4K030 AA06 AA09 AA14 AA16 AA24 BA44 HA01 LA02 LA15 5F004 AA11 CA02 CA03 DA00 DA22 DA23 EB03 5F033 GG02 HH08 HH09 HH18 HH23 HH33 KK08 KK09 KK18 KK23 KK33 PP15 QQ09 QQ11 QQ14 QQ15 QQ19 QQ48 RR02 RR04 RR05 RR06 RR07 RR08 RR11 SS01 SS02 SS03 SS15 XX01 5F058 BA09 BC02 BE04 BF07 BF23 BF25 BF29 BH12 BJ02

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板、絶縁膜、メタル配線及び層間絶縁
    膜をこの順で構成してなる半導体装置を製造するにあた
    り、 高密度プラズマCVD法により、あらかじめ絶縁膜及び
    メタル配線が所望のパターンに形成された基板上に、ケ
    イ素を有するガスと、酸素原子を有するガスと、不活性
    ガスとを用いてバイアスエッチを行いながら層間絶縁膜
    を形成し、 不活性ガスを用いて層間絶縁膜をスパッタエッチング
    し、 層間絶縁膜上に、ケイ素を有するガスと、酸素原子を有
    するガスと、不活性ガスとを用いてさらにバイアスエッ
    チを行いながら層間絶縁膜を形成する工程と、 化学機械研磨により層間絶縁膜を平坦化する工程とを含
    むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 ケイ素を有するガスが、SiH4ガス、
    Si26ガス、有機シランガスのいずれかである請求項
    1に記載の半導体装置の製造方法。
  3. 【請求項3】 有機シランガスが、テトラエトキシシラ
    ンガス、テトラメトキシシランガス、シロキサンのいず
    れかである請求項2に記載の半導体装置の製造方法。
  4. 【請求項4】 酸素原子を有するガスが、酸素ガス又は
    亜酸化窒素である請求項1〜3のいずれかに記載の半導
    体装置の製造方法。
  5. 【請求項5】 不活性ガスが、Arガス、Xeガス、H
    eガスのいずれかである請求項1〜4のいずれかに記載
    の半導体装置の製造方法。
JP2001042037A 2001-02-19 2001-02-19 半導体装置の製造方法 Pending JP2002246387A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001042037A JP2002246387A (ja) 2001-02-19 2001-02-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001042037A JP2002246387A (ja) 2001-02-19 2001-02-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002246387A true JP2002246387A (ja) 2002-08-30

Family

ID=18904392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001042037A Pending JP2002246387A (ja) 2001-02-19 2001-02-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002246387A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328764C (zh) * 2003-06-27 2007-07-25 旺宏电子股份有限公司 使半导体沉积层平整的方法
KR100756864B1 (ko) 2005-12-28 2007-09-07 동부일렉트로닉스 주식회사 반도체 소자의 절연막 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328764C (zh) * 2003-06-27 2007-07-25 旺宏电子股份有限公司 使半导体沉积层平整的方法
KR100756864B1 (ko) 2005-12-28 2007-09-07 동부일렉트로닉스 주식회사 반도체 소자의 절연막 형성 방법

Similar Documents

Publication Publication Date Title
US7691739B2 (en) Via electromigration improvement by changing the via bottom geometric profile
US6342448B1 (en) Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process
US6642141B2 (en) In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application
JP2973905B2 (ja) 半導体装置の製造方法
JP2809196B2 (ja) 半導体装置の製造方法
JP2005322882A (ja) 低温バリア金属層を用いた半導体素子の金属配線製造方法
JP2000049162A (ja) 半導体装置の製造方法
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
JP2573621B2 (ja) 電気的相互接続部の製造方法
JPH07263589A (ja) 多層配線構造およびその製造方法
JP2002246387A (ja) 半導体装置の製造方法
JPH1140669A (ja) 多層配線構造とその製造方法
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
JPH0969495A (ja) 半導体装置の製造方法
JP3650035B2 (ja) 半導体装置の製造方法
JPH08139190A (ja) 半導体装置の製造方法
JP3082683B2 (ja) タングステンcvd成膜方法
JP2004513508A (ja) 半導体基板においてアルミニウム充填バイア上にアルミニウムラインを形成する方法
KR100713896B1 (ko) 절연막 형성방법
JPH07176612A (ja) 半導体装置の多層配線構造及び半導体装置の製造方法
JP3421861B2 (ja) 半導体装置の製造方法
JPH08130248A (ja) 膜の形成方法及び半導体装置の製造方法
TW389984B (en) Inter-metal dielectric process made by O3-TEOS
JP2001085517A (ja) 半導体装置およびその製造方法
JPH07122634A (ja) 半導体装置