JPH07122634A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07122634A JPH07122634A JP26271593A JP26271593A JPH07122634A JP H07122634 A JPH07122634 A JP H07122634A JP 26271593 A JP26271593 A JP 26271593A JP 26271593 A JP26271593 A JP 26271593A JP H07122634 A JPH07122634 A JP H07122634A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- contact hole
- etching
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】段差被覆性および平坦性に優れ、コンタクト抵
抗の小さなコンタクトホールを形成することが可能な層
間絶縁膜を備えた半導体装置を提供する。 【構成】各層間絶縁膜１５〜１６から成る３層構造の層
間絶縁膜により、フィールド酸化膜１２によって生じる
各メタル配線層１４ａ，１４ｂ間の段差が解消される。
均一な膜厚の各層間絶縁膜１５，１７はＴＥＯＳを用い
るプラズマＣＶＤ法で形成される。層間絶縁膜１６はト
リフルオロメチルエトキシシランを用いるプラズマＣＶ
Ｄ法によって形成され段差被覆性および平坦性に優れ
る。層間絶縁膜１６のエッチング速度は各層間絶縁膜１
５，１７のそれよりも速いため、深さに関係なく各コン
タクトホール１８ａ，１８ｂのエッチング時間はほぼ同
じになる。従って、ホール１８ａの底部の配線層１４ａ
がエッチングガスのプラズマ中に晒される時間が短くな
って反応生成物の発生量が低減され、コンタクト抵抗が
小さくなる。
抗の小さなコンタクトホールを形成することが可能な層
間絶縁膜を備えた半導体装置を提供する。 【構成】各層間絶縁膜１５〜１６から成る３層構造の層
間絶縁膜により、フィールド酸化膜１２によって生じる
各メタル配線層１４ａ，１４ｂ間の段差が解消される。
均一な膜厚の各層間絶縁膜１５，１７はＴＥＯＳを用い
るプラズマＣＶＤ法で形成される。層間絶縁膜１６はト
リフルオロメチルエトキシシランを用いるプラズマＣＶ
Ｄ法によって形成され段差被覆性および平坦性に優れ
る。層間絶縁膜１６のエッチング速度は各層間絶縁膜１
５，１７のそれよりも速いため、深さに関係なく各コン
タクトホール１８ａ，１８ｂのエッチング時間はほぼ同
じになる。従って、ホール１８ａの底部の配線層１４ａ
がエッチングガスのプラズマ中に晒される時間が短くな
って反応生成物の発生量が低減され、コンタクト抵抗が
小さくなる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、詳し
くは、段差被覆性および平坦性に優れ、コンタクト抵抗
の小さなコンタクトホールを形成することが可能な層間
絶縁膜に関するものである。
くは、段差被覆性および平坦性に優れ、コンタクト抵抗
の小さなコンタクトホールを形成することが可能な層間
絶縁膜に関するものである。
【０００２】
【従来の技術】近年、半導体装置における集積度の向上
は目覚ましく、デバイスの高密度化が進んでいる。それ
に伴い、微細加工技術および多層配線技術は、その重要
性をさらに増している。
は目覚ましく、デバイスの高密度化が進んでいる。それ
に伴い、微細加工技術および多層配線技術は、その重要
性をさらに増している。
【０００３】デバイスを高密度化するには、平面的な最
小加工寸法を小さくしてチップ面積を縮小するだけでな
く、３次元的な構造にする必要がある。しかしながら、
チップ面積が大幅に縮小されているのに比べ、デバイス
を構成する膜の厚みはそれほど縮小されていない。従っ
て、チップ面積の縮小化に伴い、デバイス内やデバイス
間には高段差が生じるようになる。
小加工寸法を小さくしてチップ面積を縮小するだけでな
く、３次元的な構造にする必要がある。しかしながら、
チップ面積が大幅に縮小されているのに比べ、デバイス
を構成する膜の厚みはそれほど縮小されていない。従っ
て、チップ面積の縮小化に伴い、デバイス内やデバイス
間には高段差が生じるようになる。
【０００４】このような高段差は、その上部に形成され
たメタル配線層の細りを引き起こさせ、配線不良の原因
となる。つまり、メタル配線層をパターニングするため
のリソグラフィ工程において、レジストの線幅が段差底
部で所望の値になるように露光条件を定めると、段差上
部では、メタル配線層からの反射による過剰な露光が起
こってレジストの線幅が細ってしまう。また、段差端部
では、メタル配線層からの反射により、レジストの断面
形状が矩形ではなくなってしまう。そのような不具合が
生じたレジストパターンをマスクとしてメタル配線層を
エッチングすると、特に、配線材料として反射率の高い
アルミ系の合金を用いた場合、メタル配線層の細りはよ
り顕著になる。
たメタル配線層の細りを引き起こさせ、配線不良の原因
となる。つまり、メタル配線層をパターニングするため
のリソグラフィ工程において、レジストの線幅が段差底
部で所望の値になるように露光条件を定めると、段差上
部では、メタル配線層からの反射による過剰な露光が起
こってレジストの線幅が細ってしまう。また、段差端部
では、メタル配線層からの反射により、レジストの断面
形状が矩形ではなくなってしまう。そのような不具合が
生じたレジストパターンをマスクとしてメタル配線層を
エッチングすると、特に、配線材料として反射率の高い
アルミ系の合金を用いた場合、メタル配線層の細りはよ
り顕著になる。
【０００５】また、高段差が生じると、段差端部におけ
るメタル配線層の実行膜厚が厚くなる。そのため、メタ
ル配線層のエッチング工程において、段差端部が完全に
エッチングされると、段差端部以外の部分については過
剰なエッチング（オーバーエッチング）が施されること
になる。一般に、レジストとメタル配線層のエッチング
レート比（選択比）は３程度であることから、オーバー
エッチングが施されるとメタル配線層の細りは甚だしく
なる。
るメタル配線層の実行膜厚が厚くなる。そのため、メタ
ル配線層のエッチング工程において、段差端部が完全に
エッチングされると、段差端部以外の部分については過
剰なエッチング（オーバーエッチング）が施されること
になる。一般に、レジストとメタル配線層のエッチング
レート比（選択比）は３程度であることから、オーバー
エッチングが施されるとメタル配線層の細りは甚だしく
なる。
【０００６】このような高段差によるメタル配線層の細
りの問題を解決するためには、段差を解消してレジスト
の膜厚を均一にすればよい。そこで、ＳＯＧ（Spin On
Glass ）や常圧オゾンＴＥＯＳ（Tetraethyloxysilane
またはTetraethylorthosilicate ；Ｓｉ（ＯＣ2 Ｈ 5）
4 ）などの段差被覆性および平坦性に優れた層間絶縁膜
を用いた平坦化方法が種々提案されている。層間絶縁膜
を用いた平坦化を行うと、その上部に形成されたメタル
配線層も平坦化されて細りは生じなくなり、配線の信頼
性は飛躍的に向上する。
りの問題を解決するためには、段差を解消してレジスト
の膜厚を均一にすればよい。そこで、ＳＯＧ（Spin On
Glass ）や常圧オゾンＴＥＯＳ（Tetraethyloxysilane
またはTetraethylorthosilicate ；Ｓｉ（ＯＣ2 Ｈ 5）
4 ）などの段差被覆性および平坦性に優れた層間絶縁膜
を用いた平坦化方法が種々提案されている。層間絶縁膜
を用いた平坦化を行うと、その上部に形成されたメタル
配線層も平坦化されて細りは生じなくなり、配線の信頼
性は飛躍的に向上する。
【０００７】
【発明が解決しようとする課題】ところで、層間絶縁膜
を用いた平坦化を行うと、配線間コンタクトの深さが異
なったものになる。
を用いた平坦化を行うと、配線間コンタクトの深さが異
なったものになる。
【０００８】例えば、図８に示すように、単結晶シリコ
ン基板５１上にフィールド酸化膜５２を介してシリコン
酸化膜５３が形成され、そのシリコン酸化膜５３上にメ
タル配線層５４ａ，５４ｂが形成されている場合につい
て考えてみる。シリコン酸化膜５３およびメタル配線層
５４ａ，５４ｂの上には、フィールド酸化膜５２によっ
て生じる各メタル配線層５４ａ，５４ｂ間の段差を解消
するため、段差被覆性および平坦性に優れた層間絶縁膜
５５が形成されている。
ン基板５１上にフィールド酸化膜５２を介してシリコン
酸化膜５３が形成され、そのシリコン酸化膜５３上にメ
タル配線層５４ａ，５４ｂが形成されている場合につい
て考えてみる。シリコン酸化膜５３およびメタル配線層
５４ａ，５４ｂの上には、フィールド酸化膜５２によっ
て生じる各メタル配線層５４ａ，５４ｂ間の段差を解消
するため、段差被覆性および平坦性に優れた層間絶縁膜
５５が形成されている。
【０００９】この場合、フィールド酸化膜５２上に位置
するメタル配線層５４ａに対応するコンタクトホール５
６ａの深さは、メタル配線層５４ｂに対応するコンタク
トホール５６ｂよりも浅くなる。そのため、層間絶縁膜
５５をドライエッチングして各コンタクトホール５６
ａ，５６ｂを形成する際には、コンタクトホール５６ａ
の方がコンタクトホール５６ｂよりも速く完成される。
するメタル配線層５４ａに対応するコンタクトホール５
６ａの深さは、メタル配線層５４ｂに対応するコンタク
トホール５６ｂよりも浅くなる。そのため、層間絶縁膜
５５をドライエッチングして各コンタクトホール５６
ａ，５６ｂを形成する際には、コンタクトホール５６ａ
の方がコンタクトホール５６ｂよりも速く完成される。
【００１０】つまり、コンタクトホール５６ａが完成す
るとメタル配線層５４ａは露出されるが、その時点にお
いて、コンタクトホール５６ｂはまだ完成されていな
い。従って、コンタクトホール５６ａが完成してからコ
ンタクトホール５６ｂが完成するまでの間、メタル配線
層５４ａはエッチングガスのプラズマ中に晒されてオー
バーエッチングが施される。
るとメタル配線層５４ａは露出されるが、その時点にお
いて、コンタクトホール５６ｂはまだ完成されていな
い。従って、コンタクトホール５６ａが完成してからコ
ンタクトホール５６ｂが完成するまでの間、メタル配線
層５４ａはエッチングガスのプラズマ中に晒されてオー
バーエッチングが施される。
【００１１】すると、メタル配線層５４ａとエッチング
ガスとが反応して反応生成物が生じ、その反応生成物は
コンタクトホール５６ａの側壁に付着する。そのため、
当該反応生成物を除去する工程を設けなければならず、
工程が複雑化する上にスループットが低下することにな
る。また、当該反応生成物が完全に除去されずに残留し
ていると、コンタクトホール５６ａにおけるコンタクト
抵抗が大きくなり、コンタクトホール５６ａの信頼性は
低下してしまう。
ガスとが反応して反応生成物が生じ、その反応生成物は
コンタクトホール５６ａの側壁に付着する。そのため、
当該反応生成物を除去する工程を設けなければならず、
工程が複雑化する上にスループットが低下することにな
る。また、当該反応生成物が完全に除去されずに残留し
ていると、コンタクトホール５６ａにおけるコンタクト
抵抗が大きくなり、コンタクトホール５６ａの信頼性は
低下してしまう。
【００１２】例えば、配線材料としてアルミ系の合金を
用い、炭素およびフッ素を含むエッチングガス（Ｆ−Ｈ
系〔ＣＨＦ3 、ＣＦ4 ＋Ｈ2 など〕、Ｆ／Ｃ＜４〔Ｃ2
Ｆ6、Ｃ3 Ｆ8 、Ｃ4 Ｆ8 など〕）を使用した場合に
は、ＡｌＦ系の反応生成物が生じる。ＡｌＦ系の反応生
成物の除去は非常に困難であるため、コンタクトホール
５６ａの側壁にはどうしても当該反応生成物が残留する
ことになり、コンタクト抵抗の増大は避けられない。
用い、炭素およびフッ素を含むエッチングガス（Ｆ−Ｈ
系〔ＣＨＦ3 、ＣＦ4 ＋Ｈ2 など〕、Ｆ／Ｃ＜４〔Ｃ2
Ｆ6、Ｃ3 Ｆ8 、Ｃ4 Ｆ8 など〕）を使用した場合に
は、ＡｌＦ系の反応生成物が生じる。ＡｌＦ系の反応生
成物の除去は非常に困難であるため、コンタクトホール
５６ａの側壁にはどうしても当該反応生成物が残留する
ことになり、コンタクト抵抗の増大は避けられない。
【００１３】本発明は上記問題点を解決するためになさ
れたものであって、請求項１に記載の発明の目的は、エ
ッチング速度が速く段差被覆性および平坦性に優れた層
間絶縁膜を備えた半導体装置を提供することにある。ま
た、請求項２に記載の発明の目的は、コンタクト抵抗の
小さなコンタクトホールを形成することが可能な層間絶
縁膜を備えた半導体装置を提供することにある。
れたものであって、請求項１に記載の発明の目的は、エ
ッチング速度が速く段差被覆性および平坦性に優れた層
間絶縁膜を備えた半導体装置を提供することにある。ま
た、請求項２に記載の発明の目的は、コンタクト抵抗の
小さなコンタクトホールを形成することが可能な層間絶
縁膜を備えた半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】請求項１に記載の発明
は、ＣＦ基を含有する有機シリコン化合物から生成され
る層間絶縁膜を備えたことをその要旨とする。
は、ＣＦ基を含有する有機シリコン化合物から生成され
る層間絶縁膜を備えたことをその要旨とする。
【００１５】請求項２に記載の発明は、請求項１に記載
の層間絶縁膜の基板側に、その層間絶縁膜よりエッチン
グ速度が遅い均一な膜厚の第２の層間絶縁膜を設けたこ
とをその要旨とする。
の層間絶縁膜の基板側に、その層間絶縁膜よりエッチン
グ速度が遅い均一な膜厚の第２の層間絶縁膜を設けたこ
とをその要旨とする。
【００１６】
【作用】ＣＦ基を含有する有機シリコン化合物から生成
される層間絶縁膜は段差被覆性および平坦性に優れてい
る。また、その層間絶縁膜のドライエッチング時には、
層間絶縁膜中のＣＦ基がプラズマ中に放出されて解離
し、ＣＦX イオンまたはＦイオンが生成される。そのＣ
ＦX イオンまたはＦイオンはＳｉＯ2 のエッチング種と
して働き、その層間絶縁膜自身のエッチングを促進させ
るため、エッチング速度が速くなる。
される層間絶縁膜は段差被覆性および平坦性に優れてい
る。また、その層間絶縁膜のドライエッチング時には、
層間絶縁膜中のＣＦ基がプラズマ中に放出されて解離
し、ＣＦX イオンまたはＦイオンが生成される。そのＣ
ＦX イオンまたはＦイオンはＳｉＯ2 のエッチング種と
して働き、その層間絶縁膜自身のエッチングを促進させ
るため、エッチング速度が速くなる。
【００１７】請求項２に記載の発明によれば、第２の層
間絶縁膜の膜厚が均一なため、段差の大きな部分では、
段差被覆性および平坦性に優れた請求項１に記載の層間
絶縁膜（以下、第１の層間絶縁膜という）の膜厚が厚く
なる。そのため、第１および第２の層間絶縁膜にコンタ
クトホールを形成した場合、段差の大きな部分では深い
コンタクトホールが形成され、段差の小さな部分では浅
いコンタクトホールが形成されるが、その各コンタクト
ホールの深さの差は第１の層間絶縁膜の膜厚の差による
ものである。
間絶縁膜の膜厚が均一なため、段差の大きな部分では、
段差被覆性および平坦性に優れた請求項１に記載の層間
絶縁膜（以下、第１の層間絶縁膜という）の膜厚が厚く
なる。そのため、第１および第２の層間絶縁膜にコンタ
クトホールを形成した場合、段差の大きな部分では深い
コンタクトホールが形成され、段差の小さな部分では浅
いコンタクトホールが形成されるが、その各コンタクト
ホールの深さの差は第１の層間絶縁膜の膜厚の差による
ものである。
【００１８】また、第１の層間絶縁膜のエッチング速度
は、第２の層間絶縁膜のそれよりも速くなっている。従
って、深いコンタクトホールの完成までに要するエッチ
ング時間と、浅いコンタクトホールの完成までに要する
エッチング時間との差が少なくなる。その結果、浅いコ
ンタクトホールの底部にメタル配線層がある場合、その
メタル配線層がエッチングガスのプラズマ中に晒される
時間が短くなる。すると、メタル配線層とエッチングガ
スとの反応生成物の発生量が少なくなり、浅いコンタク
トホールの側壁への当該反応生成物の付着は抑制され
る。そのため、当該反応生成物を除去する工程を設ける
必要がなくなり、半導体装置の製造工程が簡略化される
上にスループットを向上させることができる。また、浅
いコンタクトホールの側壁は清浄に保たれるため、コン
タクト抵抗が小さくなり、コンタクトホールの信頼性を
向上させることができる。
は、第２の層間絶縁膜のそれよりも速くなっている。従
って、深いコンタクトホールの完成までに要するエッチ
ング時間と、浅いコンタクトホールの完成までに要する
エッチング時間との差が少なくなる。その結果、浅いコ
ンタクトホールの底部にメタル配線層がある場合、その
メタル配線層がエッチングガスのプラズマ中に晒される
時間が短くなる。すると、メタル配線層とエッチングガ
スとの反応生成物の発生量が少なくなり、浅いコンタク
トホールの側壁への当該反応生成物の付着は抑制され
る。そのため、当該反応生成物を除去する工程を設ける
必要がなくなり、半導体装置の製造工程が簡略化される
上にスループットを向上させることができる。また、浅
いコンタクトホールの側壁は清浄に保たれるため、コン
タクト抵抗が小さくなり、コンタクトホールの信頼性を
向上させることができる。
【００１９】
【実施例】以下、本発明を具体化した一実施例の製造工
程を図１〜図７に従って説明する。
程を図１〜図７に従って説明する。
【００２０】工程１（図１参照）；単結晶シリコン基板
１１上にフィールド酸化膜１２を介してシリコン酸化膜
１３を形成し、そのシリコン酸化膜１３上にメタル配線
層１４ａ，１４ｂを形成する。
１１上にフィールド酸化膜１２を介してシリコン酸化膜
１３を形成し、そのシリコン酸化膜１３上にメタル配線
層１４ａ，１４ｂを形成する。
【００２１】工程２（図２参照）；シリコン酸化膜１３
およびメタル配線層１４ａ，１４ｂの上に、ＴＥＯＳを
用いるプラズマＣＶＤ法により、均一な膜厚（約２００
nm）の層間絶縁膜１５を堆積する。層間絶縁膜１５の堆
積条件（例）は、圧力；９Torr，ＴＥＯＳ／Ｏ2 流量；
４５０／５００sccm，基板温度；３７０°Ｃ，ＲＦパワ
ー；２．５Ｗ／cm2 であり、堆積速度；約８５０nm／mi
n である。
およびメタル配線層１４ａ，１４ｂの上に、ＴＥＯＳを
用いるプラズマＣＶＤ法により、均一な膜厚（約２００
nm）の層間絶縁膜１５を堆積する。層間絶縁膜１５の堆
積条件（例）は、圧力；９Torr，ＴＥＯＳ／Ｏ2 流量；
４５０／５００sccm，基板温度；３７０°Ｃ，ＲＦパワ
ー；２．５Ｗ／cm2 であり、堆積速度；約８５０nm／mi
n である。
【００２２】工程３（図３参照）；層間絶縁膜１５の上
に、モノトリフルオロメチルトリエトキシシラン（Mono
trifluoromethyltriethyloxysilane；Ｓｉ（ＯＣ
2 Ｈ 5）3ＣＦ3 ）を用いるプラズマＣＶＤ法により層
間絶縁膜１６を堆積する。モノトリフルオロメチルトリ
エトキシシランは、ＴＥＯＳ（Ｓｉ（ＯＣ2 Ｈ 5）4 ）
のエトキシ基（ＯＣ2 Ｈ 5）の１つがＣＦ3 基に置換さ
れた化学構造を有している。層間絶縁膜１６の堆積条件
（例）は、圧力；９Torr，トリフルオロメチルトリエト
キシシラン／Ｏ2 流量；４５０／４５０sccm，基板温
度；４００°Ｃ，ＲＦパワー；２．５Ｗ／cm2 であり、
堆積速度；約８００nm／min である。
に、モノトリフルオロメチルトリエトキシシラン（Mono
trifluoromethyltriethyloxysilane；Ｓｉ（ＯＣ
2 Ｈ 5）3ＣＦ3 ）を用いるプラズマＣＶＤ法により層
間絶縁膜１６を堆積する。モノトリフルオロメチルトリ
エトキシシランは、ＴＥＯＳ（Ｓｉ（ＯＣ2 Ｈ 5）4 ）
のエトキシ基（ＯＣ2 Ｈ 5）の１つがＣＦ3 基に置換さ
れた化学構造を有している。層間絶縁膜１６の堆積条件
（例）は、圧力；９Torr，トリフルオロメチルトリエト
キシシラン／Ｏ2 流量；４５０／４５０sccm，基板温
度；４００°Ｃ，ＲＦパワー；２．５Ｗ／cm2 であり、
堆積速度；約８００nm／min である。
【００２３】層間絶縁膜１６は段差被覆性および平坦性
に優れているため、各メタル配線層１４ａ，１４ｂ間の
段差は層間絶縁膜１５によって完全に被覆され、段差被
覆後の層間絶縁膜１６の表面は平坦になる。つまり、段
差の大きな部分の層間絶縁膜１６の膜厚は厚くなり、段
差の小さな部分の層間絶縁膜１６の膜厚は薄くなる。
に優れているため、各メタル配線層１４ａ，１４ｂ間の
段差は層間絶縁膜１５によって完全に被覆され、段差被
覆後の層間絶縁膜１６の表面は平坦になる。つまり、段
差の大きな部分の層間絶縁膜１６の膜厚は厚くなり、段
差の小さな部分の層間絶縁膜１６の膜厚は薄くなる。
【００２４】工程４（図４参照）；通常のＲＩＥ法によ
り層間絶縁膜１６をエッチバックする。そして、フィー
ルド酸化膜１２上に位置するメタル配線層１４ａ上の層
間絶縁膜１５だけが露出されるようにする。ＲＩＥ条件
（例）は、圧力；２００mTorr ，ＣＨＦ3 ／ＣＦ4 ／Ａ
ｒ流量；３０／３０／２００sccm，ＲＦパワー；１．５
Ｗ／cm2 である。
り層間絶縁膜１６をエッチバックする。そして、フィー
ルド酸化膜１２上に位置するメタル配線層１４ａ上の層
間絶縁膜１５だけが露出されるようにする。ＲＩＥ条件
（例）は、圧力；２００mTorr ，ＣＨＦ3 ／ＣＦ4 ／Ａ
ｒ流量；３０／３０／２００sccm，ＲＦパワー；１．５
Ｗ／cm2 である。
【００２５】工程５（図５参照）；層間絶縁膜１５およ
び層間絶縁膜１６の上に、ＴＥＯＳを用いるプラズマＣ
ＶＤ法により、均一な膜厚（約２００nm）の層間絶縁膜
１７を堆積する。層間絶縁膜１７の堆積条件および堆積
速度は、層間絶縁膜１５と同じである。
び層間絶縁膜１６の上に、ＴＥＯＳを用いるプラズマＣ
ＶＤ法により、均一な膜厚（約２００nm）の層間絶縁膜
１７を堆積する。層間絶縁膜１７の堆積条件および堆積
速度は、層間絶縁膜１５と同じである。
【００２６】工程６（図６参照）；層間絶縁膜１７の上
に、通常のフォトリソグラフィ工程によりレジストパタ
ーン１８を形成する。 工程７（図７参照）；通常のＲＩＥ法により、レジスト
パターン１８をエッチングマスクとして層間絶縁膜１
７，１６，１５をエッチングし、コンタクトホール１８
ａ，１８ｂを形成する。ＲＩＥ条件（例）は、圧力；２
００mTorr ，ＣＨＦ3 ／ＣＦ4 ／Ａｒ流量；３０／３０
／２００sccm，ＲＦパワー；３．９Ｗ／cm 2 である。
に、通常のフォトリソグラフィ工程によりレジストパタ
ーン１８を形成する。 工程７（図７参照）；通常のＲＩＥ法により、レジスト
パターン１８をエッチングマスクとして層間絶縁膜１
７，１６，１５をエッチングし、コンタクトホール１８
ａ，１８ｂを形成する。ＲＩＥ条件（例）は、圧力；２
００mTorr ，ＣＨＦ3 ／ＣＦ4 ／Ａｒ流量；３０／３０
／２００sccm，ＲＦパワー；３．９Ｗ／cm 2 である。
【００２７】層間絶縁膜１６を設けたことにより、メタ
ル配線層１４ａに対応するコンタクトホール１８ａの深
さは、メタル配線層１４ｂに対応するコンタクトホール
１８ｂよりも浅くなっている。また、工程４のエッチバ
ックにより、コンタクトホール１８ａの側壁は層間絶縁
膜１７，１５だけから構成されている（層間絶縁膜１６
は存在しない）。一方、コンタクトホール１８ａの側壁
は層間絶縁膜１７，１６，１５から構成されている。つ
まり、コンタクトホール１８ｂはコンタクトホール１８
ａよりも深くなっているが、その深さの差は層間絶縁膜
１６によるものである。
ル配線層１４ａに対応するコンタクトホール１８ａの深
さは、メタル配線層１４ｂに対応するコンタクトホール
１８ｂよりも浅くなっている。また、工程４のエッチバ
ックにより、コンタクトホール１８ａの側壁は層間絶縁
膜１７，１５だけから構成されている（層間絶縁膜１６
は存在しない）。一方、コンタクトホール１８ａの側壁
は層間絶縁膜１７，１６，１５から構成されている。つ
まり、コンタクトホール１８ｂはコンタクトホール１８
ａよりも深くなっているが、その深さの差は層間絶縁膜
１６によるものである。
【００２８】層間絶縁膜１６のエッチング時には、層間
絶縁膜１６中のＣＦ3 基がプラズマ中に放出されて解離
し、ＣＦ3 イオンまたはＦイオンが生成される。そのＣ
Ｆ3イオンまたはＦイオンはＳｉＯ2 のエッチング種と
して働き、層間絶縁膜１６のエッチングを促進させる。
一方、層間絶縁膜１７，１５のエッチング時には、その
ようなエッチングを促進させるような働きは起こらな
い。そのため、層間絶縁膜１６のエッチング速度は層間
絶縁膜１７，１５のそれよりも速くなる。
絶縁膜１６中のＣＦ3 基がプラズマ中に放出されて解離
し、ＣＦ3 イオンまたはＦイオンが生成される。そのＣ
Ｆ3イオンまたはＦイオンはＳｉＯ2 のエッチング種と
して働き、層間絶縁膜１６のエッチングを促進させる。
一方、層間絶縁膜１７，１５のエッチング時には、その
ようなエッチングを促進させるような働きは起こらな
い。そのため、層間絶縁膜１６のエッチング速度は層間
絶縁膜１７，１５のそれよりも速くなる。
【００２９】従って、各コンタクトホール１８ａ，１８
ｂの完成までに要するエッチング時間は、ホールの深さ
に関係なくほとんど同じになる。つまり、コンタクトホ
ール１８ａが完成してからコンタクトホール１８ｂが完
成するまでの時間（すなわち、メタル配線層１４ａがプ
ラズマ中に晒されてオーバーエッチングが施される時
間）はごく短いものになる。
ｂの完成までに要するエッチング時間は、ホールの深さ
に関係なくほとんど同じになる。つまり、コンタクトホ
ール１８ａが完成してからコンタクトホール１８ｂが完
成するまでの時間（すなわち、メタル配線層１４ａがプ
ラズマ中に晒されてオーバーエッチングが施される時
間）はごく短いものになる。
【００３０】その結果、メタル配線層１４ａとエッチン
グガスとの反応生成物の発生量は低減され、コンタクト
ホール１８ａの側壁への当該反応生成物の付着は抑制さ
れる。そのため、当該反応生成物を除去する工程を設け
る必要がなくなり、半導体装置の製造工程が簡略化され
る上にスループットを向上させることができる。また、
コンタクトホール１８ａの側壁は清浄に保たれるため、
コンタクト抵抗が小さくなり、コンタクトホール１８ａ
の信頼性を向上させることができる。
グガスとの反応生成物の発生量は低減され、コンタクト
ホール１８ａの側壁への当該反応生成物の付着は抑制さ
れる。そのため、当該反応生成物を除去する工程を設け
る必要がなくなり、半導体装置の製造工程が簡略化され
る上にスループットを向上させることができる。また、
コンタクトホール１８ａの側壁は清浄に保たれるため、
コンタクト抵抗が小さくなり、コンタクトホール１８ａ
の信頼性を向上させることができる。
【００３１】例えば、配線材料としてアルミ系の合金を
用いた場合、メタル配線層１４ａがプラズマ中に晒され
てオーバーエッチングが施されると、除去が非常に困難
なＡｌＦ系の反応生成物が生じ、コンタクトホール１８
ａの信頼性が著しく損なわれる。しかし、本実施例によ
れば、ＡｌＦ系の反応生成物の発生が抑制されるため、
コンタクトホール１８ａの信頼性が損なわれることはな
くなる。
用いた場合、メタル配線層１４ａがプラズマ中に晒され
てオーバーエッチングが施されると、除去が非常に困難
なＡｌＦ系の反応生成物が生じ、コンタクトホール１８
ａの信頼性が著しく損なわれる。しかし、本実施例によ
れば、ＡｌＦ系の反応生成物の発生が抑制されるため、
コンタクトホール１８ａの信頼性が損なわれることはな
くなる。
【００３２】このように、本実施例においては、各層間
絶縁膜１５〜１６から成る３層構造の層間絶縁膜を設け
ることにより、フィールド酸化膜１２によって生じる各
メタル配線層１４ａ，１４ｂ間の段差を解消している。
均一な膜厚の各層間絶縁膜１５，１７は、ＴＥＯＳを用
いるプラズマＣＶＤ法によって形成されている。一方、
層間絶縁膜１６は、モノトリフルオロメチルトリエトキ
シシランを用いるプラズマＣＶＤ法によって形成され、
段差被覆性および平坦性に優れている。また、層間絶縁
膜１６のエッチング速度は、各層間絶縁膜１５，１７の
それよりも速くなっている。
絶縁膜１５〜１６から成る３層構造の層間絶縁膜を設け
ることにより、フィールド酸化膜１２によって生じる各
メタル配線層１４ａ，１４ｂ間の段差を解消している。
均一な膜厚の各層間絶縁膜１５，１７は、ＴＥＯＳを用
いるプラズマＣＶＤ法によって形成されている。一方、
層間絶縁膜１６は、モノトリフルオロメチルトリエトキ
シシランを用いるプラズマＣＶＤ法によって形成され、
段差被覆性および平坦性に優れている。また、層間絶縁
膜１６のエッチング速度は、各層間絶縁膜１５，１７の
それよりも速くなっている。
【００３３】従って、本実施例によれば、深いコンタク
トホール１８ｂの完成までに要するエッチング時間と、
浅いコンタクトホール１８ａの完成までに要するエッチ
ング時間との差が少なくなる。その結果、浅いコンタク
トホール１８ａの底部のメタル配線層１４ａがエッチン
グガスのプラズマ中に晒される時間が短くなり、メタル
配線層１４ａとエッチングガスとの反応生成物の発生量
が少なくなる。そのため、コンタクトホール１８ａのコ
ンタクト抵抗が当該反応生成物によって増大することは
なくなる。
トホール１８ｂの完成までに要するエッチング時間と、
浅いコンタクトホール１８ａの完成までに要するエッチ
ング時間との差が少なくなる。その結果、浅いコンタク
トホール１８ａの底部のメタル配線層１４ａがエッチン
グガスのプラズマ中に晒される時間が短くなり、メタル
配線層１４ａとエッチングガスとの反応生成物の発生量
が少なくなる。そのため、コンタクトホール１８ａのコ
ンタクト抵抗が当該反応生成物によって増大することは
なくなる。
【００３４】尚、本発明は上記実施例に限定されるもの
ではなく、以下のように実施してもよい。 １）上記工程２および工程５において、ＴＥＯＳを用い
るプラズマＣＶＤ法によって層間絶縁膜１５，１７を形
成するのではなく、他の適宜な材料および製造方法によ
って層間絶縁膜１５，１７を形成する。また、各層間絶
縁膜１５，１７をそれぞれ異なる材質および製造方法に
よって形成する。例えば、ＴＥＯＳを用いた減圧ＣＶＤ
法、常圧ＣＶＤ法、常圧オゾンＣＶＤ法などを利用す
る。また、ＴＥＯＳ以外のガスソースを用いる各種ＣＶ
Ｄ法を利用する。さらに、シリコン酸化膜ではなく、各
種シリケートガラスやシリコン窒化膜などの適宜な絶縁
膜を用いる。但し、層間絶縁膜１５，１７のエッチング
速度は、層間絶縁膜１６のそれよりも遅くなるようにす
る。
ではなく、以下のように実施してもよい。 １）上記工程２および工程５において、ＴＥＯＳを用い
るプラズマＣＶＤ法によって層間絶縁膜１５，１７を形
成するのではなく、他の適宜な材料および製造方法によ
って層間絶縁膜１５，１７を形成する。また、各層間絶
縁膜１５，１７をそれぞれ異なる材質および製造方法に
よって形成する。例えば、ＴＥＯＳを用いた減圧ＣＶＤ
法、常圧ＣＶＤ法、常圧オゾンＣＶＤ法などを利用す
る。また、ＴＥＯＳ以外のガスソースを用いる各種ＣＶ
Ｄ法を利用する。さらに、シリコン酸化膜ではなく、各
種シリケートガラスやシリコン窒化膜などの適宜な絶縁
膜を用いる。但し、層間絶縁膜１５，１７のエッチング
速度は、層間絶縁膜１６のそれよりも遅くなるようにす
る。
【００３５】２）上記工程３において、モノトリフルオ
ロメチルトリエトキシシランの代わりに、ＴＥＯＳのエ
トキシ基の２つ又は３つがＣＦ3 基に置換されたガスソ
ース（Ｓｉ（ＯＣ2 Ｈ 5）4-X （ＣＦ3 ）x ；ｘ≦３）
を用いる。
ロメチルトリエトキシシランの代わりに、ＴＥＯＳのエ
トキシ基の２つ又は３つがＣＦ3 基に置換されたガスソ
ース（Ｓｉ（ＯＣ2 Ｈ 5）4-X （ＣＦ3 ）x ；ｘ≦３）
を用いる。
【００３６】また、ＴＥＯＳのエトキシ基の１〜３つが
Ｃ2 Ｆ5 基に置換されたガスソース（Ｓｉ（ＯＣ
2 Ｈ 5）4-X （Ｃ2 Ｈ5 ）x ；ｘ≦３）を用いる。ま
た、例えば、以下の化１〜化５に示すような、ＣＦ基を
含有する適宜な有機シリコン化合物のガスソースを用い
る。
Ｃ2 Ｆ5 基に置換されたガスソース（Ｓｉ（ＯＣ
2 Ｈ 5）4-X （Ｃ2 Ｈ5 ）x ；ｘ≦３）を用いる。ま
た、例えば、以下の化１〜化５に示すような、ＣＦ基を
含有する適宜な有機シリコン化合物のガスソースを用い
る。
【００３７】
【化１】
【００３８】3,3,3-Trifluoropropyltrimethoxysilane
【００３９】
【化２】
【００４０】Trifluoroacetoxytrimethylsilane
【００４１】
【化３】
【００４２】Dimethoxymethyl-3,3,3,-trifluoropropyl
silane
silane
【００４３】
【化４】
【００４４】3-Trifluoroacetoxypropyltrimethoxysila
ne
ne
【００４５】
【化５】
【００４６】3-(3,3,3-Trifluoropropyl)-1,1,1,3,5,5,
5-heptamethyltrisiloxane ３）上記工程３において、層間絶縁膜１６を堆積させる
のに、プラズマＣＶＤ法ではなく減圧ＣＶＤ法または常
圧ＣＶＤ法を利用する。減圧ＣＶＤ法を用いた場合の堆
積条件（例）は、常圧オゾンＴＥＯＳ，基板温度；４０
０°Ｃ，Ｎ2 バブリング．３ＳＬＭ，デポレート；１４
０mmである。
5-heptamethyltrisiloxane ３）上記工程３において、層間絶縁膜１６を堆積させる
のに、プラズマＣＶＤ法ではなく減圧ＣＶＤ法または常
圧ＣＶＤ法を利用する。減圧ＣＶＤ法を用いた場合の堆
積条件（例）は、常圧オゾンＴＥＯＳ，基板温度；４０
０°Ｃ，Ｎ2 バブリング．３ＳＬＭ，デポレート；１４
０mmである。
【００４７】４）上記工程４において、メタル配線層１
４ａ上の層間絶縁膜１６を完全に除去して層間絶縁膜１
５を露出させるのではなく、層間絶縁膜１６を所定の膜
厚だけ残すようにする。この場合、メタル配線層１４ａ
上の層間絶縁膜１６の膜厚を極端に厚くしなければ、上
記の作用および効果に変わりはない。
４ａ上の層間絶縁膜１６を完全に除去して層間絶縁膜１
５を露出させるのではなく、層間絶縁膜１６を所定の膜
厚だけ残すようにする。この場合、メタル配線層１４ａ
上の層間絶縁膜１６の膜厚を極端に厚くしなければ、上
記の作用および効果に変わりはない。
【００４８】５）上記工程４を省略する。つまり、層間
絶縁膜１６をエッチバックすることなく、層間絶縁膜１
６を堆積させたら、その後すぐに層間絶縁膜１７を堆積
させる。
絶縁膜１６をエッチバックすることなく、層間絶縁膜１
６を堆積させたら、その後すぐに層間絶縁膜１７を堆積
させる。
【００４９】６）上記工程５を省略する。つまり、層間
絶縁膜１７を省略する。 ７）上記１）〜６）を適宜に組み合わせて実施する。
絶縁膜１７を省略する。 ７）上記１）〜６）を適宜に組み合わせて実施する。
【００５０】
【発明の効果】以上詳述したように請求項１に記載の発
明によれば、エッチング速度が速く段差被覆性および平
坦性に優れた層間絶縁膜を備えた半導体装置を提供する
ことができるという優れた効果がある。また、請求項２
に記載の発明によれば、コンタクト抵抗の小さなコンタ
クトホールを形成することが可能な層間絶縁膜を備えた
半導体装置を提供することができるという優れた効果が
ある。る。
明によれば、エッチング速度が速く段差被覆性および平
坦性に優れた層間絶縁膜を備えた半導体装置を提供する
ことができるという優れた効果がある。また、請求項２
に記載の発明によれば、コンタクト抵抗の小さなコンタ
クトホールを形成することが可能な層間絶縁膜を備えた
半導体装置を提供することができるという優れた効果が
ある。る。
【図１】本発明を具体化した一実施例の製造工程を説明
するための断面図である。
するための断面図である。
【図２】一実施例の製造工程を説明するための断面図で
ある。
ある。
【図３】一実施例の製造工程を説明するための断面図で
ある。
ある。
【図４】一実施例の製造工程を説明するための断面図で
ある。
ある。
【図５】一実施例の製造工程を説明するための断面図で
ある。
ある。
【図６】一実施例の製造工程を説明するための断面図で
ある。
ある。
【図７】一実施例の製造工程を説明するための断面図で
ある。
ある。
【図８】従来例を説明するための断面図である。
１５，１６ 層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31 Ｃ
Claims (3)
- 【請求項１】 ＣＦ基を含有する有機シリコン化合物か
ら生成される層間絶縁膜（１６）を備えたことを特徴と
する半導体装置。 - 【請求項２】 請求項１に記載の層間絶縁膜（１６）の
基板側に、その層間絶縁膜（１６）よりエッチング速度
が遅い均一な膜厚の第２の層間絶縁膜（１５）を設けた
ことを特徴とする半導体装置。 - 【請求項３】 請求項１に記載の層間絶縁膜（１６）を
生成するための有機シリコン化合物として、トリフルオ
ロメチルエトキシシランを用いることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26271593A JPH07122634A (ja) | 1993-10-20 | 1993-10-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26271593A JPH07122634A (ja) | 1993-10-20 | 1993-10-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122634A true JPH07122634A (ja) | 1995-05-12 |
Family
ID=17379592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26271593A Pending JPH07122634A (ja) | 1993-10-20 | 1993-10-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122634A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593230B1 (en) | 1998-01-14 | 2003-07-15 | Ricoh Company, Ltd. | Method of manufacturing semiconductor device |
| JP2007027343A (ja) * | 2005-07-15 | 2007-02-01 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1993
- 1993-10-20 JP JP26271593A patent/JPH07122634A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593230B1 (en) | 1998-01-14 | 2003-07-15 | Ricoh Company, Ltd. | Method of manufacturing semiconductor device |
| JP2007027343A (ja) * | 2005-07-15 | 2007-02-01 | Toshiba Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3092185B2 (ja) | 半導体装置の製造方法 | |
| US5841196A (en) | Fluted via formation for superior metal step coverage | |
| US5498565A (en) | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device | |
| US20100009543A1 (en) | Method For Manufacturing Semiconductor Device | |
| USRE38363E1 (en) | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| JP2913918B2 (ja) | 半導体装置の製造方法 | |
| US6872633B2 (en) | Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns | |
| JP3274192B2 (ja) | 基板内にトレンチ構造を形成する方法 | |
| US6828248B1 (en) | Method of pull back for forming shallow trench isolation | |
| JP2002151689A (ja) | 半導体素子及びその形成方法 | |
| JPH09116009A (ja) | 接続孔の形成方法 | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| JP2720785B2 (ja) | 半導体装置の製造方法 | |
| JPH07122634A (ja) | 半導体装置 | |
| JP3636887B2 (ja) | 半導体基板の平坦化方法 | |
| JP3311486B2 (ja) | 集積回路平坦化方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| US5920791A (en) | Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices | |
| US7358197B2 (en) | Method for avoiding polysilicon film over etch abnormal | |
| JPH0758104A (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| US6376156B1 (en) | Prevent defocus issue on wafer with tungsten coating on back-side | |
| JPH0864580A (ja) | 半導体装置の製造方法 |