JP3274192B2 - 基板内にトレンチ構造を形成する方法 - Google Patents

基板内にトレンチ構造を形成する方法

Info

Publication number
JP3274192B2
JP3274192B2 JP28676992A JP28676992A JP3274192B2 JP 3274192 B2 JP3274192 B2 JP 3274192B2 JP 28676992 A JP28676992 A JP 28676992A JP 28676992 A JP28676992 A JP 28676992A JP 3274192 B2 JP3274192 B2 JP 3274192B2
Authority
JP
Japan
Prior art keywords
trench
layer
etching
substrate
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28676992A
Other languages
English (en)
Other versions
JPH05206404A (ja
Inventor
グレーワル フイリンダー‐ジン
シユワルツル ジークフリート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH05206404A publication Critical patent/JPH05206404A/ja
Application granted granted Critical
Publication of JP3274192B2 publication Critical patent/JP3274192B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は基板内にトレンチ構造を
形成する方法に関する。
【０００２】
【従来の技術】集積回路の微細化が進むにつれてシリコ
ン基板のトレンチ構造は益々その利用可能面を拡大して
使用されてきている。特にＤＲＡＭ記憶回路においては
トレンチ構造は記憶コンデンサの実現化に又はトランジ
スタを収容するために使用される。このトレンチ構造が
基板の表面に輪郭の鮮明な稜を有していることは後の処
理工程にとって重要である。特にトレンチ構造内に配設
される記憶コンデンサと選択トランジスタとの間の接触
部の形成又はトレンチ構造内にトランジスタを形成する
ためには基板の表面に一定の出発構造が必要となる。
【０００３】トレンチ構造の製造にはトレンチエッチン
グ処理が公知である（ウチダ（Ｈ．Ｕｃｈｉｄａ）その
他による「Ｐｒｏｃ． ｏｆ ｔｈｅ Ｓｙｍｐ． ｏ
ｎＤｒｙ Ｐｒｏｃｅｓｓ Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．Ｐｒｏｃ．」第８８−７巻、５５（１９８
８年）；エンゲルハルト（Ｍ．Ｅｎｇｅｌｈａｒｄｔ）
による「Ｐｒｏｃ．１５ｔｈ Ａｎｎｕａｌ Ｔｅｇａ
ｌ」プラズマセミナー５３（１９８９年）；グリューワ
ル（Ｖ．Ｇｒｅｗａｌ）その他による「９ｔｈインター
ナショナル シンポジウム オン プラズマ ケミスト
リー（９ｔｈＩｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏ
ｓｉｕｍ ｏｎ Ｐｌａｓｍａ Ｃｈｅｍｉｓｔｒ
ｙ）」Ｐｕｇｎｏｃｈｉｕｓｏ、Ｉｔａｌｙ、１９８９
年、第５８５頁以降参照）。その際エッチングマスクと
して酸化物層を使用する。垂直で平滑なトレンチ壁面を
有するトレンチ構造を形成するにはトレンチエッチング
処理は、トレンチ構造の生じる側壁にトレンチエッチン
グ中にパッシベーション層が生じるようにして行う。こ
れらのパッシベーション層は酸化物のような組成を有す
る。
【０００４】トレンチのエッチング後パッシベーション
層を酸化物のエッチングにより除去する。この酸化物の
エッチングはエッチングマスクにも作用する。エッチン
グマスクは部分的に腐食され、トレンチ頚部ではもとに
戻される。従って例えばトレンチを深くするため引続き
行われるエッチング処理ではトレンチ壁面はシリコン表
面の範囲内で侵食される。エッチングマスクの形がトレ
ンチ頚部において変化してしまうため、トレンチの上部
範囲内で異なったエッチング作用が生じる。こうしてト
レンチの上部範囲内のトレンチ壁面はもはや垂直ではな
くなる。これは後の処理工程にとって問題となる。
【０００５】
【発明が解決しようとする課題】本発明の課題は、基板
表面の範囲内に一定の幾何学的形状を有するトレンチ構
造を作ることのできる方法を提供することにある。特に
この方法は、上部範囲内に一定の深さまでスペーサ（側
面被覆）を施されたトレンチ構造を形成するのに適する
ようにすべきである。
【０００６】
【課題を解決するための手段】この課題は、単結晶シリ
コンからなる基板上に、少なくともその表面にＳｉＯ2
を有しておりトレンチ構造を作るためのエッチング処理
によって侵されないトレンチマスクを作り、トレンチマ
スクの垂直な側面に第１のＳｉ3Ｎ4層の析出及び異方性
戻しエッチングにより第１のＳｉ3Ｎ4スペーサを作り、
異方性エッチング処理中にＳｉＯ2に対して選択的に基
板内に第１の深さ内で第１のトレンチエッチングを行
い、その際生じたトレンチ構造（５）の側壁に酸化物か
らなるパッシベーション層を形成し、酸化物からなる該
パッシベーション層をＳｉ3Ｎ4及びシリコンに対して選
択的に除去し、第１のＳｉ3Ｎ4スペーサの垂直な側面及
び形成されるトレンチ構造の側壁に第２のＳｉ3Ｎ4スペ
ーサを第２のＳｉ3Ｎ4層の析出及び異方性戻しエッチン
グにより形成し、異方性エッチング処理でＳｉＯ2に対
して選択的に第２のトレンチエッチングを基板内の第２
の深さで行い、それによりトレンチ構造を第１の深さ及
び第２の深さを合わせたものに相当する深さに完成する
ことにより解決される。
【０００７】
【作用効果】第１のトレンチエッチング前にトレンチマ
スクの垂直側面に第１のＳｉ3Ｎ4スペーサ（側面被覆）
を作ることにより、トレンチマスクの垂直側面は、第１
のトレンチエッチング後に酸化物からなるパッシベーシ
ョン層を除去する際にエッチング作用から保護される。
形成されるトレンチ構造の側壁に第１のトレンチエッチ
ング後に第２のＳｉ3Ｎ4スペーサを形成する。このスペ
ーサは第２のトレンチエッチングの際に形成されるパッ
シベーション層の除去時のエッチング作用から、あるい
トレンチ構造の表面上にＳｉＯ2層を形成する際の酸化
から、第１のトレンチエッチングにより作られた上部範
囲内のトレンチ構造の側壁を保護する。このようにして
上部範囲内、すなわち第１のトレンチエッチングにより
作られる範囲内に一定の幾何学的形状を有するトレンチ
構造が形成される。第２のＳｉ3Ｎ4スペーサは第１のト
レンチエッチングの際に作られる範囲内でトレンチ構造
を覆う。従ってトレンチ構造の側壁が第２のＳｉ3Ｎ4ス
ペーサで覆われているトレンチ構造の深さは第１のトレ
ンチエッチングの第１の深さを介して調整される。従っ
て第２のＳｉ3Ｎ4スペーサの寸法は第１のトレンチエッ
チングの第１の深さを介して再現性よく調整することが
できる。
【０００８】第１のＳｉ3 Ｎ4 スペーサの形成及び第１
のトレンチエッチング並びに第２のＳｉ3 Ｎ4 スペーサ
の形成及び第２のトレンチエッチングをそれぞれ異方性
エッチング処理で行うことは本発明の枠内にある。それ
により処理工程は簡略化される。
【０００９】異方性トレンチエッチング前にダミーウェ
ハを使用して反応室の洗浄工程を行うことは特に有利で
ある。これによりトレンチ構造の汚染は回避される。
【００１０】室の洗浄のため、ダミーウェハのエッチン
グは起こさずに室壁面を洗浄できるよう、プラズマパラ
メータを選択する。
【００１１】ダミーウェハは繰り返し使用することので
きる、ＳｉＯ2で被覆されたシリコンウェハ又はＡｌ2Ｏ
3ウェハである。
【００１２】この洗浄工程はそれぞれのトレンチエッチ
ング前に行われるためそれぞれの処理ウェハには一定の
室条件が考慮される。
【００１３】室の洗浄には例えば次のパラメータが使用
される。
【００１４】
【表１】 ＮＦ3 流量： ５０〜８０ｓｃｃｍ 室圧： １００〜２００ｍトル（１３〜
２７Ｐａ） ＲＦ電力： １００〜３００ワット ＤＣバイアス： １０ボルト 磁束密度： ６０〜１００Ｇ（６０×１０-4〜
１００×１０-4Ｔ） エッチング時間： 約１分
【００１５】第２のトレンチエッチング後第２のトレン
チエッチングの際に生じたパッシベーション層をＳｉ3
Ｎ4 及びシリコンに対して選択的に除去することは本発
明の枠内にある。引続きトレンチ構造の露出するシリコ
ン表面に、すなわち第２のトレンチエッチング範囲内に
ＳｉＯ2 層を形成する。ＳｉＯ2 層を表面の熱的酸化に
より形成すると第２のＳｉ3 Ｎ4 スペーサ側の境界線に
くちばし状突出部が形成される。こうして本発明方法の
使用は容易に追跡可能となる。
【００１６】
【実施例】本発明を実施例及び図面に基づき以下に詳述
する。
【００１７】単結晶シリコンからなる基板１上にトレン
チマスク２を作る（図１参照）。トレンチマスク２は基
板１の表面上に配設される薄いＳｉＯ2層２１を含む。
この薄いＳｉＯ2層２１は例えば２０ｎｍの厚さを有す
る。この薄いＳｉＯ2層２１上にＳｉ3Ｎ4層２２を例え
ば４０ｎｍの厚さに配設する。このＳｉ3Ｎ4層２２上に
ＳｉＯ2層２３を配設する。Ｓｉ（ＯＣ2Ｈ５ ）4の熱分
解によるいわゆるＴＥＯＳ法でのＣＶＤ析出によりＳｉ
Ｏ2層２３を作る。ＳｉＯ2層２３を厚さ例えば４００〜
１０００ｎｍ、有利には６００ｎｍに作る。トレンチマ
スク２は薄いＳｉＯ２ 層２１、Ｓｉ3Ｎ4層２２及びＳ
ｉＯ2層２３の共通垂直側面によって基板１の表面にト
レンチ構造用の範囲を限界づける。
【００１８】トレンチマスク２を有する基板１上に全面
的に第１のＳｉ3 Ｎ4 層３を析出する。第１のＳｉ3 Ｎ
4 層３の厚さは例えば２０〜１００ｎｍ、有利には２０
〜４０ｎｍとする。第１のＳｉ3 Ｎ4 層３はトレンチマ
スク２をＳｉＯ2 層２３の表面でもまた垂直側面でも被
覆する。更に第１のＳｉ3 Ｎ4 層３は基板１の露出表面
を被覆する。
【００１９】異方性エッチング処理中にＳｉＯ2 層２３
及び基板１の表面は露出される。その際第１のＳｉ3 Ｎ
4 スペーサ３１が第１のＳｉ3 Ｎ4 層３から形成される
（図２参照）。異方性エッチング処理が進められ、その
際第１のトレンチエッチングが基板１内で行われる。ト
レンチマスク２は異方性エッチング処理の作用を受けな
い。第１のトレンチエッチング処理で垂直壁面が生じ
る。この垂直壁面にパッシベーション層が析出されるこ
とになる。
【００２０】このパッシベーション層は酸化物でありＳ
ｉ3Ｎ4及びシリコンに対して選択的に除去される。パッ
シベーション層は例えばＨＦ−蒸気（Ｅｘｃａｌｉｂｕ
ｒ）により又は湿式化学的に除去される。湿式化学的に
除去するには、ＳｉＯ2には作用するがＳｉ3Ｎ4及びシ
リコンには作用しないエッチング剤が適している。その
際ＳｉＯ2層２３の層を約１００〜１５０ｎｍの厚さだ
けエッチングする。第１のＳｉ3Ｎ4スペーサ３１はエッ
チングの作用を受けない。第１のトレンチエッチングは
例えば２μｍの深さｔ 1 で行われる。
【００２１】異方性処理としては以下の処理が特に適し
ている。
【００２２】
【表２】 ＨＢｒ流量： １０〜６０ｓｃｃｍ ＮＦ3 流量： ２〜８ｓｃｃｍ Ｈｅ流量： ５〜４０ｓｃｃｍ Ｏ2 流量： ０．５〜３ｓｃｃｍ 室圧： １００ｍトル（１３Ｐａ） 磁束密度： ７０〜１２０Ｇ（７０×１０4 〜１２
０×１０4 Ｔ） ＲＦ電力： ４００〜６００ワット
【００２３】エッチング時間は所望のトレンチの深さに
依存する。
【００２４】洗浄工程後第２のＳｉ3Ｎ4層４を全面的に
析出する。第２のＳｉ3Ｎ4層４は厚さ例えば２０〜１０
０ｎｍで、有利には２０〜４０ｎｍで析出する。第２の
Ｓｉ3Ｎ4層は、ＳｉＯ2層２３ならびに第１のＳｉ3Ｎ4
スペーサ３１の表面と、第１のトレンチエッチング範囲
内に露出する基板１の表面を完全に被覆する（図３参
照）。
【００２５】次のもう１つの異方性エッチング処理で第
２のＳｉ3Ｎ4層４をＳｉＯ2層２３の表面及び第１のト
レンチエッチングの底部表面の範囲内で除去する。その
際第２のＳｉ3Ｎ4スペーサ４１が生じる（図４参照）。
第１のトレンチエッチングの際に生じた垂直な側壁は第
２のＳｉ3Ｎ4スペーサ４１により完全に覆われる。この
異方性エッチング処理は更に進められ、その結果第２の
トレンチエッチングが基板１内へと行われる。第２のト
レンチエッチングの際に再び垂直な側壁が生じる。この
垂直な側壁に第２のトレンチエッチングの際にパッシベ
ーション層が析出される。第２のトレンチエッチングを
例えば厚さ５μｍの第２の深さｔ2まで行う。こうして
トレンチ構造５が完成し、これは基板１の表面からトレ
ンチ底面までの第１の深さｔ1及び第２の深さｔ2の合
計、ｔ1＋ｔ2に相当する深さを有する。第２のトレンチ
エッチングの際に析出されるパッシベーション層を再び
Ｓｉ3Ｎ4及びシリコンに対して選択的に除去する。Ｓｉ
Ｏ2層２３を同時に除去することは本発明の枠内にあ
る。
【００２６】完成したトレンチ構造５は第１の深さｔ1
まで第２のＳｉ3Ｎ4スペーサ４１で覆われる垂直な側壁
を有する。その際第１の深さｔ1は第１のトレンチエッ
チングを介して調整することができる。この工程を、基
板１の露出表面にトレンチ構造５の範囲内でＳｉＯ2層
を備える酸化工程を用いて進めることは、本発明の枠内
にある。その際第２のＳｉ3Ｎ4スペーサ４１は酸化防止
マスクの役目をする。
【００２７】第２のＳｉ3Ｎ4スペーサ４１を形成しそし
て第２のトレンチエッチングを行うための異方性エッチ
ング処理には、第１のスペーサ及びトレンチエッチング
に対するのとほぼ同様のパラメータを使用することがで
きる。
【図面の簡単な説明】
【図１】Ｓｉ3 Ｎ4 層で被覆されるトレンチマスクを有
するシリコン基板の横断面図。
【図２】第１のトレンチエッチング後のシリコン基板の
横断面図。
【図３】第２のＳｉ3 Ｎ4 層の析出後のシリコン基板の
横断面図。
【図４】第２のトレンチエッチング後のシリコン基板の
横断面図。
【符号の説明】
１ 基板 ２ トレンチマスク ３ 第１のＳｉ3 Ｎ4 層 ４ 第２のＳｉ3 Ｎ4 層 ２１、２３ ＳｉＯ2 層 ２２ Ｓｉ3 Ｎ4 層 ３１ 第１のＳｉ3 Ｎ4 スペーサ ４１ 第２のＳｉ3 Ｎ4 スペーサ ｔ1 第１の深さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジークフリート シユワルツル ドイツ連邦共和国 8014 ノイビベルク ヨーゼフ‐キライン‐シユトラーセ 11ベー (56)参考文献 特開 平２−119261（ＪＰ，Ａ) 特開 昭63−23350（ＪＰ，Ａ) 特開 昭64−46931（ＪＰ，Ａ) 特開 昭63−43361（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8242 H01L 21/822 H01L 27/04 H01L 27/108

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板内にトレンチ構造を形成する方法に
    おいて、 −単結晶シリコンからなる基板（１）上に、少なくとも
    その表面にＳｉＯ2 層を有しておりトレンチ構造（５）
    を作るためのエッチング処理によって侵されないトレン
    チマスク（２）を作り、 −トレンチマスク（２）の垂直な側面に第１のＳｉ3Ｎ4
    層（３）の析出及び異方性戻しエッチングにより第１の
    Ｓｉ3Ｎ4スペーサ（３１）を作り、 −異方性エッチング処理中にＳｉＯ2 層に対して選択的
    に基板（１）内に第１の深さ（ｔ1）内で第１のトレン
    チエッチングを行い、その際生じたトレンチ構造（５）
    の側壁に析出した酸化物からなるパッシベーション層を
    Ｓｉ3Ｎ4及びシリコンに対して選択的に除去し、 −第１のＳｉ3Ｎ4スペーサ（３１）の垂直な側面及び形
    成されるトレンチ構造（５）の側壁に第２のＳｉ3Ｎ4ス
    ペーサ（４１）を第２のＳｉ3Ｎ4層（ ４）の析出及び
    異方性戻しエッチングにより形成し、 −異方性エッチング処理でＳｉＯ2 層に対して選択的に
    第２のトレンチエッチングを基板（１）内の第２の深さ
    （ｔ2）で行い、それによりトレンチ構造（５）を第１
    の深さ（ｔ1）及び第２の深さ（ｔ2）を合わせたものに
    相当する深さに完成することを特徴とする基板内にトレ
    ンチ構造を形成する方法。
  2. 【請求項２】 基板（１）上ではＳｉＯ2層（２１）か
    らなり、ＳｉＯ2層（２１）上ではＳｉ3Ｎ4層（２２）
    からなりまたＳｉ（ＯＣ2Ｈ5）4の熱分解により形成さ
    れた４００ｎｍ〜１０００ｎｍまでの厚さを有するＳｉ
    Ｏ2層（２３）からなるトレンチマスク（２）を作るこ
    とを特徴とする請求項１記載の方法。
  3. 【請求項３】 第１のＳｉ3Ｎ4層（３）及び第２のＳｉ
    3Ｎ4層（４）を２０ｎｍ〜１００ｎｍまでの範囲の厚さ
    に析出することを特徴とする請求項１又は２記載の方
    法。
  4. 【請求項４】 第１のトレンチエッチングの第１の深さ
    （ｔ1）が０．５μｍ〜３μｍでありまた第２のトレン
    チエッチングの第２の深さ（ｔ2）が３〜１０μｍであ
    ることを特徴とする請求項１ないし３の１つに記載の方
    法。
  5. 【請求項５】 第１のＳｉ3Ｎ4スペーサ（３１）の形成
    及び第１のトレンチエッチングを同一異方性エッチング
    処理で行うことを特徴とする請求項１ないし４の１つに
    記載の方法。
  6. 【請求項６】 第２のＳｉ3Ｎ4スペーサ（４１）の形成
    及び第２のトレンチエッチングを同一の異方性エッチン
    グ処理で行うことを特徴とする請求項１ないし４の１つ
    に記載の方法。
  7. 【請求項７】 第２のトレンチエッチングの際に形成さ
    れる酸化物からなるパッシベーション層を第２のトレン
    チエッチング後にＳｉ3Ｎ4及びシリコンに対して選択的
    に除去することを特徴とする請求項１ないし６の１つに
    記載の方法。
  8. 【請求項８】 トレンチ構造（５）の表面に第１のＳｉ
    3Ｎ4スペーサ（３１）及び第２のＳｉ3Ｎ4スペーサ（４
    １）に対して自己整合的にＳｉＯ2層を形成することを
    特徴とする請求項７記載の方法。
  9. 【請求項９】 酸化物からなるパッシベーション層をＨ
    Ｆ蒸気により又は湿式化学的に除去することを特徴とす
    る請求項１ないし８の１つに記載の方法。
JP28676992A 1991-10-02 1992-09-30 基板内にトレンチ構造を形成する方法 Expired - Fee Related JP3274192B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4132836 1991-10-02
DE4132836.1 1991-10-02

Publications (2)

Publication Number Publication Date
JPH05206404A JPH05206404A (ja) 1993-08-13
JP3274192B2 true JP3274192B2 (ja) 2002-04-15

Family

ID=6442001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28676992A Expired - Fee Related JP3274192B2 (ja) 1991-10-02 1992-09-30 基板内にトレンチ構造を形成する方法

Country Status (4)

Country Link
US (1) US5262002A (ja)
EP (1) EP0535541B1 (ja)
JP (1) JP3274192B2 (ja)
DE (1) DE59205665D1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4204298C1 (ja) * 1992-02-13 1993-03-04 Siemens Ag, 8000 Muenchen, De
US5420065A (en) * 1993-05-28 1995-05-30 Digital Equipment Corporation Process for filling an isolation trench
US5593912A (en) * 1994-10-06 1997-01-14 International Business Machines Corporation SOI trench DRAM cell for 256 MB DRAM and beyond
US6127278A (en) * 1997-06-02 2000-10-03 Applied Materials, Inc. Etch process for forming high aspect ratio trenched in silicon
US5895273A (en) * 1997-06-27 1999-04-20 International Business Machines Corporation Silicon sidewall etching
JP3132435B2 (ja) * 1997-09-22 2001-02-05 日本電気株式会社 半導体装置の製造方法
DE19944012B4 (de) 1999-09-14 2007-07-19 Infineon Technologies Ag Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren
US6284666B1 (en) * 2000-05-31 2001-09-04 International Business Machines Corporation Method of reducing RIE lag for deep trench silicon etching
DE10045694A1 (de) * 2000-09-15 2002-04-04 Infineon Technologies Ag Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
US20040256353A1 (en) * 2003-04-24 2004-12-23 Tokyo Electron Limited Method and system for deep trench silicon etch
CN100437938C (zh) * 2005-04-18 2008-11-26 力晶半导体股份有限公司 导线的制造方法
KR100763514B1 (ko) * 2006-06-30 2007-10-04 삼성전자주식회사 반도체 장치의 개구 형성 방법 및 이를 이용한 반도체 장치제조 방법
US7998808B2 (en) * 2008-03-21 2011-08-16 International Rectifier Corporation Semiconductor device fabrication using spacers
US9653507B2 (en) * 2014-06-25 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation shrinkage method for enhanced device performance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604162A (en) * 1983-06-13 1986-08-05 Ncr Corporation Formation and planarization of silicon-on-insulator structures
DE3681490D1 (de) * 1985-04-01 1991-10-24 Nec Corp Dynamische speicheranordnung mit wahlfreiem zugriff mit einer vielzahl von eintransistorspeicherzellen.
US4784720A (en) * 1985-05-03 1988-11-15 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
JPH0779133B2 (ja) * 1986-06-12 1995-08-23 松下電器産業株式会社 半導体装置の製造方法
JPS63115367A (ja) * 1986-11-04 1988-05-19 Matsushita Electronics Corp 半導体装置の製造方法
JPH0620108B2 (ja) * 1987-03-23 1994-03-16 三菱電機株式会社 半導体装置の製造方法
JPH01287956A (ja) * 1987-07-10 1989-11-20 Toshiba Corp 半導体記憶装置およびその製造方法
JP2606857B2 (ja) * 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
EP0333426B1 (en) * 1988-03-15 1996-07-10 Kabushiki Kaisha Toshiba Dynamic RAM
US5047815A (en) * 1988-08-18 1991-09-10 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having a trench-stacked capacitor
JPH07109876B2 (ja) * 1988-09-09 1995-11-22 株式会社東芝 半導体記憶装置の製造方法
JP2770343B2 (ja) * 1988-10-06 1998-07-02 日本電気株式会社 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
US5262002A (en) 1993-11-16
DE59205665D1 (de) 1996-04-18
EP0535541A1 (de) 1993-04-07
EP0535541B1 (de) 1996-03-13
JPH05206404A (ja) 1993-08-13

Similar Documents

Publication Publication Date Title
US6071815A (en) Method of patterning sidewalls of a trench in integrated circuit manufacturing
US5876879A (en) Oxide layer patterned by vapor phase etching
US6030900A (en) Process for generating a space in a structure
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
US5665635A (en) Method for forming field oxide film in semiconductor device
US6074951A (en) Vapor phase etching of oxide masked by resist or masking material
JP3274192B2 (ja) 基板内にトレンチ構造を形成する方法
JPH1092798A (ja) 単結晶シリコンのエッチング方法
JPH0661342A (ja) トレンチ素子分離膜製造方法
JP2720785B2 (ja) 半導体装置の製造方法
JP3891087B2 (ja) ポリシリコンエッチング方法
JPS63117423A (ja) 二酸化シリコンのエツチング方法
JPH0582636A (ja) 反応性イオン・エツチング用緩衝マスク
JPH06283477A (ja) 半導体装置の製造方法
JPH11243080A (ja) 半導体基板のエッチング方法
US6593228B2 (en) Method of fabricating a patterned metal-containing layer on a semiconductor wafer
JPH07135247A (ja) 半導体装置の製造方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JP2001319969A (ja) 絶縁領域の形成方法
US7205243B2 (en) Process for producing a mask on a substrate
JP2002043438A (ja) トレンチ構造およびトレンチを含む半導体構造の形成方法
JP2602285B2 (ja) 半導体装置の製造方法
JPH07122634A (ja) 半導体装置
JP3409357B2 (ja) エッチング方法
JP2677461B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011227

LAPS Cancellation because of no payment of annual fees