CN113270394B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN113270394B CN113270394B CN202110545939.6A CN202110545939A CN113270394B CN 113270394 B CN113270394 B CN 113270394B CN 202110545939 A CN202110545939 A CN 202110545939A CN 113270394 B CN113270394 B CN 113270394B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode layer
- insulating layer
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000012495 reaction gas Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims description 26
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000000992 sputter etching Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 claims description 4
- 239000004341 Octafluorocyclobutane Substances 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 claims description 3
- 235000019407 octafluorocyclobutane Nutrition 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 7
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
Abstract
本发明提供一种半导体器件的形成方法，在沉积绝缘层于第二电极层表面、暴露的第一电极层表面及位于所述第一电极层中的开口中之后，利用与沉积所述绝缘层的第一反应气体不同的第二反应气体，去除位于所述第二电极层上方的部分厚度的所述绝缘层，如此，可避免由第一反应气体所产生的溅射而造成的第一电极层和/或第二电极层损伤，从而能够避免第一电极层或第二电极层短路。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的形成方法。
背景技术
在现有的半导体器件中，通常需要在半导体衬底上形成电容结构，图1是现有技术的半导体器件，如图1所示，所述半导体器件包括半导体衬底10、形成于所述半导体衬底10上的电容结构，所述电容结构包括自下而上依次层叠的底部电极(即电容的下极板)11、介电层12和顶部电极(即电容的上极板)13，但在现有的半导体器件中，需要在电容结构中形成绝缘层14，以用于所述电容结构中的电性隔离。所述绝缘层14的形成方法包括：首先，依次刻蚀顶部电极13、介电层12和底部电极11，以形成开口，然后形成绝缘层14，所述绝缘层14填充所述开口，并覆盖所述底部电极和顶部电极。但在上述步骤中，在形成绝缘层14时，通常采用高密度等离子体化学气相沉积工艺沉积绝缘层14，所述高密度等离子体化学气相沉积工艺中包括物理溅射所述绝缘层的步骤，并且由于在刻蚀底部电极11(即电容下极板)时，由于底部电极11表面还残留有氮化硅(即因前道刻蚀而残留的介电层)，所述底部电极11表面残留的氮化硅，会影响底部电极11的刻蚀，因此导致刻蚀底部电极11后，底部电极11中的开口的宽度较刻蚀表面无氮化硅的底部电极而形成的开口的宽度小，在物理溅射所述绝缘层时，会损伤底部电极11的侧壁，因此会导致底部电极11中的金属溅射至绝缘层14中，由此会造成底部电极11的短路(短路位置如图1虚线框中所示)，从而造成电容结构短路，进而影响半导体器件的性能。
发明内容
本发明的目的在于提供一种半导体器件的形成方法，以解决电容结构短路的问题。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：
提供一半导体衬底，所述半导体衬底上依次形成有第一电极层、介电层和第二电极层，所述第二电极层覆盖所述介电层，所述介电层覆盖部分所述第一电极层，所述第一电极层中具有贯穿的一开口；
执行高密度等离子体化学气相沉积工艺，以在所述开口中填满绝缘层，其中，执行所述高密度等离子体化学气相沉积工艺的方法包括：
将所述半导体衬底置于工艺腔内；
向所述工艺腔内通入第一反应气体，以沉积绝缘层于所述第二电极层表面、所述第一电极层表面及所述开口中，并利用所述第一反应气体对所述绝缘层进行溅射刻蚀以形成凹槽；
继续沉积所述绝缘层于所述凹槽中，直至所述绝缘层填满所述凹槽并延伸覆盖所述第二电极层及暴露的所述第一电极层；以及，
向所述工艺腔内通入第二反应气体，并利用所述第二反应气体去除位于所述第二电极层上方的部分厚度的所述绝缘层，其中，所述第二反应气体与所述第一反应气体不同。
可选的，在所述的半导体器件的形成方法中，所述第一反应气体包括氩气。
可选的，在所述的半导体器件的形成方法中，所述第二反应气体包括八氟环丁烷、一氧化氮和氧气中的至少一种。
可选的，在所述的半导体器件的形成方法中，所述第一电极层包括自下而上依次层叠的第一氮化钛层、金属层和第二氮化钛层。
可选的，在所述的半导体器件的形成方法中，所述第二电极层包括第三氮化钛层。
可选的，在所述的半导体器件的形成方法中，所述介电层的材质为氮化硅、氧化硅、氮氧化硅或正硅酸乙酯。
可选的，在所述的半导体器件的形成方法中，所述第二反应气体对所述绝缘层的刻蚀速率为
可选的，在所述的半导体器件的形成方法中，所述绝缘层的材质为氟化硅。
可选的，在所述的半导体器件的形成方法中，在继续沉积所述绝缘层于所述凹槽中的步骤中，所述绝缘层的总厚度为6500埃～9000埃。
可选的，在所述的半导体器件的形成方法中，所述半导体衬底与所述第一电极层之间还形成有一隔离层。
在本发明提供的半导体器件的形成方法中，在沉积绝缘层于所述第二电极层表面、暴露的所述第一电极层表面及位于所述第一电极层中的开口中之后，利用与沉积所述绝缘层的第一反应气体不同的第二反应气体，去除位于所述第二电极层上方的部分厚度的所述绝缘层，如此，可避免由第一反应气体所产生的溅射而造成的第一电极层和/或第二电极层损伤，从而能够避免第一电极层或第二电极层短路。
附图说明
图1是现有技术的半导体器件的剖面示意图；
图2～3本发明实施例提供的半导体器件的形成方法的流程示意图；
图4至图8是本发明实施例提供的半导体器件的的形成方法中形成的结构剖面示意图；
其中，附图标记说明如下：
10-衬底；11-底部电极；12-介电层；13顶部电极；14-绝缘层；
100-半导体衬底；110-隔离层；120-第一电极层；121-第一氮化钛层；122-金属层；123-第二氮化钛层；130-介电层；140-第二电极层；150-开口；160-绝缘层。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2～3，其为本发明实施例提供的半导体器件的形成方法的流程示意图。如图2所示，本发明提供一种半导体器件的形成方法，包括：
步骤S1：提供一半导体衬底，所述半导体衬底上依次形成有第一电极层、介电层和第二电极层，所述第二电极层覆盖所述介电层，所述介电层覆盖部分所述第一电极层，所述第一电极层中具有贯穿的一开口；
步骤S2：执行高密度等离子体化学气相沉积工艺，以在所述开口中填满绝缘层，其中，如图3所示，执行所述高密度等离子体化学气相沉积工艺的方法包括：
步骤S21：将所述半导体衬底置于工艺腔内；
步骤S22：向所述工艺腔内通入第一反应气体以沉积绝缘层于所述第二电极层表面、暴露的所述第一电极层表面及所述开口中，并利用所述第一反应气体对所述绝缘层进行溅射刻蚀以形成凹槽；
步骤S23：继续沉积所述绝缘层于所述凹槽中，直至所述绝缘层填满所述凹槽并延伸覆盖所述第二电极层及暴露的所述第一电极层；以及，
步骤S24：向所述工艺腔内通入第二反应气体，并利用所述第二反应气体去除位于所述第二电极层上方的部分厚度的所述绝缘层，其中，所述第二反应气体与所述第一反应气体不同。
附图4～8为本发明实施例提供的半导体器件的形成方法中形成的结构剖面示意图。下文将结合附图4～8对本发明所提供的半导体器件的形成方法进行更详细的说明。
首先，执行步骤S1，参考图4～6，提供一半导体衬底100，所述半导体衬底100上依次形成有第一电极层120、介电层130和第二电极层140，所述第二电极层140覆盖所述介电层130，所述介电层130覆盖部分所述第一电极层120，所述第一电极层120中具有贯穿的一开口150。其中，所述半导体衬底100的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)、或碳化硅(SiC)；也可以是绝缘体上硅(SOI)或绝缘体上锗(GOI)，所述半导体衬底100内可以形成有器件结构，例如MOS晶体管。
具体的，提供所述半导体衬底100的步骤包括：首先，如图4所示，在所述半导体衬底100上形成隔离层110，所述隔离层110用于将半导体衬底100与后续形成的第一电极层120隔离，以防止第一电极层120中的金属原子渗入到所述半导体衬底100中。进一步的，所述隔离层110的材质可以为氟化硅、氧化硅或者正硅酸乙酯(TEOS)。
然后，在所述半导体衬底100上依次形成自下而上依次层叠的第一电极层120、介电层130和第二电极层140，所述第二电极层140覆盖所述介电层130，所述介电层130覆盖所述第一电极层120，所述第一电极层120覆盖所述隔离层110。其中，所述第一电极层120包括自下而上依次层叠的第一氮化钛层121、金属层122和第二氮化钛123，所述第二电极层140包括第三氮化钛层。
所述第一氮化钛层121设置于所述金属层122与所述隔离层110之间，可以使得所述第一电极层120与隔离层110之间具有较好的粘附性，并且能够使所述金属层122更好地粘附于所述第一氮化钛层121的表面，由此能够使所述第一氮化钛层121与所述金属层122之间具有较好的粘附性，从而可以增加层与层之间的粘附。
所述第二氮化钛层123设置于所述金属层122与所述介电层130之间，可以使得所述第一电极层120与介电层130之间具有较好的粘附性，从而能够使所述介电层130更好地粘附于所述第二氮化钛层123的表面，进而可增加层与层之间的粘附。本实施例中，所述第一电极层120和所述第二电极层140均可通过电镀工艺或者溅射工艺形成。所述介电层130的材质可以为氮化硅、氧化硅、氮氧化硅或正硅酸乙酯，所述介电层130可通过沉积工艺形成，例如化学气相沉积工艺或者原子层沉积工艺。
在所述半导体衬底100上依次形成自下而上依次层叠的第一电极层120、介电层130和第二电极层140之后，如图5所示，依次刻蚀所述第二电极层140及所述介电层130，以暴露出所述第一电极层120。其中，可通过干法刻蚀工艺依次刻蚀所述第二电极层140及所述介电层130，以去除部分所述第二电极层140及部分所述介电层130，从而暴露出所述第一电极层120，进一步的，暴露出所述第一电极层120中的第二氮化钛层123。其中，所述干法刻蚀工艺采用的气体可以包括含氟气体和辅助气体，所述含氟气体可以为SiF4、NF3、SF6、CF4、CF3I、CHF3、CH3F、CH2F2、C2F6、C3F8和C4F8中的一种或多种的组合，所述辅助气体可以为O2、N2、CO、CO2、H2和Ar中的一种或几种的组合。
接着，如图6所示，在暴露出的所述第一电极层120中形成贯穿的一开口150。具体的，可以通过干法刻蚀工艺刻蚀暴露出的所述第一电极层120，从而在所述第一电极层120中形成贯穿的开口150，所述开口150可分断所述第一电极层120。被分断的所述第一电极层120、所述介电层130和所述第二电极层140构成电容结构，即MIM(金属、介电层和金属)电容结构。
接着，执行步骤S2，参考图7和图8，执行高密度等离子体化学气相沉积工艺(HDPCVD)，以在所述开口150中填满绝缘层，其中，执行所述高密度等离子体化学气相沉积工艺的方法包括：
步骤S21:将所述半导体衬底100置于工艺腔内。所述工艺腔为用于执行高密等离子体化学气相沉积工艺的机台中的工艺腔。
步骤S22：向所述工艺腔内通入第一反应气体以沉积绝缘层于所述第二电极层140表面、所述第一电极层120表面及所述开口150中，并利用所述第一反应气体对所述绝缘层进行溅射刻蚀以形成凹槽。所述开口中的绝缘层覆盖所述开口的侧壁，并延伸覆盖所述第二电极层及暴露的所述第一电极层。对所述绝缘层进行溅射刻蚀，主要是为了去除部分所述绝缘层，并在所述绝缘层中形成凹槽，从而利于后续绝缘层的填充。其中，所述第一反应气体包括氩气(Ar)。
步骤S23：参考图7，继续沉积所述绝缘层160于所述凹槽中，直至所述绝缘层160填满所述凹槽并延伸覆盖所述第二电极层140及暴露的所述第一电极层120；即所述绝缘层160填满所述开口150，并延伸覆盖所述第一电极层120和所述第二电极层140。如此，可以使所述绝缘层160完全覆盖暴露的第一电极层120的上表面，在后续刻蚀所述绝缘层160时，可以避免刻蚀到所述第一电极层120，从而避免损伤第一电极层120，进而避免造成第一电极层120短路。此外，填充在所述第一电极层120的开口中的绝缘层的厚度可以大于位于所述第二电极层140上的绝缘层的厚度。
本实施例中，所述绝缘层160的材质可以为氟化硅，在本发明的其他实施例中，绝缘层160的材质也可以为氧化硅。优选的，所述绝缘层160的总厚度可以为6500埃～8500埃、例如6500埃、7000埃、7500埃、8000埃或者8500埃。
步骤S24:如图8所示，向所述工艺腔内通入第二反应气体，并利用所述第二反应气体去除位于所述第二电极层上方的部分厚度的所述绝缘层，其中，所述第二反应气体与所述第一反应气体不同。由于所述第二电极层140的上表面的高度与所述第一电极层120的上表面的高度不同，因此，在形成所述绝缘层160时，会造成绝缘层160的上表面不平整，即位于所述第一电极层120上的绝缘层的上表面与位于所述第二电极层140上的绝缘层的上表面具有高度差。后续在所述绝缘层160上形成氧化层之后，会造成氧化层的表面不平整，因此会造成氧化层的表面存在高度差。由此，向所述工艺腔内通入第二反应气体，并利用所述第二反应气体去除位于所述第二电极层上方的部分厚度的所述绝缘层，从而使所述绝缘层160的表面平整。
所述第一反应气体与所述第二反应气体不同，由此可以避免损伤所述第一电极层。优选的，所述第二反应气体包括八氟环丁烷、一氧化氮和氧气中的至少一种。在去除位于所述第二电极上方的部分厚度的所述绝缘层160时，所述第二反应气体对所述绝缘层160具有较高的刻蚀选择比，由此能够避免损伤所述第一电极层120和/或第二电极层140，从而避免因第一反应气体所产生的物理溅射而造成的所述第一电极层120和/或第二电极层140中的损伤，进而避免造成所述第一电极层120和/或第二电极层140的短路，以及避免电容结构短路。本实施例中，在去除所述绝缘层160时，所述第二反应气体对所述绝缘层的刻蚀速率为
此外，在去除位于所述第二电极层140上方的部分厚度的所述绝缘层之后，可对所述绝缘层进行化学机械研磨工艺，以使得所述绝缘层的表面较为平整。
综上可见，在本发明提供的半导体器件的形成方法中，本发明提供一种半导体器件的形成方法，在沉积绝缘层于所述第二电极层表面、暴露的所述第一电极层表面及位于所述第一电极层中的开口中之后，利用与沉积所述绝缘层的第一反应气体不同的第二反应气体，去除位于所述第二电极层上方的部分厚度的所述绝缘层，如此，可避免由第一反应气体所产生的溅射而造成的第一电极层和/或第二电极层损伤，从而能够避免第一电极层或第二电极层短路。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种半导体器件的形成方法，其特征在于，所述半导体器件的形成方法包括：
提供一半导体衬底，所述半导体衬底上依次形成有第一电极层、介电层和第二电极层，所述第二电极层覆盖所述介电层，所述介电层覆盖部分所述第一电极层，所述第一电极层中具有贯穿的一开口；
执行高密度等离子体化学气相沉积工艺，以在所述开口中填满绝缘层，其中，执行所述高密度等离子体化学气相沉积工艺的方法包括：
将所述半导体衬底置于工艺腔内；
向所述工艺腔内通入第一反应气体，以沉积绝缘层于所述第二电极层表面、暴露的所述第一电极层表面及所述开口中，并利用所述第一反应气体对所述绝缘层进行溅射刻蚀以形成凹槽；
继续沉积所述绝缘层于所述凹槽中，直至所述绝缘层填满所述凹槽并延伸覆盖所述第二电极层及暴露的所述第一电极层；以及，
向所述工艺腔内通入第二反应气体，并利用所述第二反应气体去除位于所述第二电极层上方的部分厚度的所述绝缘层，其中，所述第二反应气体与所述第一反应气体不同，所述第二反应气体包括八氟环丁烷和氧气。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一反应气体包括氩气。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一电极层包括自下而上依次层叠的第一氮化钛层、金属层和第二氮化钛层。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二电极层包括第三氮化钛层。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述介电层的材质为氮化硅、氧化硅、氮氧化硅或正硅酸乙酯。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二反应气体对所述绝缘层的刻蚀速率为
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述绝缘层的材质为氟化硅。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，在继续沉积所述绝缘层于所述凹槽中的步骤中，所述绝缘层的总厚度为6500埃～9000埃。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体衬底与所述第一电极层之间还形成有一隔离层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110545939.6A CN113270394B (zh) | 2021-05-19 | 2021-05-19 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110545939.6A CN113270394B (zh) | 2021-05-19 | 2021-05-19 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113270394A CN113270394A (zh) | 2021-08-17 |
| CN113270394B true CN113270394B (zh) | 2024-01-23 |
Family
ID=77232125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110545939.6A Active CN113270394B (zh) | 2021-05-19 | 2021-05-19 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113270394B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5728617A (en) * | 1996-11-12 | 1998-03-17 | Vanguard International Semiconductor Corporation | Method for fabricating vertical walled stacked capacitors for dram cells |
| US5849618A (en) * | 1996-01-10 | 1998-12-15 | Lg Semicon Co., Ltd. | Method for fabricating capacitor of semiconductor device |
| TW425708B (en) * | 1999-09-01 | 2001-03-11 | Nanya Technology Corp | Manufacturing method for forming capacitor structure and contact plug |
| US6333224B1 (en) * | 1999-08-26 | 2001-12-25 | Samsung Electronics Co., Ltd. | Method for fabricating an integrated circuit capacitor |
| US6867086B1 (en) * | 2003-03-13 | 2005-03-15 | Novellus Systems, Inc. | Multi-step deposition and etch back gap fill process |
| CN101197305A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 隔离沟槽的填充方法 |
| CN101533767A (zh) * | 2008-12-31 | 2009-09-16 | 昆山锐芯微电子有限公司 | 半导体器件、金属-绝缘体-金属电容及其制造方法 |
| CN102129960A (zh) * | 2010-01-19 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 电容器制作方法 |
| TWI681509B (zh) * | 2018-11-27 | 2020-01-01 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8119492B2 (en) * | 2009-07-10 | 2012-02-21 | United Microelectronics Corp. | Dissolving precipates in alloy material in capacitor structure |
-
2021
- 2021-05-19 CN CN202110545939.6A patent/CN113270394B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849618A (en) * | 1996-01-10 | 1998-12-15 | Lg Semicon Co., Ltd. | Method for fabricating capacitor of semiconductor device |
| US5728617A (en) * | 1996-11-12 | 1998-03-17 | Vanguard International Semiconductor Corporation | Method for fabricating vertical walled stacked capacitors for dram cells |
| US6333224B1 (en) * | 1999-08-26 | 2001-12-25 | Samsung Electronics Co., Ltd. | Method for fabricating an integrated circuit capacitor |
| TW425708B (en) * | 1999-09-01 | 2001-03-11 | Nanya Technology Corp | Manufacturing method for forming capacitor structure and contact plug |
| US6867086B1 (en) * | 2003-03-13 | 2005-03-15 | Novellus Systems, Inc. | Multi-step deposition and etch back gap fill process |
| CN101197305A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 隔离沟槽的填充方法 |
| CN101533767A (zh) * | 2008-12-31 | 2009-09-16 | 昆山锐芯微电子有限公司 | 半导体器件、金属-绝缘体-金属电容及其制造方法 |
| CN102129960A (zh) * | 2010-01-19 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 电容器制作方法 |
| TWI681509B (zh) * | 2018-11-27 | 2020-01-01 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113270394A (zh) | 2021-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030057184A1 (en) | Method for pull back SiN to increase rounding effect in a shallow trench isolation process | |
| US6617259B2 (en) | Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma | |
| US10177222B2 (en) | Semiconductor device and method of fabricating the same | |
| US6211040B1 (en) | Two-step, low argon, HDP CVD oxide deposition process | |
| CN102150253B (zh) | 自对准沟槽的形成方法 | |
| US7268057B2 (en) | Methods of filling openings with oxide, and methods of forming trenched isolation regions | |
| US6743728B2 (en) | Method for forming shallow trench isolation | |
| US6872633B2 (en) | Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns | |
| US6576530B1 (en) | Method of fabricating shallow trench isolation | |
| US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
| US20090004839A1 (en) | Method for fabricating an interlayer dielectric in a semiconductor device | |
| CN113270394B (zh) | 半导体器件的形成方法 | |
| US20110207290A1 (en) | Semiconductor device fabrication method | |
| US6960530B2 (en) | Method of reducing the aspect ratio of a trench | |
| CN114203701A (zh) | 半导体结构及其制作方法 | |
| KR100752178B1 (ko) | 트렌치 소자분리막 형성 방법 | |
| CN114420632A (zh) | 半导体器件的制作方法 | |
| CN112349594B (zh) | 半导体结构及其形成方法 | |
| KR100842508B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| US6861333B2 (en) | Method of reducing trench aspect ratio | |
| US20050186796A1 (en) | Method for gap filling between metal-metal lines | |
| JPH09186145A (ja) | 半導体素子のコンタクトホール形成方法 | |
| US20030162364A1 (en) | Method of forming shallow trench isolation in a substrate | |
| KR100321174B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| US6190956B1 (en) | Forming a capacitor structure of a semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |